本實用新型屬于集成電路設計領域，尤其涉及一種實現BiCMOS工藝的電平轉換功能，并保證所有的MOS管的工作點不超過其的擊穿耐壓值的電平轉換電路。

背景技術：

電平轉換電路被廣泛應用于各種接口電路及輸入輸出單元，用來實現不同電平的邏輯轉換。在現代先進的BiCMOS集成電路設計中，內部電路一般工作在較低的電壓，比如1.2V，1.8V，而外部的接口數據電壓比較高，比如3.3V，5V等。因此，電平轉換電路成為其中一個比較關鍵的電路，其負責將內部較低的電壓提升到外部較高的接口數據電壓。

圖1顯示傳統(tǒng)的電平轉換電路的結構示意圖。如圖1所示，傳統(tǒng)的電平轉換電路包括倒相器INV、NMOS管M1和M2、以及PMOS管M3和M4。NMOS管M1和M2的漏極端分別連接PMOS管M3和M4的漏極端。NMOS管M1和M2的源極端分別接地。PMOS管M3和M4的源極端分別接入電源電壓VCC，電源電壓VCC是較高電壓。輸入信號IN經過倒相器INV，倒相器INV的輸出控制NMOS管M2的柵極端，且輸入信號IN控制NMOS管M1的柵極端，其中，倒相器INV的電源電壓VDD是較低電壓。PMOS管M3的柵極端與NMOS管M2的漏極端(PMOS管M4的漏極端)連接。PMOS管M4的柵極端與NMOS管M1的漏極端(PMOS管M3的漏極端)連接。輸出信號OUT從PMOS管M4的漏極端(NMOS管M2的漏極端)獲得。

在圖1所示的電平轉換電路中，當輸入信號IN是VDD時，NMOS管M2和PMOS管M3截止，NMOS管M1和PMOS管M4導通，輸出信號OUT將為高電平VCC。當輸入信號IN是低電平時，NMOS管M2和PMOS管M3導通，NMOS管M1和PMOS管M4截止，輸出信號OUT也是低電平。如此來實現較低電平VDD到較高電平VCC的電平轉換。

由于現在芯片的MOS管的尺寸越來越小，MOS管所能承受的電源電壓變低，從而MOS管的擊穿耐壓值也變低。在圖1所示的電平轉換電路中，如果施加的較高的電源電壓VCC不超過MOS管的擊穿電壓，該電平轉換電路能夠正常工作。然而，當施加的電源電壓VCC超過MOS管的擊穿電壓時，圖1所示的傳統(tǒng)的電平轉換電路中的MOS管將可能會被擊穿，從而導致該電平轉換電路不能正常工作。

技術實現要素：

如上所述，隨著芯片的MOS管的尺寸變小，MOS器件的工作電壓也變低，因而為增進器件的可靠性，核心電路的供應電壓必須降低。而現有接口電路的MOS邏輯器件用的供電電壓范圍介于3.3伏特到5伏特之間，由于原有的電平轉換電路只適合低電源電壓工作，所以當施加的電源電壓超過器件的擊穿電壓時，電路的可靠性將降低，甚至不會正常工作。

考慮到上述問題，為了克服現有技術電路中當電平轉換電路的電源電壓超過MOS管的擊穿電壓而可能導致MOS管不可靠性的問題，本實用新型的目的是提供了一種針對實際應用的BiCMOS工藝的改進的電平轉換電路，該改進的電平轉換電路既能夠保證所需的電平轉換性能，又能夠保證電路中的MOS管的工作點不超過其的擊穿電壓，從而能夠提高電路的可靠性，以保證電路的正常工作。

本實用新型提供了一種電平轉換電路，包括：第一倒相器，其輸入端輸入輸入信號IN；第二倒相器，其輸入端與第一倒相器的輸出端連接；第三倒相器，其輸入端與第二倒相器的輸出端連接；第一NMOS管，其源極端接地，柵極端連接第一倒相器的輸出端；第二NMOS管，其源極端接地，柵極端連接第二倒相器的輸出端；第三NMOS管，其源極端接地，柵極端連接第三倒相器的輸出端；第四NMOS管，其源極端連接第一NMOS管的漏極端；第五NMOS管，其源極端連接第二NMOS管的漏極端；第六NMOS管，其源極端連接第三NMOS管的漏極端；第一PMOS管；第二PMOS管；初級NPN管組，其包括第一NPN管和第二NPN管，第一NPN管的集電極與第一PMOS管的漏極端連接，基極與集電極連接，發(fā)射極與第四NMOS管的漏極端連接，第二NPN管的集電極與第二PMOS管的漏極端連接，基極與集電極連接，發(fā)射極與第五NMOS管的漏極端連接；第三PMOS管，柵極端與第二PMOS管的漏極端連接；第四PMOS管，其源極端與第三PMOS管的漏極端連接，漏極端與第六NMOS管的漏極端連接，其中，從第四PMOS管的源極端輸出輸出信號OUT。

進一步，根據如上所述的電平轉換電路，所述第四NMOS管，所述第五NMOS管、所述第六NMOS管的柵極端分別輸入低電位電壓VDD，所述第一倒相器、所述第二倒相器、所述第三倒相器的電源電壓為所述低電位電壓VDD。

進一步，根據如上所述的電平轉換電路，所述第一PMOS管、所述第二PMOS管、所述第三PMOS管的源極端分別輸入高電位電壓VCC。

進一步，根據如上所述的電平轉換電路，所述第四PMOS管的柵極端輸入微電流電壓偏置。

進一步，根據如上所述的電平轉換電路，所述輸入信號IN的范圍為0.5V～2.5V，所述輸出信號OUT的范圍為3V～5V。

進一步，根據如上所述的電平轉換電路，進一步包括：

一個以上的串級NPN管組，每一個串級NPN管組包括第一NPN管和第二NPN管，其中，每一個串級NPN管組中的第一NPN管的基極與集電極連接，第二NPN管的基極與集電極連接，并且所述一個以上的串級NPN管組中的所有的第一NPN管按照一個第一NPN管的發(fā)射極與另一個第一NPN管的集電極連接的方式串行連接在所述初級NPN管組的所述第一NPN管的發(fā)射極與所述第四NMOS管的漏極端之間，其中，未被與所述一個以上的串級NPN管組中的第一NPN管的集電極連接的第一NPN管的發(fā)射極與所述第四NMOS管的漏極端連接，而未被與所述一個以上的串級NPN管組中的第一NPN管的發(fā)射極連接的第一NPN管的集電極與所述初級NPN管組的所述第一NPN管的發(fā)射極連接，所述一個以上的串級NPN管組中的所有的第二NPN管按照一個第二NPN管的發(fā)射極與另一個第二NPN管的集電極連接的方式串行連接在所述初級NPN管組的所述第二NPN管的發(fā)射極與所述第五NMOS管的漏極端之間，其中，未被與所述一個以上的串級NPN管組中的第二NPN管的集電極連接的第一NPN管的發(fā)射極與所述第五NMOS管的漏極端連接，而未被與所述一個以上的串級NPN管組中的第二NPN管的發(fā)射極連接的第二NPN管的集電極與所述初級NPN管組的所述第二NPN管的發(fā)射極連接。

如上所述，采用根據本實用新型的電平轉換電路，既能夠保證所需的電平轉換性能，又能夠保證電路中的MOS管的工作點不超過其的擊穿電壓，從而能夠提高電路的可靠性，以保證電路的正常工作。

附圖說明

圖1顯示傳統(tǒng)的電平轉換電路的結構示意圖；

圖2顯示本實用新型實施例所提供的電平轉換電路的一個實例的結構示意圖；以及

圖3顯示本實用新型實施例所提供的電平轉換電路的另一個實例的結構示意圖。

具體實施方式

以下參照附圖來詳細描述本實用新型的實施例。

圖2顯示本實用新型實施例所提供的電平轉換電路的一個實例的結構示意圖。圖2所示的電平轉換電路實現把輸入信號IN轉換成輸出信號OUT。

如圖2所示，本實用新型實施例所提供的電平轉換電路包括第一NMOS管M1、第二NMOS管M2、第三NMOS管M3、第四NMOS管M4、第五NMOS管M5、第六NMOS管M6、第一PMOS管M7、第二PMOS管M8、第三PMOS管M9、第四PMOS管M10、NPN管Q1、NPN管Q2、NPN管Q3、NPN管Q4、第一倒相器INV1、第二倒相器INV2、以及第三倒相器INV3。其中，NPN管Q3、Q4構成初級NPN管組，在該初級NPN管組中，NPN管Q4為第一NPN管，NPN管Q3為第二NPN管；NPN管Q1、Q2構成串級NPN管組，在該串級NPN管組中，NPN管Q2為第一NPN管，NPN管Q1為第二NPN管。

第一倒相器INV1的輸出端與第二倒相器INV2的輸入端連接，第二倒相器INV2的輸出端與第三倒相器INV3的輸入端連接，第一倒相器INV1的輸入端輸入輸入信號IN，第一倒相器INV1、第二倒相器INV2、第三倒相器INV3的電源電壓為一個較低的電源電平VDD。

第一NMOS管M1、第二NMOS管M2、第三NMOS管M3的漏極端分別連接第四NMOS管M4、第五NMOS管M5、第六NMOS管M6的源極端，第一NMOS管M1、第二NMOS管M2、第三NMOS管M3的源極端均接地，第一NMOS管M1的柵極端與第一倒相器INV1的輸出端連接，由第一倒相器INV1的輸出控制第一NMOS管M1的柵極，第二NMOS管M2的柵極端與第二倒相器INV2的輸出端連接，由第二倒相器INV2的輸出控制第二NMOS管M2的柵極，第三NMOS管M3的柵極端與第三倒相器INV3的輸出端連接，由第三倒相器INV3的輸出控制第三NMOS管M3的柵極。

第四NMOS管M4、第五NMOS管M5、第六NMOS管M6的柵極端輸入較低電平的電源電壓VDD，第四NMOS管M4、第五NMOS管M5的漏極端分別連接NPN管Q1、NPN管Q2的發(fā)射極。NPN管Q1、NPN管Q2的集電極分別與NPN管Q3、NPN管Q4的發(fā)射極連接，NPN管Q3、NPN管Q4的集電極分別與第一PMOS管M7、第二PMOS管M8的漏極端連接，并且通過將NPN管Q1、NPN管Q2、NPN管Q3、NPN管Q4的基極與集電極連接，使得NPN管Q1、NPN管Q2、NPN管Q3、NPN管Q4分別結成二極管的結構，形成PN結。

第一PMOS管M7、第二PMOS管M8的柵極端分別連接NPN管Q3、NPN管Q4的基極。第二PMOS管M8的漏極端連接輸出級的第三PMOS管M9的柵極。第一PMOS管M7、第二PMOS管M8、第三PMOS管M9的源極端接較高電壓VCC。第三PMOS管M9的漏極端接輸出OUT端，即輸出信號OUT從第三PMOS管M9的漏極端獲得。第四PMOS管M10的漏極端與第六NMOS管M6的漏極端連接，并且第四PMOS管M10的柵極端接入一個微電流電壓偏置，以保證該第四PMOS管能正常工作。

在圖2所示的電路中，輸入信號IN的變化范圍是0到VDD，相應地，輸出信號OUT的變化范圍是0到VCC。其基本工作原理如下：

當輸入信號IN是相對較高的電平VDD時，第一倒相器INV1輸出低電平，第二倒相器INV2輸出高電平，第三倒相器INV3輸出低電平。此時，第一NMOS管M1、第三NMOS管M3截止，第二NMOS管M2導通。同樣，第四NMOS管M4、第六NMOS管M6截止，第五NMOS管M5導通；NPN管Q2、NPN管Q4截止，但NPN管Q1、NPN管Q3處于微導通狀態(tài)，Q1的be結、Q3的be結將產生一定的壓降ΔVbe1和ΔVbe3。同時第一PMOS管M7、第三PMOS管M9導通，第二PMOS管M8截止。

第一PMOS管M7的漏極端電壓輸出高電壓VCC，柵極端電壓等于NPN管Q1和NPN管Q3的be結的壓降ΔVbe1、ΔVbe3之和。這樣，第一PMOS管M7的柵源之間的壓降等于VCC-ΔVbe1-ΔVbe3，降低了第一PMOS管M7的柵源電壓，從而能夠避免第一PMOS管M7的柵源電壓超過該管的擊穿電壓，保證第一PMOS管M7具有不大于其擊穿電壓的工作特性。ΔVbe1和ΔVbe3值的大小取決于實際使用的NPN管Q1、NPN管Q3的實際尺寸大小。

同理，由于第二PMOS管M8的柵極端電壓等于VCC，第二PMOS管M8截止，第二PMOS管M8的漏極端電壓等于NPN管Q1的be結和NPN管Q3的be結的壓降ΔVbe1、ΔVbe3之和。這樣，第二PMOS管M8的漏源之間的壓降等于VCC-ΔVbe1-ΔVbe3，降低了第二PMOS管M8的漏源電壓，避免了第二PMOS管M8的漏源電壓超過該管的擊穿電壓，保證第二PMOS管M8具有不大于其擊穿電壓的工作特性。ΔVbe1和ΔVbe3值的大小取決于實際使用的NPN管Q1、NPN管Q3的實際尺寸大小。

由于第二PMOS管M8的漏極端電壓等于ΔVbe1+ΔVbe3，并且較低，將使得第三PMOS管M9導通，并在輸出OUT端輸出高電平VCC。第三PMOS管M9的柵源電壓等于VCC-ΔVbe1-ΔVbe3，這樣避免了第三PMOS管M9的柵源電壓超過該管的擊穿電壓，保證第三PMOS管M9具有不大于其擊穿電壓的工作特性。

由于當輸入IN是VDD時，輸出OUT為VCC，第四PMOS管M10上的柵源電壓等于VCC-Vg。通過調整微電流輸出電壓Vg的大小，降低了PMOS管M10的柵源電壓大小，這樣保證了PMOS管M10工作在不大于其擊穿電壓范圍內。

同樣，在上述情況下，對于圖2中其它的NMOS管，由于存在NPN管組的Vbe壓降，也均具有不大于其擊穿電壓的工作特性。

當輸入信號IN是低電平0時，第二倒相器INV2輸出低電平，第一倒相器INV1和第三倒相器INV3輸出高電平。此時，第一NMOS管M1、第三NMOS管M3導通，第二NMOS管M2截止。同樣，第四NMOS管M4、第六NMOS管M6導通，第五NMOS管M5截止；輸出端OUT直接輸出低電平。NPN管Q1、NPN管Q3截止，但NPN管Q2、NPN管Q4處于微導通狀態(tài)，Q2的be結和Q4的be結將產生一定的壓降ΔVbe2和ΔVbe4。同時第一PMOS管M7、第三PMOS管M9截止，第二PMOS管M8導通。

第二PMOS管M8的漏極端電壓等于VCC，柵極端電壓等于NPN管Q2和NPN管Q4的be結的壓降ΔVbe2、ΔVbe4之和。這樣，第二PMOS管M8的柵源之間的壓降等于VCC-ΔVbe2-ΔVbe4，降低了第二PMOS管M8的柵源電壓，避免了第二PMOS管M8的柵源電壓超過該管的擊穿電壓，保證第二PMOS管M8具有不大于其擊穿電壓的工作特性。ΔVbe2和ΔVbe4值的大小取決于實際使用的NPN管Q2、NPN管Q4的實際尺寸大小。

同理，由于第一PMOS管M7的柵極端電壓等于VCC，第二PMOS管M8導通，漏極端電壓等于NPN管Q2的be結和NPN管Q4的be結的壓降ΔVbe2、ΔVbe4之和。這樣，第一PMOS管M7的漏源之間的壓降等于VCC-ΔVbe2-ΔVbe4，降低了第一PMOS管M7的漏源電壓，同樣避免了第一PMOS管M7的漏源電壓超過該管的擊穿電壓，保證第一PMOS管M7具有不大于其擊穿電壓的工作特性。ΔVbe2和ΔVbe4值的大小取決于實際使用的NPN管Q2、NPN管Q4的實際尺寸大小。

由于當輸入IN是低電平0時，輸出OUT為低電平0，第四PMOS管M10上的柵源電壓工作在不大于其擊穿電壓范圍內。

同樣，在上述情況下，對于圖2中其它的NMOS管，由于存在NPN管組的Vbe壓降，也均具有不大于其擊穿電壓的工作特性。

通過上述工作原理說明可以看出，不管輸入信號IN是高電平還是低電平，即使施加的電源電壓VCC再高，通過選擇合適的NPN管Q1～Q4的管子尺寸大小，圖2所示的電平轉換電路中所有的MOS管都可以保證在安全工作電壓范圍內，從而既能夠保證所需的電平轉換性能，又能夠保證電路中的MOS管的工作點不超過其的擊穿電壓，提高電路的可靠性，以保證電路的正常工作。

在圖2所示的電平轉換電路的實例中，通過采用由NPN管Q3、Q4構成的初級NPN管組和由NPN管Q1、Q2構成的串級NPN管組來產生壓降，以保證電平轉換電路中的MOS管在安全工作電壓范圍內。進一步，可以理解的是，根據高電源電壓的實際情況，可以僅使用初級NPN管組而不采用串級NPN管組來進一步減小降壓，或者可以通過增加串級NPN管組來進一步增加降壓，以便更適合于更高的VCC工作電壓。

當電平轉換電路中采用一個以上的串級NPN管組時，同樣地，每一個串級NPN管組包括第一NPN管和第二NPN管。其中，每一個串級NPN管組中的第一NPN管的基極與集電極連接，第二NPN管的基極與集電極連接，以分別形成PN結。并且，該一個以上的串級NPN管組中的所有的第一NPN管按照一個第一NPN管的發(fā)射極與另一個第一NPN管的集電極連接的方式串行連接在初級NPN管組的第一NPN管Q4的發(fā)射極與第四NMOS管M4的漏極端之間。其中，未被與一個以上的串級NPN管組中的第一NPN管的集電極連接的第一NPN管的發(fā)射極與第四NMOS管M4的漏極端連接，而未被與一個以上的串級NPN管組中的第一NPN管的發(fā)射極連接的第一NPN管的集電極與初級NPN管組的第一NPN管Q4的發(fā)射極連接。類似地，該一個以上的串級NPN管組中的所有的第二NPN管按照一個第二NPN管的發(fā)射極與另一個第二NPN管的集電極連接的方式串行連接在初級NPN管組的第二NPN管Q3的發(fā)射極與第五NMOS管M5的漏極端之間。其中，未被與一個以上的串級NPN管組中的第二NPN管的集電極連接的第二NPN管的發(fā)射極與第五NMOS管M5的漏極端連接，而未被與一個以上的串級NPN管組中的第二NPN管的發(fā)射極連接的第二NPN管的集電極與初級NPN管組的第二NPN管Q3的發(fā)射極連接。

圖3顯示本實用新型實施例所提供的電平轉換電路的另一個實例的結構示意圖。與圖2相比，圖3所示的電平轉換電路進一步增加了由NPN管Q6、Q5構成的串級NPN管組。其中，NPN管Q6為第一NPN管，NPN管Q5為第二NPN管。NPN管Q6的基極與集電極連接，NPN管Q5的基極與集電極連接，以分別形成PN結。NPN管Q2、NPN管Q6按照NPN管Q2的發(fā)射極與NPN管Q6的集電極連接的方式串行連接在NPN管Q4的發(fā)射極與第四NMOS管M4的漏極端之間。未被與串級NPN管組中的第一NPN管的集電極連接的NPN管Q6的發(fā)射極與第四NMOS管M4的漏極端連接，而未被與串級NPN管組中的第一NPN管的發(fā)射極連接的NPN管Q2的集電極與NPN管Q4的發(fā)射極連接。類似地，NPN管Q1、NPN管Q5NPN管Q1的發(fā)射極與NPN管Q5的集電極連接的方式串行連接在NPN管Q3的發(fā)射極與第五NMOS管M5的漏極端之間。未被與串級NPN管組中的第二NPN管的集電極連接的NPN管Q5的發(fā)射極與第五NMOS管M5的漏極端連接，而未被與串級NPN管組中的第二NPN管的發(fā)射極連接的NPN管Q1的集電極與NPN管Q3的發(fā)射極連接。關于圖3中其它相應的元件的連接關系與圖2中的相同，在此不再進行贅述。

綜上所述，可以看出，本實用新型所提供的電平轉換電路通過結合BiCMOS的NPN管來將NPN管與電路中的PMOS管進行級聯(lián)產生壓降，能夠保證在電平轉換電路的外部電源電壓超過內部MOS管的擊穿電壓的情況下，使得所有的MOS管的工作點不超過其的擊穿電壓而使得其工作在安全工作電壓范圍內，從而既能夠保證所需的電平轉換性能，又能夠提高電路的可靠性，以保證電路的正常工作。

雖然經過對本實用新型結合具體實施例進行描述，對于本領域的技術人員而言，根據上文的敘述后作出的許多替代、修改與變化將是顯而易見。因此，當這樣的替代、修改和變化落入附后的權利要求的精神和范圍之內時，應該被包括在本實用新型中。