專利名稱：電平轉(zhuǎn)換電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一電平轉(zhuǎn)換電路，尤其涉及在一信號電平轉(zhuǎn)態(tài)時關(guān)閉該電 平轉(zhuǎn)換電路內(nèi) 一鎖存電路的 一信號電平轉(zhuǎn)換電路。
背景技術(shù)：
在一液晶顯示器的驅(qū)動系統(tǒng)中，電壓電平轉(zhuǎn)換電路(level shift circuit)扮 演著非常重要的角色。電壓電平轉(zhuǎn)換電路用來將一具有較低電壓電平的數(shù) 字信號轉(zhuǎn)換成一具有較高電壓電平的數(shù)字信號，以驅(qū)動該液晶顯示器中驅(qū) 動系統(tǒng)里高電壓電平的控制電路。請參考圖1。圖l所示是一傳統(tǒng)電壓電平 轉(zhuǎn)換電路100的示意圖。電壓電平轉(zhuǎn)換電路100包含有一差動輸入對 (differential input pair)串接(coscoded)于一交錯耦合對(cross-coupled pair),其 中該差動輸入對包含有N型晶體管M1、 M2,該交錯耦合對包含有P型晶 體管M3、 M4。此外，該交錯耦合對連接于一電源電壓VDD1,而該差動 輸入對連接于一接地電壓VSS,如圖l所示。此外，電壓電平轉(zhuǎn)換電路IOO 還包含有一反相器102，其用來將一輸入信號VIN1進行反相操作以產(chǎn)生一 反相的輸入信號VIN2，其中輸入信號VIN1輸入至N型晶體管Ml的一柵 極端N1，而輸入信號VIN2輸入至N型晶體管M2的一柵極端N2。此外， 反相器102的操作電平介于一電源電壓VDD2與接地電壓VSS之間，其中 電源電壓VDD1高于電源電壓VDD2。如此一來，當(dāng)輸入信號VIN1為一 低電平信號時，亦即接地電壓VSS，輸入信號VIN2為一高電平信號，亦 即電源電壓VDD2，反之亦然。因此，經(jīng)由適當(dāng)?shù)卦O(shè)計N型晶體管Ml、 M2以及P型晶體管M3、 M4之間的面積比例后，電壓電平轉(zhuǎn)換電路100 就會將較低電平的輸入信號VIN1、 VIN2轉(zhuǎn)換成較高電平的輸出信號VOl、 V02,并分別輸出于輸出端Nol、 No2。更確切來說，當(dāng)輸入電壓VIN1是 接地電壓VSS時，耦接于柵極端N2的輸入電壓VIN2就為電源電壓VDD2, 因此N型晶體管Ml就會被關(guān)閉(Off)，而N型晶體管M2會被開啟(On)。 另一方面，P型晶體管M3會被開啟，而P型晶體管在輸出端Nol的輸出信號VOl就會被鎖存至電源電壓VDD1，而輸出端 No2的輸出信號V02就會被拉低至接地電壓VSS,反之亦然。然而，由于 電源電壓VDD1高于電源電壓VDD2,因此在設(shè)定電壓電平轉(zhuǎn)換電路100 的面積時，N型晶體管M1、 M2需要較大的寬度(width)以增加其開啟時所 導(dǎo)通的電流，而P型晶體管M3、 M4則要求相對于N型晶體管Ml、 M2 較大的長度(length)。此外，由于在液晶顯示器的驅(qū)動系統(tǒng)中需要用到數(shù)量 相當(dāng)龐大的電壓電平轉(zhuǎn)換電路100,因此傳統(tǒng)的電壓電平轉(zhuǎn)換電路100無形 中大幅度地增加了液晶顯示器的驅(qū)動系統(tǒng)面積，進而提高了其成本。因此， 如何減d、一電壓電平轉(zhuǎn)換電路的面積，并同時有效地驅(qū)動一液晶顯示單元 已成為業(yè)界亟需解決的問題。

發(fā)明內(nèi)容
因此，本發(fā)明的一目的在于提供一信號電平轉(zhuǎn)換電路，其在一信號電 平轉(zhuǎn)態(tài)時關(guān)閉該電平轉(zhuǎn)換電路內(nèi) 一 鎖存電路。
依據(jù)本發(fā)明的一實施例，其提供一種信號電平轉(zhuǎn)換電路，包含有一輸 入級電路以及一輸出信號鎖存電路。該輸入級電路用來接收一輸入信號， 其中該輸入信號的電平落于一第一預(yù)定電平范圍之中；以及該輸出信號鎖 存電路串接(Cascoded)于該輸入級電路。該輸出信號鎖存電路包含有一鎖存 電路以及一使能電路。該鎖存電路用來依據(jù)該輸入信號來產(chǎn)生一輸出信號， 其中該輸出信號的電平落于一第二預(yù)定電平范圍之中，且該第二預(yù)定電平 范圍不同于該第一預(yù)定電平范圍。該使能電路耦接于該鎖存電路，用以選 擇性地啟動或關(guān)閉該鎖存電路，其中當(dāng)該輸入信號產(chǎn)生一電平轉(zhuǎn)換時，該 使能電路會關(guān)閉該鎖存電路。
依據(jù)本發(fā)明的另一實施例，其提供一種信號電平轉(zhuǎn)換電路，包含有一 輸入級電路以及一輸出信號鎖存電路。該輸入級電路用來接收一輸入信號， 其中該輸入信號的電平落于一第一預(yù)定電平范圍之中，且該輸入級電路包 含有一第 一輸入晶體管以及一第二輸入晶體管。該第 一輸入晶體管具有一
柵極端用來接收該輸入信號中的一第一相位輸入信號，以及一源極端耦接 于一第 一參考電壓源；以及該第二輸入晶體管具有一柵極端用來接收該輸 入信號中與該第一相位輸入信號反相的一第二相位輸入信號，以及一源極 端耦接于該第一參考電壓源。該輸出信號鎖存電路串接(Cascoded)于該輸入
7級電路，包含有一鎖存電路以及一開關(guān)電路。該鎖存電路用來依據(jù)該輸入 信號來產(chǎn)生一輸出信號，其中該輸出信號的電平落于一第二預(yù)定電平范圍 之中，該第二預(yù)定電平范圍不同于該第一預(yù)定電平范圍，且該鎖存電路包 含有一第一鎖存晶體管以及一第二鎖存晶體管。該第一鎖存晶體管具有一 柵極端耦接于該第二輸入晶體管的該漏極端，以及一源極端耦接于一第二
參考電壓源；以及該第二鎖存晶體管具有一柵極端耦接于該第一輸入晶體 管的該漏極端，以及一源極端耦接于該第二參考電壓源。該開關(guān)電if各包含 有一第一開關(guān)晶體管以及一第二開關(guān)晶體管。該第一開關(guān)晶體管具有一柵 極端用來接收一使能控制信號， 一第一連接端耦接于該第一輸入晶體管的 一漏極端，以及一第二連接端耦接于該第一鎖存晶體管的該漏極端，其中 該第一開關(guān)晶體管的該柵極端并未連接于該第一開關(guān)晶體管的該第一連接 端；以及該第二開關(guān)晶體管具有一柵極端用來接收該使能控制信號， 一第 一連接端耦接于該第二輸入晶體管的一漏極端，以及一第二連接端耦接于 該第二鎖存晶體管的該漏極端，其中該第二開關(guān)晶體管的該柵極端并未連 接于該第二開關(guān)晶體管的該第一連接端。


圖l是一傳統(tǒng)電壓電平轉(zhuǎn)換電路的示意圖。
圖2是本發(fā)明一種信號電平轉(zhuǎn)換電路的一實施例示意圖。
圖3是圖2的實施例信號電平轉(zhuǎn)換電路的一輸入信號、 一使能控制信
號、以及二輸出信號的時序圖。
圖4是本發(fā)明一第二實施例信號電平轉(zhuǎn)換電路的示意圖。
圖5是圖4的實施例信號電平轉(zhuǎn)換電路的一輸入信號、 一使能控制信
號、二輸出信號的時序圖。
圖6是本發(fā)明一第三實施例信號電平轉(zhuǎn)換電路的示意圖。
圖7是圖6的實施例信號電平轉(zhuǎn)換電路的一輸入信號、 一使能控制信
號、 一反相使能控制信號、二輸出信號的時序圖。
圖8是本發(fā)明一第四實施例信號電平轉(zhuǎn)換電路的示意圖。
圖9是圖8的實施例信號電平轉(zhuǎn)換電路的一輸入信號、 一使能控制信
號、 一反相使能控制信號、二輸出信號的時序圖。
圖IO是本發(fā)明一第五實施例信號電平轉(zhuǎn)換電路的示意圖。
8主要元件符號說明
100、 200、 400、 600、 800、 1000 102、 206、 406、 606、 806、 1008 202、 402、 602、 802、 1002 204、 404、 604、 804、 1004 1010
2042、 4042、 6042、 8042、 10042 2044、 4044、 6044、 8044、 10044
信號電平轉(zhuǎn)換電路
反相器
輸入級電路
輸出信號鎖存電路
控制電路
鎖存電路
使能電路
具體實施例方式
在說明書及所附的權(quán)利要求書當(dāng)中使用了某些詞匯來指稱特定的元 件。本領(lǐng)域技術(shù)人員應(yīng)可理解，硬件制造商可能會用不同的名詞來稱呼同 一個元件。本說明書及所附的權(quán)利要求書并不以名稱的差異來作為區(qū)分元 件的方式，而是以元件在功能上的差異來作為區(qū)分的準(zhǔn)則。在通篇說明書 及所附的權(quán)利要求書當(dāng)中所提及的「包含」為一開放式的用語，故應(yīng)解釋 成r包含但不限定于」。此外，「耦接」 一詞在此包含任何直接及間接的電 氣連接手段，因此，如果文中描述一第一裝置耦接于一第二裝置，則代表 該第一裝置可直接電氣連接于該第二裝置，或者通過其他裝置或連接手段 間接地電氣連接至該第二裝置。
請參考圖2。圖2所示依據(jù)本發(fā)明一種信號電平轉(zhuǎn)換電路200的實施例 示意圖。信號電平轉(zhuǎn)換電路200包含有一輸入級電路202以及一輸出信號 鎖存電路204，其中輸出信號鎖存電路204包含有一鎖存電路2042以及一 使能電路2044。此外，信號電平轉(zhuǎn)換電路200還包含有一反相器206,其 用來將一輸入信號Vim進行反相操作以產(chǎn)生另一輸入信號Vin2,而反相器 206操作于一第一電源電壓V訓(xùn)和一接地電壓Vss之間。輸入級電路202用 來接收輸入信號Vinl、 Vin2，其中輸入信號Vinl、 Vi。2的電平落于一第一預(yù) 定電平范圍之中，而在本實施例中，該第一預(yù)定電平范圍介于第一電源電 壓Vddl和接地電壓Vss之間；以及輸出信號鎖存電路204串接(Cascoded)于 輸入級電路202。鎖存電路2042依據(jù)輸入信號Vinl、 Vin2來產(chǎn)生一輸出信號 VQl、 V。2，其中輸出信號V。,、 V。2的電平落于一第二預(yù)定電平范圍之中， 且該第二預(yù)定電平范圍不同于該第一預(yù)定電平范圍。在本實施例中，該第二預(yù)定電平范圍介于一第二電源電壓Vdd2和接地電壓Vss之間，其中第二電
源電壓Vdd2比第一電源電壓Vddl高。使能電路2044耦接于鎖存電路2042, 用以選擇性地啟動或關(guān)閉鎖存電路2042,其中當(dāng)輸入信號Vinl、 VM產(chǎn)生一 電平轉(zhuǎn)換時，使能電路2044會關(guān)閉鎖存電路2042。
此外，在本實施例中，輸入級電路202包含有一N型晶體管Mp其具 有一柵極端N！用來接收輸入信號Vinl、 Vin2中的一輸入信號Vinl,以及一源 極端耦接于接地電壓Vss;以及一N型晶體管M2，其具有一柵極端N2用來
接收輸入信號Vim、 Vin2中的另一輸入信號Vin2，以及一源極端耦接于接地 電壓Vss。此外，在本實施例中輸入信號Vinl的相位是反相于輸入信號Vin2 的相位。使能電路2044包含有一P型晶體管M3，其具有一柵極端(亦即端 點N3)用來接收一使能控制信號Sen,以及一漏極端耦接于N型晶體管M！ 的一漏極端(亦即一輸出端N。,)；以及一P型晶體管M4，其一柵極端耦接于 端點N3以用來接收使能控制信號Sen，以及一漏極端耦接于N型晶體管M2 的一漏極端(亦即一輸出端N。2)。鎖存電路2042包含有一P型晶體管Ms， 其具有一柵極端耦接于N型晶體管M2的該漏極端(亦即一輸出端N。2)， 一 漏極端N4耦接在P型晶體管M3的一源極端，以及一源極端耦接于第二電 源電壓V旭；以及一P型晶體管M6，其具有一柵極端耦接于N型晶體管 Mi的該漏極端(亦即一輸出端NQl)， 一漏極端N5耦接在P型晶體管M4的一 源極端，以及一源極端耦接于第二電源電壓Vdd2。
請參考圖3。圖3是圖2所示的實施例信號電平轉(zhuǎn)換電路200的輸入信 號Vim、使能控制信號Sen、輸出信號V。,、 V。2的時序圖。依據(jù)本發(fā)明的實 施例，當(dāng)使能電路2044于輸入信號V^產(chǎn)生該電平轉(zhuǎn)換之前即關(guān)閉鎖存電 路2042，直到輸入信號Vinl產(chǎn)生該電平轉(zhuǎn)換之后才重新啟動鎖存電路2042。 更確切地說，當(dāng)輸入信號Vw將在一時間點丁2由接地電壓Vss轉(zhuǎn)態(tài)至第一 電源電壓Vddl時，使能控制信號Sen會預(yù)先在一時間點Ti從接地電壓Vss
轉(zhuǎn)態(tài)至第二電源電壓Vdd2。當(dāng)使能控制信號S^為第二電源電壓V旭時，P
型晶體管M3、 M4均會關(guān)閉，使得鎖存電路2042的鎖存路徑被斷開而無法 進行鎖存的操作。此外，使能電路2044亦斷開了第二電源電壓Vdd2與輸出 端N。,、 N。2之間的電流路徑。依據(jù)本發(fā)明的實施例，在時間點T,之前，由 于輸入信號Vinl是接地電壓Vss,因此輸出信號v。i、 V。2分別是第二電源電 壓Vdd2以及接地電壓Vss。當(dāng)輸入信號Vim在時間點丁2從接地電壓Vss轉(zhuǎn)態(tài)至第一電源電壓V訓(xùn)時，由于第二電源電壓Vdd2與輸出端N。i之間的電流
路徑已經(jīng)被P型晶體管M3斷開了 ，因此N型晶體管Mi就會大致在時間點T2將輸出端N。！上的輸出信號V。i從第二電源電壓Vdd2放電至接地電壓Vss。
另一方面，由于第二電源電壓Vdd2與輸出端N。2之間的電流路徑被P型晶體管M4斷開了 ，因此輸出端N。2上的輸出信號V。2不會馬上在時間點丁2就
被充電至第二電源電壓vdd2，而會暫時維持于接地電壓vss。待使能控制信
號Sen在一時間點T3轉(zhuǎn)態(tài)至接地電壓Vss時，P型晶體管M3、 M4重新啟動，第二電源電壓Vdd2與輸出端N。2之間的電流路徑就重新被建立起來了。因
此，輸出端N。2上的輸出信號V。2就會在時間點T3時被充電至第二電源電
壓Vdd2。換句話說，當(dāng)使能控制信號Sen在時間點丁3轉(zhuǎn)態(tài)至接地電壓Vss時，
信號V。" V。2進行鎖存，進而使得輸出信號v。,被放電至接地電壓vss，以
及輸出信號V。2被充電至第二電源電壓Vdd2。
同理，當(dāng)輸入信號Vinl將在一時間點T5由第一電源電壓Vddl轉(zhuǎn)態(tài)至接
地電壓V^時，使能控制信號Sen會預(yù)先在一時間點T4從接地電壓Vss轉(zhuǎn)態(tài)至第二電源電壓V旭。當(dāng)使能控制信號S印為第二電源電壓V旭時，P型晶
體管M3、 M4均會關(guān)閉，使得鎖存電路2042的鎖存路徑被斷開而無法進行鎖存的操作。此外，使能電路2044亦斷開了第二電源電壓V旭與輸出端NQl、 N。2之間的電流;洛徑。如圖3所示，在時間點T5之前，由于輸入信號Vim是第一電源電壓Vddl,因此輸出信號V。" V。2分別是接地電壓Vm以及
第二電源電壓Vdd2。當(dāng)輸入信號V^在時間點丁5從第一電源電壓V礎(chǔ)轉(zhuǎn)態(tài)
至接地電壓Vss時，由于第二電源電壓Vdd2與輸出端N。2之間的電流路徑已經(jīng)被P型晶體管M4斷開了，因此N型晶體管M!就會大致在時間點Ts將
輸出端N。2上的輸出信號V。2從第二電源電壓Vdd2放電至接地電壓Vss。另
一方面，由于第二電源電壓Vdd2與輸出端H^之間的電流路徑被P型晶體管M3斷開了 ，因此輸出端Ncl上的輸出信號VQl不會馬上在時間點T5就被充電至第二電源電壓Vdd2,而會暫時維持于接地電壓Vss。待使能控制信號
Sen在一時間點丁6轉(zhuǎn)態(tài)至接地電壓Vss時，P型晶體管M3、 M4重新啟動，
第二電源電壓Vdd2與輸出端N。i之間的電流路徑就重新被建立起來了。因此，輸出端N。,上的輸出信號V^就會在時間點丁6時被充電至第二電源電
壓Vdd2。換句話說，當(dāng)使能控制信號Sen在時間點丁6轉(zhuǎn)態(tài)至接地電壓Vss時，鎖存電路2042就可以配合輸入級電路202對輸出端N。,、 N。2上分別的輸出信號V。pV。2進行鎖存，進而使得輸出信號V。j皮充電至第二電源電壓Vdd2,以及輸出信號V。2被放電至接地電壓Vss。
從以上對本發(fā)明實施例所公開的操作過程可以得知，在輸入信號Vinl、Vin2處于轉(zhuǎn)態(tài)時，鎖存電路2042的鎖存路徑是被斷開的，如此一來，輸入級電路202對輸出端N。p N。2上分別的輸出信號V。！、 V。2進行轉(zhuǎn)態(tài)時就不需利用大電流的方式來強迫輸出信號Vcl、 V。2切換電壓電平，而僅需利用一較小的電流對輸出端N。,、 N。2上其中一個輸出信號進行放電動作就可以
將該輸出信號進行轉(zhuǎn)態(tài)了 。而待使能控制信號Sen轉(zhuǎn)態(tài)至接地電壓Vss時，
鎖存電路2042就可以將另一個輸出信號鎖存于另一電壓電平上。如此一來，本發(fā)明信號電平轉(zhuǎn)換電路200不僅可以增加輸出信號VQl、 V。2轉(zhuǎn)態(tài)的速度，輸入級電路202的N型晶體管M!、 M2以及鎖存電路2042的P型晶體管M5、 M6亦可以利用較小的寬度和長度來實作了，進而降低信號電平轉(zhuǎn)換電
路200的成本。另一方面，由于在輸入信號V^、 Vin2處于轉(zhuǎn)態(tài)時，第二電源電壓V旭與接地電壓VM之間是處于開路的狀態(tài)，因此本發(fā)明信號電平轉(zhuǎn)
換電^各200亦可以達到減少轉(zhuǎn)態(tài)漏電流的效果。
請參考圖4。圖4所示依據(jù)本發(fā)明一種信號電平轉(zhuǎn)換電路400的一第二實施例示意圖。信號電平轉(zhuǎn)換電路400包含有一輸入級電路402以及一輸出信號鎖存電路404，其中輸出信號鎖存電路404包含有一鎖存電路4042以及一使能電路4044。此外，信號電平轉(zhuǎn)換電路400還包含有 一反相器406 ，其用來將一輸入信號Vinl'進行反相操作以產(chǎn)生另一輸入信號Vin2'，而反相器406操作于一電源電壓Vdd和一第一接地電壓Vss!之間。輸入級電路402用來接收輸入信號Vinl'、 Vin2'，其中輸入信號Vinl'、 Vin2的電平落于一第一預(yù)定電平范圍之中，而在本實施例中，該第一預(yù)定電平范圍介于電源電壓Vdd和第一接地電壓V^'之間；以及輸出信號鎖存電路404串接(Cascoded)于輸入級電路402。鎖存電路4042依據(jù)輸入信號Vinl'、 Vin2'來產(chǎn)生一輸出
信號v。,'、 v。2'，其中輸出信號v。r、 v。2'的電平落于一第二預(yù)定電平范圍之中，且該第二預(yù)定電平范圍不同于該第一預(yù)定電平范圍。在本實施例中，該第二預(yù)定電平范圍介于電源電壓vdd和一第二接地電壓vss2'之間，其中
第二接地電壓Vss2比第一接地電壓Vssl'低。使能電路4044耦接于鎖存電路4042,用以選擇性地啟動或關(guān)閉鎖存電路4042,其中當(dāng)輸入信號Vinl'、
12Vin2產(chǎn)生一電平轉(zhuǎn)換時，使能電路4044會關(guān)閉鎖存電路4042。
此外，在本實施例中，輸入級電路402包含有一P型晶體管M。其具有一柵極端Nr用來接收輸入信號Vinl'、 Vin2中的一輸入信號Vinl'，以及一源極端耦接于電源電壓Vdd;以及一 P型晶體管M2'，其具有一柵極端N2'用來接收輸入信號Vinl'、 Vin2中的另一輸入信號Vin2'，以及一源極端耦接于電源電壓Vdd。此外，在本實施例中輸入信號Vinl'的相位是反相于輸入信號Vin2的相位。使能電路4044包含有一N型晶體管M3'，其具有一柵極端(亦即端點N3')用來接收一使能控制信號Sen ，以及一漏極端耦接在P型晶體管M!'的一漏極端(亦即一輸出端N。f);以及一N型晶體管M4'，其一柵極端耦接于端點N3'以用來接收使能控制信號Sen ,以及一漏極端耦接在P型晶體管M2'的一漏極端(亦即一輸出端N。2')。鎖存電路4042包含有一 N型晶體管M5'，其具有一柵極端耦接在P型晶體管M2的該漏極端(亦即一輸出端N。2')， 一漏極端N4耦接于N型晶體管M3'的一源極端，以及一源極端耦接于第二接地電壓Vss2;以及一N型晶體管M6'，其具有一柵極端耦接在P型晶體管的該漏極端(亦即一輸出端NQl'), —漏極端N5'
耦接于N型晶體管M4'的一源極端，以及一源極端耦接于第二接地電壓Vss2。
請參考圖5。圖5是圖4所示的實施例信號電平轉(zhuǎn)換電路400的輸入信
號Vin。使能控制信號Sen、輸出信號V。。
V。2'的時序圖。依據(jù)本發(fā)明的
實施例，當(dāng)使能電路4044于輸入信號Vinr產(chǎn)生該電平轉(zhuǎn)換之前即關(guān)閉鎖存電路4042,直到輸入信號Vinl'產(chǎn)生該電平轉(zhuǎn)換之后才重新啟動鎖存電路4042。更確切地說，當(dāng)輸入信號Vinl'將在一時間點T2，由第一接地電壓Vssl'轉(zhuǎn)態(tài)至電源電壓Vdd時，使能控制信號Sen會預(yù)先在一時間點TV從電源電壓Vdd轉(zhuǎn)態(tài)至第二接地電壓Vss2'。當(dāng)使能控制信號Sen為第二接地電壓Vss2'時，N型晶體管M3'、 M4均會關(guān)閉，使得鎖存電路4042的鎖存路徑被斷開而無法進行鎖存的操作。此外，使能電路4044亦斷開了第二接地電壓V^與輸出端N。。 N。2'之間的電流路徑。依據(jù)本發(fā)明的實施例，在時間點TV之前，由于輸入信號Vim'是第一接地電壓Vssl'，因此輸出信號VQl'、V。2分別是電源電壓Vdd'以及第二接地電壓Vss2'。當(dāng)輸入信號Vinl'在時間點TV從接第一接地電壓V^轉(zhuǎn)態(tài)至電源電壓Vdd'時，由于第二接地電壓Vss2與輸出端N。2'之間的電流路徑已經(jīng)被P型晶體管M4斷開了 ，因此P型晶體管M2'就會大致在時間點T2'將輸出端N。2上的輸出信號V。2'從第二4妻地電壓Vss2'充電至電源電壓Vdd'。另一方面，由于第二接地電壓Vss2'
與輸出端N。!'之間的電流路徑被P型晶體管M3'斷開了，因此輸出端N。卩上的輸出信號Vcl'不會馬上在時間點T2'就被放電至第二接地電壓Vss2'，而會暫時維持于電源電壓Vdd 。待使能控制信號Sen在一時間點T3'轉(zhuǎn)態(tài)至電源電壓Vdd'時，N型晶體管M3'、 M4'重新啟動，第二接地電壓Vss2'與輸出端Nw之間的電流路徑就重新被建立起來了。因此，輸出端N。f上的輸出信號v。r就會在時間點T3'時被放電至第二接地電壓Vss2 。換句話說，當(dāng)使能控制信號Sen ^時間點T3'轉(zhuǎn)態(tài)至電源電壓Vdd時，鎖存電路4042就可以配合輸入級電路402對輸出端N。。 N。2'上分別的輸出信號V。r、 V。2'進行鎖存，進而使得輸出信號V。2'被充電至電源電壓Vdd,以及輸出信號V。,' ;f皮放電至第二接地電壓Vss2'。
同理，當(dāng)輸入信號Vinl'將在一時間點T5'由電源電壓Vdd'轉(zhuǎn)態(tài)至第一
接地電壓vssl'時，使能控制信號sen會預(yù)先在一時間點t4從電源電壓vdd轉(zhuǎn)態(tài)至第二接地電壓vss2'。當(dāng)使能控制信號sen為第二接地電壓vss2'時，
N型晶體管M3'、 M4均會關(guān)閉，使得鎖存電路4042的鎖存路徑被斷開而無法進行鎖存的操作。此外，使能電路4044亦斷開了第二接地電壓Vss2與輸出端N。r、 N。2'之間的電流路徑。如圖5所示，在時間點TV之前，由
于輸入信號vinl'是電源電壓vdd ，因此輸出信號v。r、 v。2'分別是第二接
地電壓Vss2'以及電源電壓Vdd。當(dāng)輸入信號Vuu在時間點TV從電源電壓Vdd轉(zhuǎn)態(tài)至第一接地電壓Vssl'時，由于第二電壓Vss2'與輸出端N。!'之間的電流路徑已經(jīng)被N型晶體管M3'斷開了 ，因此P型晶體管M卩就會大致在時間點T5'將輸出端Ncl'上的輸出信號V"從第二接地電壓Vss2'充電至電源電壓V"。另一方面，由于第二接地電壓Vss2'與輸出端N。2'之間的電流路徑被N型晶體管M4斷開了，因此輸出端N。2'上的輸出信號V。2'不會馬上在時間點T5'就被放電至第二接地電壓Vss2'，而會暫時維持于電源電壓Vdd 。待使能控制信號Sen在一時間點T6轉(zhuǎn)態(tài)至電源電壓Vdd時，N型晶體管M3'、 M4'重新啟動，第二接地電壓Vss2'與輸出端N。2'之間的電流路徑
就重新被建立起來了。因此，輸出端N。2'上的輸出信號V。2'就會在時間點T6時被放電至第二接地電壓Vss2'。換句話說，當(dāng)使能控制信號Sen在時間
點T6'轉(zhuǎn)態(tài)至電源電壓Vdd'時，鎖存電路4042就可以配合輸入級電路402對輸出端N。r、 N。2上分別的輸出信號v。r、 V。2'進行鎖存，進而使得輸出
14信號v。2'被放電至第二接地電壓Vss2 ,以及輸出信號VQl'被充電至電源電
壓vdd。
請注意，本領(lǐng)域技術(shù)人員在閱讀完以上對本發(fā)明第二實施例信號電平
轉(zhuǎn)換電路400所公開的操作過程后，應(yīng)可輕易了解本發(fā)明第二實施例亦可得到小面積，轉(zhuǎn)態(tài)速度快，以及減少轉(zhuǎn)態(tài)漏電流的效果，故在此不另贅述。請參考圖6。圖6所示依據(jù)本發(fā)明一種信號電平轉(zhuǎn)換電路600的一第三實施例示意圖。信號電平轉(zhuǎn)換電路600包含有一輸入級電路602以及一輸出信號鎖存電路604,其中輸出信號鎖存電路604包含有一鎖存電路6042以及一使能電路6044。此外，信號電平轉(zhuǎn)換電路600還包含有一反相器606,其用來將一輸入信號Vin廣進行反相操作以產(chǎn)生另一輸入信號Vin2",而反相器606操作于一第一電源電壓Vddl"和一接地電壓Vss"之間。輸入級電路602用來接收輸入信號Vinl''、 Vin2，'，其中輸入信號Vi。r'、 VM'的電平落于一第一預(yù)定電平范圍之中，而在本實施例中，該第一預(yù)定電平范圍介于第一電源電壓Vdd廣和接地電壓Vss'之間；以及輸出信號鎖存電路604串接(Cascoded)于輸入級電路602。鎖存電路6042依據(jù)輸入信號Vinl" 、 Vin2"
來產(chǎn)生一輸出信號v。r'、 v。2"，其中輸出信號v。r'、 v。2"的電平落于一第二預(yù)定電平范圍之中，且該第二預(yù)定電平范圍不同于該第一預(yù)定電平范圍。
在本實施例中，該第二預(yù)定電平范圍介于一第二電源電壓Vdd2'和接地電壓
、"之間,其中第二電源電壓Vdd2"比第一電源電壓Vddl"高。使能電路6044耦接于鎖存電路6042，用以選擇性地啟動或關(guān)閉鎖存電路6042，其中當(dāng)輸入信號Vin廣、VM'產(chǎn)生一電平轉(zhuǎn)換時，使能電路6044會關(guān)閉鎖存電路6042。相較于圖2所示的信號電平轉(zhuǎn)換電路200，信號電平轉(zhuǎn)換電路600以二傳輸閘(Transmission gate)來實現(xiàn)使能電路6044,如圖6所示。因此，使能電路6044除了 P型晶體管My'、 MV'夕卜，還包含有N型晶體管M7''、 M8"，其中P型晶體管M3"、 M4'的柵極端耦接于使能控制信號Sen'，而N型晶體管M7'、 M8"的柵極端耦接于與使能控制信號Sen'反相的一反相使能控
制信號Se油'。另一方面，依據(jù)本發(fā)明的該第三實施例，輸出信號V。廣在P
型晶體管M3"的一源極端(亦即一輸出端N。卩')輸出，而輸出信號V。2"在P型晶體管M4"的一源極端(亦即一輸出端N。2'')輸出，其目的在于使得輸出信號V。廣與輸出信號V。2'之間的信號擺幅(Signal swing)可以達到最大，亦即Vdd2'-Vss"。請參考圖7。圖7是圖6所示的實施例信號電平轉(zhuǎn)換電路600的輸入信號vinl"、使能控制信號sen'、反相使能控制信號senb'、
輸出信號V。廣、V。2'的時序圖。相似于上述所公開的第一和第二實施例，
當(dāng)?shù)谌龑嵤├氖鼓茈娐?044于輸入信號Vinl"產(chǎn)生該電平轉(zhuǎn)換之前即關(guān)閉鎖存電路6042,直到輸入信號Vinr'產(chǎn)生該電平轉(zhuǎn)換之后才重新啟動鎖存電路6042。更確切地說，當(dāng)輸入信號Vim'，將在一時間點T2"由接地電壓
V^轉(zhuǎn)態(tài)至第一電源電壓Vdd廣時，使能控制信號Sen'會預(yù)先在一時間點
T廣從接地電壓Vss"轉(zhuǎn)態(tài)至第二電源電壓Vdd2',而反相使能控制信號Senb'亦會預(yù)先在時間點T廣從第二電源電壓Vdd2'轉(zhuǎn)態(tài)至接地電壓Vss''。如此一來，鎖存電路6042的鎖存路徑被斷開而無法進行鎖存的操作，使得輸入級電路602的N型晶體管M廣、M2"能以較低的電流就可以將輸出信號V。廣、V。2"進行轉(zhuǎn)態(tài)。反之，當(dāng)輸入信號Vinl"將在一時間點T5"由第一電源電壓
Vdd廣轉(zhuǎn)態(tài)至接地電壓VJ時，使能控制信號Sen'會預(yù)先在一時間點T4'從接地電壓Vss"轉(zhuǎn)態(tài)至第二電源電壓Vdd2 ',而反相使能控制信號Senb '亦
會預(yù)先在時間點iV'從第二電源電壓Vdd2'轉(zhuǎn)態(tài)至接地電壓vss"。同理，鎖
存電路6042的鎖存路徑被斷開而無法進行鎖存的操作，使得輸入級電路602的N型晶體管M廣、M2"能以較低的電流就可以將輸出信號V。廣、V。2'進行轉(zhuǎn)態(tài)。請注意，本領(lǐng)域技術(shù)人員在閱讀完上述所公開的第一、第二實施例后，再配合圖7,必可了解圖6信號電平轉(zhuǎn)換電路600的電路細(xì)部運作，故在此不詳細(xì)說明信號電平轉(zhuǎn)換電路600的電路細(xì)部運作。
請參考圖8。圖8所示依據(jù)本發(fā)明一種信號電平轉(zhuǎn)換電路800的一第四實施例示意圖。信號電平轉(zhuǎn)換電^各800包含有一輸入級電路802以及一輸出信號鎖存電路804，其中輸出信號鎖存電路804包含有一鎖存電路8042以及一使能電路8044。此外，信號電平轉(zhuǎn)換電路800還包含有一反相器806,其用來將一輸入信號Vinl'"進行反相操作以產(chǎn)生另一輸入信號Vin2'"，而反相器806操作于一電源電壓Vdd"和一第一接地電壓Vssl'"之間。輸入級電
路802用來接收輸入信號Vinl"'、 Vin2",其中輸入信號Vin廣'、Vin2"的電
平落于一第一預(yù)定電平范圍之中，而在本實施例中，該第一預(yù)定電平范圍介于電源電壓Vdd''和一第一接地電壓Vssl'"之間；以及輸出信號鎖存電路804串接(Cascoded)于輸入級電路802。鎖存電路8042依據(jù)輸入信號Vinl'"、
Vin2'"來產(chǎn)生一輸出信號v。r"、 v。2"，其中輸出信號v。r"、 v。2…的電平落于一第二預(yù)定電平范圍之中，且該第二預(yù)定電平范圍不同于該第一預(yù)定電平范圍。在本實施例中，該第二預(yù)定電平范圍介于一電源電壓Vdd''和第二接地電壓Vss2…之間，其中第二接地電壓Vss2'"比第一接地電壓V^"低。
使能電路8044耦接于鎖存電路8042，用以選擇性地啟動或關(guān)閉鎖存電路8042,其中當(dāng)輸入信號Vinl'"、 Vin2'"產(chǎn)生一電平轉(zhuǎn)換時，使能電路8044會關(guān)閉鎖存電路8042。
相較于圖4所示的信號電平轉(zhuǎn)換電路400，信號電平轉(zhuǎn)換電路800以二傳輸閘(Transmission gate)來實現(xiàn)使能電路8044,如圖8所示。因此，使能電路8044除了 N型晶體管M3"'、M4"'外，還包含有P型晶體管M7"'、M8'",其中N型晶體管M3'"、 M4"'的柵極端耦接于使能控制信號Sen",而P型晶體管M7"'、 M8"'的柵極端耦接于與使能控制信號Sen…反相的一反相使
能控制信號Senb…。另一方面，依據(jù)本發(fā)明的該第四實施例，輸出信號V。廣'
于N型晶體管M3'"的一源極端(亦即一輸出端N。r")輸出，而輸出信號V。2"'于N型晶體管Mr'的一源極端(亦即一輸出端N。2'")輸出，其目的在于使得輸出信號V。廣'與輸出信號V。2"'之間的信號擺幅(Signal swing)可以達到最大，亦即Vdd''-Vss2'"。請參考圖9。圖9是圖8所示的實施例信號電平轉(zhuǎn)換電路800的輸入信號Vinl'"、使能控制信號Sen''、反相使能控制信號Senb"、輸出信號V。廣'、V。2'"的時序圖。相似于上述所公開的第一、第二和第三實施例，當(dāng)?shù)谒膶嵤├氖鼓茈娐?044于輸入信號Vinl"產(chǎn)生該電平轉(zhuǎn)換之前即關(guān)閉鎖存電路8042，直到輸入信號Vinl"'產(chǎn)生該電平轉(zhuǎn)換之后才重新啟動鎖存電路8042。更確切地說，當(dāng)輸入信號V^…將在一時間點T2''由第一接地電壓Vssl'"轉(zhuǎn)態(tài)至電源電壓Vdd"'時，使能控制信號Sen"會預(yù)先在一時間點T廣'從電源電壓Vdd'"轉(zhuǎn)態(tài)至一第二接地電壓Vss2",而反相使能控制信號Senb"亦會預(yù)先在時間點T廣'從第二接地電壓Vss2 "轉(zhuǎn)態(tài)至電源電壓Vdd''。如此一來，鎖存電路8042的鎖存路徑#1斷開而無法進行鎖存的操作，使得輸入級電路802的P型晶體管M廣'、M2'"能以較低的
電流就可以將輸出信號v。r"、 v。2'"進行轉(zhuǎn)態(tài)。反之，當(dāng)輸入信號Vinr"將在一時間點TV"由電源電壓Vdd…轉(zhuǎn)態(tài)至第一接地電壓Vssr"時，使能控制
信號Sen"會預(yù)先在一時間點TV"從電源電壓Vdd…轉(zhuǎn)態(tài)至第二接地電壓Vss2'"，而反相使能控制信號Senb'"亦會預(yù)先在時間點T4"從第二接地電壓Vss2"轉(zhuǎn)態(tài)至電源電壓Vdd"'。同理，鎖存電路8042的鎖存路徑被斷開而無法進行鎖存的操作，使得輸入級電路802的P型晶體管Mr"、 M2'"能以較低的電流就可以將輸出信號V。廣'、V。2"進行轉(zhuǎn)態(tài)。請注意，本領(lǐng)域技術(shù)人 員在閱讀完上述所公開的第一、第二、第三實施例后，再配合圖9，必可了
解圖8信號電平轉(zhuǎn)換電路800的電路細(xì)部運作，故在此不詳細(xì)說明信號電 平轉(zhuǎn)換電路800的電路細(xì)部運作。
請參考圖10。圖IO所示依據(jù)本發(fā)明一種信號電平轉(zhuǎn)換電路IOOO的一 第五實施例示意圖。信號電平轉(zhuǎn)換電路1000包含有一輸入級電路1002、 一 輸出信號鎖存電路1004、 一反相器1008以及一控制電路1010,其中輸入 級電路1002包含有N型晶體管M廣"、M2"'，， 輸出信號鎖存電路1004包 含有P型晶體管M3…'、M4'"'、 Ms…'、M6'"，其耦接關(guān)系如圖IO所示。相 較于上述所公開的實施例，信號電平轉(zhuǎn)換電路IOOO還包含有控制電路1010 用來依據(jù)一輸入信號Vinl'"'來產(chǎn)生一使能控制信號Sen "'，其中使能控制信 號Sen…'耦接在P型晶體管M5'"'、 M6'"'的柵極端。相似于上述所公開的實
施例，控制電路ioio會檢測輸入信號vinr'"，并于輸入信號v^產(chǎn)生該電
平轉(zhuǎn)換之前輸出使能控制信號Sen'"以控制使能電路10044來關(guān)閉鎖存電路 10042，直到輸入信號Vim產(chǎn)生該電平轉(zhuǎn)換之后才重新啟動鎖存電路10042, 以達到上述實施例中所公開的功效。請注意，本領(lǐng)域技術(shù)人員應(yīng)可了解， 圖10所示信號電平轉(zhuǎn)換電路1000的控制電路1010亦可以組合至上述的第 一、第二、第三以及第四實施例中，以產(chǎn)生其相對應(yīng)的實施例，其亦為本 發(fā)明的范疇所在，故在此不另贅述。
以上所述僅為本發(fā)明的優(yōu)選實施例，凡依本發(fā)明權(quán)利要求書所做的均 等變化與修飾，皆應(yīng)屬本發(fā)明的涵蓋范圍。
18
權(quán)利要求
1.一種信號電平轉(zhuǎn)換電路，包含有一輸入級電路，用來接收一輸入信號，其中該輸入信號的電平落于一第一預(yù)定電平范圍之中；以及一輸出信號鎖存電路，串接于該輸入級電路，包含有一鎖存電路，用來依據(jù)該輸入信號來產(chǎn)生一輸出信號，其中該輸出信號的電平落于一第二預(yù)定電平范圍之中，且該第二預(yù)定電平范圍不同于該第一預(yù)定電平范圍；以及一使能電路，耦接于該鎖存電路，用以選擇性地啟動或關(guān)閉該鎖存電路，其中當(dāng)該輸入信號產(chǎn)生一電平轉(zhuǎn)換時，該使能電路會關(guān)閉該鎖存電路。
2. 如權(quán)利要求1所述的信號電平轉(zhuǎn)換電路，其中該使能電路在該輸入 信號產(chǎn)生該電平轉(zhuǎn)換之前即關(guān)閉該鎖存電路，直到該輸入信號產(chǎn)生該電平 轉(zhuǎn)換之后才啟動該鎖存電^f各。
3. 如權(quán)利要求1所述的信號電平轉(zhuǎn)換電路，其中該使能電路包含有 一開關(guān)電路，用以依據(jù)一使能控制信號來選擇性地啟動或關(guān)閉該鎖存電3各；以及一控制電路，耦接于該開關(guān)電路，用以產(chǎn)生該使能控制信號。
4. 如權(quán)利要求3所述的信號電平轉(zhuǎn)換電路，其中該輸入級電路包含有 一第一輸入晶體管，其具有一柵極端用來接收該輸入信號中的一第一相位輸入信號，以及一源極端耦接于一第一參考電壓源；以及一第二輸入晶體管，其具有一柵極端用來接收該輸入信號中與該第一相位輸入信號反相的一第二相位輸入信號，以及一源極端耦接于該第一參考電壓源；該開關(guān)電路包含有一第一開關(guān)晶體管，其具有一柵極端用來接收該使能控制信號，以及一第一連接端耦接于該第一輸入晶體管的一漏極端；以及一第二開關(guān)晶體管，其具有一柵極端用來接收該使能控制信號，以及一第一連接端耦接于該第二輸入晶體管的一漏極端；以及 該鎖存電路包含有一第 一鎖存晶體管，其具有 一柵極端耦接于該第二輸入晶體管的該 漏極端， 一漏極端耦接于該第一開關(guān)晶體管的一第二連接端，以及一源極端耦接于一第二參考電壓源；以及一第二鎖存晶體管，其具有一柵極端耦接于該第 一輸入晶體管的該漏極端， 一漏極端耦接于該第二開關(guān)晶體管的一第二連接端，以及一源極 端耦接于該第二參考電壓源。
5. 如權(quán)利要求4所述的信號電平轉(zhuǎn)換電路，其中該第一鎖存晶體管、 該第二鎖存晶體管、該第一開關(guān)晶體管和該第二開關(guān)晶體管均為P型場效 應(yīng)晶體管，而該第一輸入晶體管和該第二輸入晶體管均為N型場效應(yīng)晶體 管。
6. 如權(quán)利要求4所述的信號電平轉(zhuǎn)換電路，其中該第一鎖存晶體管、 該第二鎖存晶體管、該第一開關(guān)晶體管和該第二開關(guān)晶體管均為N型場效 應(yīng)晶體管，而該第一輸入晶體管和該第二輸入晶體管均為P型場效應(yīng)晶體管。
7. 如權(quán)利要求4所述的信號電平轉(zhuǎn)換電路，其中該第一開關(guān)晶體管的 該柵極端接收該使能控制信號中一第一相位使能控制信號，該第二開關(guān)晶 體管的該柵極端接收該第一相位使能控制信號，以及該開關(guān)電路還包含有一第三開關(guān)晶體管，其具有一柵極端用來接收該使能控制信號中反相 于該第一相位使能控制信號的一第二相位使能控制信號， 一第一連接端耦 接于該第一輸入晶體管的該漏極端，以及一第二連接端耦接于該第一鎖存 晶體管的該漏極端；以及一第四開關(guān)晶體管，其具有一柵極端用來接收該第二相位使能控制信 號， 一第一連接端耦接于該第二輸入晶體管的該漏極端，以及一第二連接 端耦接于該第二鎖存晶體管的該漏極端，其中該第一、第三開關(guān)晶體管包 含有一P型場效應(yīng)晶體管與一N型場效應(yīng)晶體管，以及該第二、第四開關(guān) 晶體管包含有一 P型場效應(yīng)晶體管與一 N型場效應(yīng)晶體管。
8. 如權(quán)利要求4所述的信號電平轉(zhuǎn)換電路，其中該第一參考電壓源的 電壓電平高于該第二參考電壓源的電壓電平。
9. 如權(quán)利要求4所述的信號電平轉(zhuǎn)換電路，其中該第二參考電壓源的 電壓電平高于該第一參考電壓源的電壓電平。
10. —種信號電平轉(zhuǎn)換電路，包含有一輸入級電路，用來接收一輸入信號，其中該輸入信號的電平落于一第一預(yù)定電平范圍之中，且該輸入級電路包含有一第一輸入晶體管，其具有一柵極端用來接收該輸入信號中的一第一 相位輸入信號，以及一源極端耦接于一第一參考電壓源；以及一第二輸入晶體管，其具有一柵極端用來接收該輸入信號中與該第一 相位輸入信號反相的一第二相位輸入信號，以及一源極端耦接于該第一參 考電壓源；一輸出信號鎖存電路，串接于該輸入級電路，包含有一鎖存電路，用來依據(jù)該輸入信號來產(chǎn)生一輸出信號，其中該輸出 信號的電平落于一第二預(yù)定電平范圍之中，該第二預(yù)定電平范圍不同于該 第一預(yù)定電平范圍，且該鎖存電路包含有一第一鎖存晶體管，其具有一柵極端耦接于該第二輸入晶體管的該 漏極端，以及一源極端耦接于一第二參考電壓源；以及一第二鎖存晶體管，其具有一柵極端耦接于該第一輸入晶體管的該 漏極端，以及一源極端耦接于該第二參考電壓源；以及 一開關(guān)電路，包含有 '一第一開關(guān)晶體管，其具有一柵極端用來接收一使能控制信號，一 第一連接端耦接于該第一輸入晶體管的一漏極端，以及一第二連接端耦接 于該第 一鎖存晶體管的該漏極端，其中該第 一開關(guān)晶體管的該柵極端并未 連接于該第一開關(guān)晶體管的該第一連接端；以及一第二開關(guān)晶體管，其具有一柵極端用來接收該使能控制信號，一 第一連接端耦接于該第二輸入晶體管的一漏極端，以及一第二連接端耦接 于該第二鎖存晶體管的該漏極端，其中該第二開關(guān)晶體管的該柵極端并未連接于該第二開關(guān)晶體管的該第一連接端。
11. 如權(quán)利要求IO所述的信號電平轉(zhuǎn)換電路，其中該第一鎖存晶體管、 該第二鎖存晶體管、該第一開關(guān)晶體管和該第二開關(guān)晶體管均為P型場效 應(yīng)晶體管，而該第一輸入晶體管和該第二輸入晶體管均為N型場效應(yīng)晶體管。
12. 如權(quán)利要求IO所述的信號電平轉(zhuǎn)換電路，其中該第一鎖存晶體管、 該第二鎖存晶體管、該第一開關(guān)晶體管和該第二開關(guān)晶體管均為N型場效 應(yīng)晶體管，而該第一輸入晶體管和該第二輸入晶體管均為P型場效應(yīng)晶體管。
13. 如權(quán)利要求IO所述的信號電平轉(zhuǎn)換電路，其中該第一開關(guān)晶體管 的該柵極端接收該使能控制信號中一第一相位使能控制信號，該第二開關(guān) 晶體管的該柵極端接收該第一相位使能控制信號，以及該開關(guān)電路還包含 有一第三開關(guān)晶體管，其具有一柵極端用來接收該使能控制信號中反相 于該第一相位使能控制信號的一第二相位使能控制信號， 一第一連接端耦 接于該第一輸入晶體管的該漏極端，以及一第二連接端耦接于該第一鎖存 晶體管的該漏極端；以及一第四開關(guān)晶體管，其具有一柵極端用來接收該第二相位使能控制信 號， 一第一連接端耦接于該第二輸入晶體管的該漏極端，以及一第二連接 端耦接于該第二鎖存晶體管的該漏極端，其中該第一、第三開關(guān)晶體管包 含有一P型場效應(yīng)晶體管與一N型場效應(yīng)晶體管，以及該第二、第四開關(guān) 晶體管包含有一 P型場效應(yīng)晶體管與一 N型場效應(yīng)晶體管。
14. 如權(quán)利要求IO所述的信號電平轉(zhuǎn)換電路，其中該第一參考電壓源 的電壓電平高于該第二參考電壓源的電壓電平。
15. 如權(quán)利要求IO所述的信號電平轉(zhuǎn)換電路，其中該第二參考電壓源的 電壓電平高于該第一參考電壓源的電壓電平。
全文摘要
一種信號電平轉(zhuǎn)換電路，包含有一輸入級電路用來接收一輸入信號，其中該輸入信號的電平落于一第一預(yù)定電平范圍之中；以及一輸出信號鎖存電路串接(Cascoded)于該輸入級電路。該輸出信號鎖存電路包含有一鎖存電路用來依據(jù)該輸入信號來產(chǎn)生一輸出信號，其中該輸出信號的電平落于一第二預(yù)定電平范圍之中，且該第二預(yù)定電平范圍不同于該第一預(yù)定電平范圍；以及一使能電路耦接于該鎖存電路，用以選擇性地啟動或關(guān)閉該鎖存電路，其中當(dāng)該輸入信號產(chǎn)生一電平轉(zhuǎn)換時，該使能電路會關(guān)閉該鎖存電路。
文檔編號H03K19/0175GK101686047SQ20081016569
公開日2010年3月31日 申請日期2008年9月24日 優(yōu)先權(quán)日2008年9月24日
發(fā)明者鄭至剛 申請人:奕力科技股份有限公司