本實用新型涉及單穩(wěn)態(tài)電路領(lǐng)域技術(shù)，尤其是指一種不可重復(fù)觸發(fā)的CMOS集成單穩(wěn)態(tài)電路。

背景技術(shù)：

在現(xiàn)有的數(shù)字單穩(wěn)態(tài)電路中，為了獲得比較長的暫穩(wěn)態(tài)的時間，在具體設(shè)計中一般會使用比較大的電阻電容（RC）網(wǎng)絡(luò)。傳統(tǒng)設(shè)計中，一般通過兩種方案實現(xiàn)：一是以在芯片外接電容電阻的方式，這種方案中芯片需要額外引入PIN腳，不僅造成較大封裝尺寸，增加PCB板級電路的制造成本，而且也會引入外部噪聲源。近幾年來，隨著半導(dǎo)體技術(shù)的飛速發(fā)展以及摩爾定律的不斷延續(xù)使得這種設(shè)計方法的劣勢凸顯。二是將電阻電容網(wǎng)絡(luò)集成在芯片內(nèi)部，這種方案會造成芯片面積顯著增大，而且在實際芯片生產(chǎn)中，由于半導(dǎo)體器件參數(shù)受PVT(process, voltage, temperature )的影響，不同芯片之間的暫穩(wěn)態(tài)時間長短與設(shè)計值存在較大的差異，因此，這種方案無法應(yīng)用在對暫穩(wěn)態(tài)的時間長度有較精確要求的計時電路中，例如：根據(jù)1-wire協(xié)議要求，接受器件在收到復(fù)位信號后的15～60us內(nèi)需要將總線拉到低電平。因此，需要一個15～60us的單穩(wěn)計時電路來實現(xiàn)這個功能。然而在PVT因素影響下，采用傳統(tǒng)的片內(nèi)設(shè)計都無法實現(xiàn)這一要求。特別是由于電阻阻值R受溫度，摻雜濃度，光刻精度等因素的影響，暫穩(wěn)態(tài)時間寬度變化很大。

技術(shù)實現(xiàn)要素：

有鑒于此，本實用新型針對現(xiàn)有技術(shù)存在之缺失，改善傳統(tǒng)的單穩(wěn)態(tài)電路，其主要目的是提供一種不可重復(fù)觸發(fā)的CMOS集成單穩(wěn)態(tài)電路，其具有更加穩(wěn)定的計時暫穩(wěn)態(tài)脈沖寬度，使之受工藝PVT變化的影響最小化。

為實現(xiàn)上述目的，本實用新型采用如下之技術(shù)方案：

一種不可重復(fù)觸發(fā)的CMOS集成單穩(wěn)態(tài)電路，包括有輸入控制電路U1、電阻電容串聯(lián)網(wǎng)絡(luò)、鎖存器、時序控制網(wǎng)絡(luò)、參考電流源I_REF、穩(wěn)壓二極管D1以及輸出反相器U6；該電阻電容串聯(lián)網(wǎng)絡(luò)包括有電阻R1和電容C1，該輸入控制電路U1的輸出端接電容C1的一端，電容C1的另一端連接電阻R1的一端，電阻R1的另一端接地；

所述鎖存器的輸出端接輸出反相器U6的輸入端，其中，鎖存器包括或非門U4、電容C2、反相器U5和level-shift電路U3；該或非門U4的一輸入端連接電阻R1和電容C1的連接端，或非門U4的另一輸入端連接level-shift電路U3的輸出端，或非門U4的輸出端連接電容C2的一端，電容C2的另一端連接反相器U5的輸入端、穩(wěn)壓二極管D1的陽極和參考電流源I_REF的正極，穩(wěn)壓二極管D1的陰極和參考電流源I_REF的負極連接電源電壓VDD，反相器U5的輸出端接level-shift電路U3的輸入端；

該時序控制網(wǎng)絡(luò)包括有反相器U7、反相器U9、延時緩沖器 U8、主控制器U2、MOS管M1和MOS管M2；其中主控制器U2具有4個接口：c端子、d端子、e端子和f端子，其中c端子與反相器U9的輸出端相連，反相器U9的輸入端接輸入信號in，d端子連接延時緩沖器U8的輸出端，e端子連接POR輸入信號端，f端子連接MOS管M1的柵端和MOS管M2的柵端；所述MOS管M1的漏端和MOS管M2的漏端連接電源電壓VDD，MOS管M1的源端連接反相器U5的輸入端，MOS管M2的源端連接輸出反相器U6的輸入端，反相器U7的輸入端接輸出反相器U6的輸出端，反相器U7的輸出端連接U8延時緩沖器的輸入端。

作為一種優(yōu)選方案，所述level-shift電路U3為電平轉(zhuǎn)換電路，其將輸入的參考電壓V_REF轉(zhuǎn)換成電源電壓VDD。

本實用新型與現(xiàn)有技術(shù)相比具有明顯的優(yōu)點和有益效果，具體而言，由上述技術(shù)方案可知：

本實用新型采用穩(wěn)定電流源對電容充電，以片上形式實現(xiàn)穩(wěn)定的暫穩(wěn)態(tài)時間寬度，避免使用大電阻，有效減小芯片面積，同時顯著減小PVT對充放電的影響。并且，MOS管M1、MOS管M2可對節(jié)點1、2進行快速充放電，穩(wěn)定這兩點的電壓值以確保在下次觸發(fā)時電容兩端的跳變電壓值是一致的，從而穩(wěn)定充電時間常數(shù)。

為更清楚地闡述本實用新型的結(jié)構(gòu)特征和功效，下面結(jié)合附圖與具體實施例來對本實用新型進行詳細說明。

附圖說明

圖1是本實用新型之較佳實施例的結(jié)構(gòu)示意圖；

圖2是本實用新型之較佳實施例的時序圖。

附圖標(biāo)識說明：

10、電阻電容串聯(lián)網(wǎng)絡(luò) 20、鎖存器

30、時序控制網(wǎng)絡(luò)。

具體實施方式

請參照圖1和圖2所示，其顯示出了本實用新型之較佳實施例的具體結(jié)構(gòu)，包括有輸入控制電路U1、電阻電容串聯(lián)網(wǎng)絡(luò)10、鎖存器20、時序控制網(wǎng)絡(luò)30、參考電流源I_REF、穩(wěn)壓二極管D1以及輸出反相器U6。

該電阻電容串聯(lián)網(wǎng)絡(luò)10包括有電阻R1和電容C1，該輸入控制電路U1的輸出端接電容C1的一端，電容C1的另一端連接電阻R1的一端，電阻R1的另一端接地。

所述鎖存器20的輸出端接輸出反相器U6的輸入端，其中，鎖存器20包括或非門U4、電容C2、反相器U5和level-shift電路U3；該或非門U4的一輸入端連接電阻R1和電容C1的連接端，或非門U4的另一輸入端連接level-shift電路U3的輸出端，或非門U4的輸出端連接電容C2的一端，電容C2的另一端連接反相器U5的輸入端、穩(wěn)壓二極管D1的陽極和參考電流源I_REF的正極，穩(wěn)壓二極管D1的陰極和參考電流源I_REF的負極連接電源電壓VDD，反相器U5的輸出端接level-shift電路U3的輸入端。在本實施例中，所述level-shift電路U3為電平轉(zhuǎn)換電路，其將輸入的參考電壓V_REF轉(zhuǎn)換成電源電壓VDD。

該時序控制網(wǎng)絡(luò)30包括有反相器U7、延時緩沖器 U8、主控制器U2、MOS管M1和MOS管M2；其中主控制器U2具有4個接口：c端子、d端子、e端子和f端子，其中c端子與反相器U9的輸出端相連，反相器U9的輸入端連接輸入信號in，d端子連接延時緩沖器U8的輸出端，e端子連接POR輸入信號端，f端子連接MOS管M1的柵端和MOS管M2的柵端；所述MOS管M1的漏端和MOS管M2的漏端連接電源電壓VDD，MOS管M1的源端連接反相器U5的輸入端，MOS管M2的源端連接輸出反相器U6的輸入端，反相器U7的輸入端接輸出反相器U6的輸出端，反相器U7的輸出端連接U8延時緩沖器的輸入端。

工作時，如圖2所示，所述輸入控制電路U1的主要功能是產(chǎn)生一個短脈沖信號來觸發(fā)后面的鎖存器20。而且只有在輸入控制電路U1輸入是一個下降沿信號時，其輸出才會產(chǎn)生脈沖。也就是說這個單穩(wěn)態(tài)電路只有在總輸入端in 信號出現(xiàn)下降沿時，電路才會進入暫穩(wěn)態(tài)狀態(tài)。這是一個邊沿觸發(fā)的單穩(wěn)態(tài)電路結(jié)構(gòu)。

如圖1所示，輸入控制電路U1的輸出產(chǎn)生一個正脈沖后通過電容C1的耦合作用使得節(jié)點4突然變成高電平，從而節(jié)點1突然變成低電平，再由電容C2的耦合作用使得節(jié)點2變成低電平。最終通過反相器U5使得或非門U4的另一個輸入端變成高電平，此時鎖存器20被鎖定輸出為低電平，電路進入暫穩(wěn)態(tài)。當(dāng)節(jié)點2突然變成低電平后，參考電流源I_REF開始對節(jié)點2進行充電，當(dāng)節(jié)點2的電壓到達反相器U5的閾值電壓Vth時，輸出翻轉(zhuǎn)為低電平，由于節(jié)點4在節(jié)點2充電過程中早就已經(jīng)通過電阻R1放電至低電平，因此當(dāng)節(jié)點2到達Vth電壓時，節(jié)點1會翻轉(zhuǎn)成高電平，通過電容C2的耦合作用，節(jié)點2的電平將達到VDD+Vth，從而鎖存器20的輸出節(jié)點1鎖定在高電平，電路進入穩(wěn)定狀態(tài)。

如上所述，當(dāng)總輸入端in信號是下降沿時，時序控制網(wǎng)絡(luò)30中的主控制器U2將輸出高電平，此時MOS管M1和MOS管M2關(guān)斷。在暫穩(wěn)態(tài)期間，MOS管M1、MOS管M2支路將不對鎖存器20產(chǎn)生影響。當(dāng)節(jié)點1從暫穩(wěn)態(tài)的低電平回到穩(wěn)態(tài)高電平時，延時緩沖器U8將產(chǎn)生一個上升沿輸出使得主控制器U2輸出一個低電平，MOS管M1和MOS管M2將導(dǎo)通使得節(jié)點1、2迅速恢復(fù)到VDD電平以等待下一個觸發(fā)。

如上所述，主控制器U2的主要功能是：c端子輸入上升沿時，輸出產(chǎn)生高電平；d端子輸入上升沿時，輸出產(chǎn)生低電平，兩者互不影響。

可以看出，為了MOS管M1和MOS管M2不影響鎖存器20進入暫穩(wěn)態(tài)的時間，輸入控制電路U1的傳輸延時時間必須比主控制器U2的傳輸延時時間長，即在節(jié)點4由于電容C1的耦合變成高電平之前，節(jié)點3必須先變成高電平以關(guān)斷MOS管M1和MOS管M2。

本實用新型電路的主要功能是產(chǎn)生穩(wěn)定時間長度的脈沖信號。脈沖寬度的長度主要取決于參考電流源I_REF的大小、電容C2的容值大小和反相器U5的閾值電壓Vth的大小。為保證在不同電壓下Vth的穩(wěn)定性，反向器U5的電源由一個參考電源V_REF提供。MOS管M1、MOS管M2的主要功能就是要確保每次電容C2的耦合作用都使得節(jié)點2的電平是從VDD跳變到GND。尤其是在連續(xù)快速觸發(fā)情況下，節(jié)點2電平的快速跳變變得特別重要，因為節(jié)點2的電平會達到VDD+Vth，由于參考電流源I_REF的電流相對會比較小使得節(jié)點2無法快速回復(fù)到VDD電平，若此時輸入信號in來一個下降沿觸發(fā)，節(jié)點2將無法被耦合到GND，從而影響充電時間。

通過以上方法不僅能夠穩(wěn)定充電時間常數(shù)，而且電路的面積也會減小很多。

以上所述，僅是本實用新型的較佳實施例而已，并非對本實用新型的技術(shù)范圍作任何限制，故凡是依據(jù)本實用新型的技術(shù)實質(zhì)對以上實施例所作的任何細微修改、等同變化與修飾，均仍屬于本實用新型技術(shù)方案的范圍內(nèi)。