本實(shí)用新型涉及電子通信領(lǐng)域，特別是一種數(shù)模結(jié)合AGC電路。

背景技術(shù)：

自動(dòng)增益控制（AGC，Automatic Gain Control）技術(shù)廣泛應(yīng)用于通信領(lǐng)域，在自動(dòng)控制環(huán)路中，將輸入的信號(hào)進(jìn)行檢測(cè)后，輸出一個(gè)控制信號(hào)，這是關(guān)于輸入信號(hào)的函數(shù)，利用變?cè)鲆娣糯笃鳎╒ariableGainAmplifier，VGA）產(chǎn)生一個(gè)關(guān)于輸入信號(hào)強(qiáng)度對(duì)應(yīng)增益，從而達(dá)到輸出功率穩(wěn)定。

在現(xiàn)代技術(shù)中，常用的AGC電路有兩種；其一是用模擬負(fù)反饋方式檢測(cè)VGA輸出信號(hào)，并對(duì)輸出信號(hào)進(jìn)行濾波放大后反饋回VGA，進(jìn)而控制VGA的增益。另一種是采用數(shù)字檢測(cè)的方式，對(duì)信號(hào)進(jìn)行檢波之后產(chǎn)生數(shù)字控制量來調(diào)整VGA增益。但是，兩種方式都存在一定缺陷：1.模擬負(fù)反饋AGC電路響應(yīng)時(shí)間較慢同時(shí)無法實(shí)現(xiàn)寬帶增益控制，提高模擬反饋電路的響應(yīng)時(shí)間只能加大濾波器帶寬，這將會(huì)是環(huán)路變得不穩(wěn)定。2.數(shù)字AGC電路受電路中其他參數(shù)影響而不穩(wěn)定，外界波動(dòng)易造成變動(dòng)。

技術(shù)實(shí)現(xiàn)要素：

本實(shí)用新型的目的在于克服現(xiàn)有技術(shù)的不足，解決模擬AGC電路響應(yīng)時(shí)間較慢，寬帶增益控制較差，以及數(shù)字AGC電路穩(wěn)定性欠缺等問題，提供一種數(shù)模結(jié)合AGC電路，對(duì)輸入信號(hào)增益進(jìn)行模擬和數(shù)字雙重控制，使得AGC電路即利用數(shù)字前饋電路的響應(yīng)速度快的特點(diǎn)，同時(shí)通過模擬閉環(huán)的微調(diào)，克服其穩(wěn)定性較差的弱勢(shì)，使得快速AGC電路得以實(shí)現(xiàn)。AGC電路結(jié)構(gòu)簡單靈活，響應(yīng)速度快，可滿足多種系統(tǒng)的要求。

本實(shí)用新型的目的是通過以下技術(shù)方案來實(shí)現(xiàn)的：一種數(shù)模結(jié)合AGC電路，它包括耦合器、VGA模塊、第一檢波器、第二檢波器、A/D轉(zhuǎn)換器、D/A轉(zhuǎn)換器、FPGA、加法器和比較器；耦合器將輸入信號(hào)一分為二，第一路信號(hào)通過第一檢波器得到一個(gè)直流檢波信號(hào)，A/D轉(zhuǎn)換器對(duì)直流檢波信號(hào)進(jìn)行采樣，然后將采樣值送入FPGA，F(xiàn)PGA處理得到增益控制量通過D/A轉(zhuǎn)換器轉(zhuǎn)化為模擬控制電壓；第二路信號(hào)通過VGA模塊放大后被第二檢波器檢測(cè)，第二檢波器檢測(cè)的信號(hào)經(jīng)比較器比較得到誤差電壓，加法器將模擬控制電壓和誤差電壓相加，得到一個(gè)穩(wěn)定精確的控制信號(hào)，控制VGA模塊的增益。

所述的A/D轉(zhuǎn)換器為8位A/D轉(zhuǎn)換器。

所述的FPGA將數(shù)個(gè)周期內(nèi)的信號(hào)進(jìn)行處理后通過查表得到增益控制量。

所述的FPGA對(duì)A/D采集數(shù)據(jù)進(jìn)行求和取均值運(yùn)算。

所述的行求和取均值運(yùn)算采用8次累加之后求平均。

本實(shí)用新型的有益效果是：本實(shí)用新型提供了一種數(shù)模結(jié)合AGC電路，對(duì)輸入信號(hào)增益進(jìn)行模擬和數(shù)字雙重控制，使得AGC電路即利用數(shù)字前饋電路的響應(yīng)速度快的特點(diǎn)，同時(shí)通過模擬閉環(huán)的微調(diào)，克服其穩(wěn)定性較差的弱勢(shì)，使得快速AGC電路得以實(shí)現(xiàn)。AGC電路結(jié)構(gòu)簡單靈活，響應(yīng)速度快，可滿足多種系統(tǒng)的要求。

附圖說明

圖1為數(shù)?；旌螦GC環(huán)路電路原理結(jié)構(gòu)示意圖；

圖2為AGC電路測(cè)試結(jié)果圖。

具體實(shí)施方式

下面結(jié)合附圖進(jìn)一步詳細(xì)描述本實(shí)用新型的技術(shù)方案，但本實(shí)用新型的保護(hù)范圍不局限于以下所述。

如圖1所示，一種數(shù)模結(jié)合AGC電路，它包括耦合器、VGA模塊、第一檢波器、第二檢波器、A/D轉(zhuǎn)換器、D/A轉(zhuǎn)換器、FPGA、加法器和比較器；耦合器將輸入信號(hào)一分為二，一路直通信號(hào)和一路檢波信號(hào)，檢波信號(hào)通過第一檢波器得到一個(gè)直流檢波信號(hào)，第一檢波器的檢波動(dòng)態(tài)范圍，決定了整個(gè)電路的AGC調(diào)整電路范圍。A/D轉(zhuǎn)換器對(duì)直流檢波信號(hào)進(jìn)行采樣，然后將采樣值送入FPGA，此處對(duì)ADC位數(shù)要求不高，8位即可，F(xiàn)PGA數(shù)個(gè)周期內(nèi)的信號(hào)進(jìn)行處理后通過查表得到增益控制量，通過D/A轉(zhuǎn)換器轉(zhuǎn)化為模擬控制電壓；第二路信號(hào)通過VGA模塊放大后被第二檢波器檢測(cè)，第二檢波器檢測(cè)的信號(hào)經(jīng)比較器比較得到誤差電壓，加法器將模擬控制電壓和誤差電壓相加，得到一個(gè)穩(wěn)定精確的控制信號(hào)，控制VGA模塊的增益。

所述的FPGA對(duì)A/D采集數(shù)據(jù)進(jìn)行求和取均值運(yùn)算。設(shè)定進(jìn)行求和運(yùn)算的門限值，超過一定電平才求和取均值運(yùn)算，避免出現(xiàn)誤差，為了保證增益控制精度和速度，采用8次累加之后求平均，然后對(duì)得到的結(jié)果進(jìn)行查表輸出控制量。

整個(gè)數(shù)字電路部分的時(shí)間常數(shù)取決于檢波器時(shí)間，ADC,FPGA運(yùn)算以及DA轉(zhuǎn)換時(shí)間在選擇合適時(shí)鐘頻率后都將很快。VGA模塊，第二檢波器和比較器構(gòu)成了這個(gè)數(shù)?；旌想娐返哪M電路部分。其控制方法與傳統(tǒng)負(fù)反饋AGC相同，最后通過比較器出來的是一個(gè)誤差電壓。

整個(gè)電路的核心在于加法器，增益的調(diào)整為兩個(gè)階段，首先，數(shù)字前饋環(huán)路在采樣信號(hào)經(jīng)過查表之后得到一個(gè)粗調(diào)信號(hào)，能很快的提供一個(gè)控制信號(hào)，讓輸出電平盡可能接近理想的輸出振幅，然后VGA模塊的輸出信號(hào)經(jīng)過閉環(huán)環(huán)路得到一個(gè)細(xì)調(diào)信號(hào)，利用一個(gè)加法器，將兩個(gè)信號(hào)進(jìn)行相加，得到一個(gè)穩(wěn)定精確的控制信號(hào)。在這個(gè)結(jié)構(gòu)里面，前饋環(huán)路的利用大大縮短了穩(wěn)定時(shí)間，閉環(huán)電路只做細(xì)調(diào)修正，來彌補(bǔ)前饋環(huán)路的缺陷，達(dá)到穩(wěn)定輸出。數(shù)字控制電平是離散的，并且在穩(wěn)定性上有所欠缺，對(duì)外部干擾敏感，而利用反饋環(huán)路可以保證精度和穩(wěn)定性。

從圖2可以看出，AGC電路穩(wěn)定性很好。