本發(fā)明涉及一種振蕩電路，且尤其涉及一種時鐘信號產(chǎn)生電路、存儲器儲存裝置及時鐘信號產(chǎn)生方法。
背景技術(shù)：
：：數(shù)碼相機、移動電話與MP3播放器在這幾年來的成長十分迅速，使得消費者對儲存媒體的需求也急速增加。由于可復(fù)寫式非易失性存儲器模塊(例如，閃存)具有數(shù)據(jù)非易失性、省電、體積小，以及無機械結(jié)構(gòu)等特性，所以非常適合內(nèi)建于上述所舉例的各種便攜式多媒體裝置中。在電路系統(tǒng)中，普遍設(shè)置有振蕩電路以提供時鐘信號。其中，電阻(resistor)電容(capacitor)振蕩電路(簡稱為RC振蕩電路)是較為常見的振蕩電路。然而，一般的高頻(例如，頻率高于10兆赫(MegaHertz,MHz))RC振蕩電路產(chǎn)生的時鐘信號的頻率容易受到于環(huán)境溫度變化的影響。技術(shù)實現(xiàn)要素：本發(fā)明提供一種時鐘信號產(chǎn)生電路、存儲器儲存裝置及時鐘信號產(chǎn)生方法，可降低溫度變化對時鐘信號的影響。本發(fā)明的一范例實施例提供一種時鐘信號產(chǎn)生電路，其包括阻抗電路、振蕩電路及控制電路。所述阻抗電路提供參考阻抗。所述振蕩電路響應(yīng)于第二時鐘信號產(chǎn)生第一時鐘信號。所述控制電路通過第一路徑連接至所述阻抗電路并且通過第二路徑連接至所述振蕩電路。此外，所述控制電路維持第一路徑上的第一電氣特性與所述第二路徑上的第二電氣特性于預(yù)定條件以調(diào)整所述第一時鐘信號的頻率。在本發(fā)明的一范例實施例中，所述第一電氣特性包括第一電流值，所述第二電氣特性包括第二電流值，所述控制電路維持所述第一路徑上的所述第一電氣特性與所述第二路徑上的所述第二電氣特性于所述預(yù)定條件的操作包括：維持所述第一電流值與所述第二電流值于第一條件。在本發(fā)明的一范例實施例中，所述第一電氣特性還包括第一電壓值，所述第二電氣特性還包括第二電壓值，所述控制電路維持所述第一路徑上的所述第一電氣特性與所述第二路徑上的所述第二電氣特性于所述預(yù)定條件的操作還包括：維持所述阻抗電路于所述第一路徑上的所述第一電壓值與所述振蕩電路于所述第二路徑上的所述第二電壓值于第二條件。在本發(fā)明的一范例實施例中，所述控制電路包括第一控制電路與第二控制電路。所述第一控制電路具有第一輸入端、第二輸入端及輸出端，其中所述第一輸入端連接至所述第一路徑，所述第二輸入端連接至所述第二路徑。所述第二控制電路具有輸入端、第一輸出端及第二輸出端，其中所述第二控制電路的所述輸入端連接至所述第一控制電路的所述輸出端，所述第一輸出端連接至所述第一路徑，所述第二輸出端連接至所述第二路徑。在本發(fā)明的一范例實施例中，所述第一控制電路包括運算放大器，其接收所述第一輸入端的第一電壓與所述第二輸入端的第二電壓并于所述輸出端輸出控制電壓。在本發(fā)明的一范例實施例中，所述第二控制電路包括第一晶體管與第二晶體管。所述第一晶體管從所述第一控制電路的所述輸出端接收控制電壓并于所述第一輸出端輸出第一電流。所述第二晶體管從所述第一控制電路的所述輸出端接收所述控制電壓并于所述第二輸出端輸出第二電流。在本發(fā)明的一范例實施例中，所述第二晶體管的第二總數(shù)多于所述第一晶體管的第一總數(shù)。所述第二總數(shù)與所述第一總數(shù)的比值正相關(guān)于所述第二電流的第二電流值與所述第一電流的第一電流值的比值。在本發(fā)明的一范例實施例中，所述振蕩電路包括彼此串接的多個充/放電電路，所述多個充/放電電路的至少其中之一響應(yīng)于所述第二電氣特性調(diào)整所述第一時鐘信號的所述頻率。在本發(fā)明的一范例實施例中，所述多個充/放電電路中的第一充/放電電路包括第一開關(guān)單元、第二開關(guān)單元及充/放電單元，其中所述第一開關(guān)單元的第一端連接所述第二路徑，所述第二開關(guān)單元的第一端連接所述第一開關(guān)單元的第二端，所述充/放電單元的第一端連接所述第一開關(guān)單元的所述第二端與所述第二開關(guān)單元的所述第一端。在本發(fā)明的一范例實施例中，所述第一開關(guān)單元與所述第二開關(guān)單元用以控制所述充/放電單元的充/放電路徑。本發(fā)明的另一范例實施例提供一種存儲器儲存裝置，其包括連接接口單元、可復(fù)寫式非易失性存儲器模塊及存儲器控制電路單元。所述連接接口單元用以連接至主機系統(tǒng)。所述存儲器控制電路單元連接至所述連接接口單元與所述可復(fù)寫式非易失性存儲器模塊，其中所述連接接口單元包括時鐘信號產(chǎn)生電路，其中所述時鐘信號產(chǎn)生電路維持第一路徑上的第一電氣特性與第二路徑上的第二電氣特性于預(yù)定條件以調(diào)整所述時鐘信號產(chǎn)生電路產(chǎn)生的第一時鐘信號的頻率，其中所述第一路徑連接至阻抗電路，其提供參考阻抗，其中所述第二路徑連接至振蕩電路，其響應(yīng)于第二時鐘信號產(chǎn)生所述第一時鐘信號。在本發(fā)明的一范例實施例中，所述時鐘信號產(chǎn)生電路包括所述阻抗電路、所述振蕩電路及控制電路，其中所述控制電路通過所述第一路徑連接至所述阻抗電路并且通過所述第二路徑連接至所述振蕩電路，其中所述第一路徑上的所述第一電氣特性與所述第二路徑上的所述第二電氣特性是由所述控制電路所控制。在本發(fā)明的一范例實施例中，所述時鐘信號產(chǎn)生電路包括第一控制電路與第二控制電路。所述第一控制電路具有第一輸入端、第二輸入端及輸出端，其中所述第一輸入端連接至所述第一路徑，所述第二輸入端連接至所述第二路徑。所述第二控制電路具有輸入端、第一輸出端及第二輸出端，其中所述輸入端連接至所述第一控制電路的所述輸出端，所述第一輸出端連接至所述第一路徑，所述第二輸出端連接至所述第二路徑。本發(fā)明的另一范例實施例提供一種時鐘信號產(chǎn)生方法，其用于存儲器儲存裝置，所述時鐘信號產(chǎn)生方法包括：由所述存儲器儲存裝置的阻抗電路提供參考阻抗；由所述存儲器儲存裝置的振蕩電路響應(yīng)于第二時鐘信號產(chǎn)生第一時鐘信號；維持所述存儲器儲存裝置中連接至所述阻抗電路的第一路徑上的第一電氣特性與所述存儲器儲存裝置中連接至所述振蕩電路的第二路徑上的第二電氣特性于預(yù)定條件；以及根據(jù)所述第一電氣特性與所述第二電氣特性調(diào)整所述第一時鐘信號的頻率。在本發(fā)明的一范例實施例中，所述第一電氣特性包括第一電流值，所述第二電氣特性包括第二電流值，而維持所述第一路徑上的所述第一電氣特性與所述第二路徑上的所述第二電氣特性于所述預(yù)定條件的步驟包括：維持所述第一電流值與所述第二電流值于第一條件。在本發(fā)明的一范例實施例中，所述第一電氣特性還包括第一電壓值，所述第二電氣特性還包括第二電壓值，而維持所述第一路徑上的所述第一電氣特性與所述第二路徑上的所述第二電氣特性于所述預(yù)定條件的步驟還包括：維持所述阻抗電路于所述第一路徑上的所述第一電壓值與所述振蕩電路于所述第二路徑上的所述第二電壓值于第二條件?；谏鲜?，所述控制電路通過第一路徑連接用于提供參考阻抗的阻抗電路并通過第二路徑連接用于產(chǎn)生第一時鐘信號的振蕩電路。此外，所述控制電路會將所述第一路徑上的第一電氣特性與所述第二路徑上的第二電氣特性維持于一預(yù)定條件，借以調(diào)整第一時鐘信號的頻率。在這樣的電路架構(gòu)下，溫度變化對振蕩電路產(chǎn)生的時鐘信號的影響可被減少。為讓本發(fā)明的上述特征和優(yōu)點能更明顯易懂，下文特舉實施例，并配合附圖作詳細說明如下。附圖說明圖1是根據(jù)本發(fā)明的一范例實施例所示出的時鐘信號產(chǎn)生電路的示意圖。圖2是根據(jù)本發(fā)明的另一范例實施例所示出的時鐘信號產(chǎn)生電路的示意圖。圖3是根據(jù)本發(fā)明的另一范例實施例所示出的時鐘信號產(chǎn)生電路的示意圖。圖4A與圖4B是根據(jù)本發(fā)明的一范例實施例所示出的充/放電路徑的示意圖。圖5是根據(jù)本發(fā)明的一范例實施例所示出的時鐘信號產(chǎn)生電路的等效電路示意圖。圖6是根據(jù)本發(fā)明的一范例實施例所示出的控制電路的示意圖。圖7是根據(jù)本發(fā)明的一范例實施例所示出的主機系統(tǒng)、存儲器儲存裝置及輸入/輸出(I/O)裝置的示意圖。圖8是根據(jù)本發(fā)明的另一范例實施例所示出的主機系統(tǒng)、存儲器儲存裝置及I/O裝置的示意圖。圖9是根據(jù)本發(fā)明的另一范例實施例所示出的主機系統(tǒng)與存儲器儲存裝置的示意圖。圖10是根據(jù)本發(fā)明的一范例實施例所示出的存儲器儲存裝置的概要方塊圖。圖11是根據(jù)本發(fā)明的一范例實施例所示出的連接接口單元的示意圖。圖12是根據(jù)本發(fā)明的一范例實施例所示出的時鐘信號產(chǎn)生方法的流程圖。附圖標(biāo)號說明：10、1100：時鐘信號產(chǎn)生電路；11、51：阻抗電路；12、52：振蕩電路；13、53、63：控制電路；141、142：路徑；CLK_1、CLK_2：時鐘信號；21：阻抗組件；R1：阻抗單元；22：第二控制電路；221、222、233：輸出端；231、232、223：輸入端；23：第一控制電路；OPA：運算放大器；24、25、26：充/放電電路；31、32、41、42、SW(1)～SW(M)：開關(guān)單元；PM1、PM2、PM3、PM4、PM2(1)～PM(M)：晶體管；33：充/放電單元；C1：電容單元；401：充電路徑；402：放電路徑；710、930：存儲器儲存裝置；711、931：主機系統(tǒng)；7110：系統(tǒng)總線；7111：處理器；7112：隨機存儲器；7113：只讀存儲器；7114：數(shù)據(jù)傳輸接口；712：輸入/輸出(I/O)裝置；820：主板；8201：U盤；8202：存儲卡；8203：固態(tài)硬盤；8204：無線存儲器儲存裝置；8205：全球定位系統(tǒng)模塊；8206：網(wǎng)絡(luò)適配器；8207：無線傳輸裝置；8208：鍵盤；8209：屏幕；8210：喇叭；932：SD卡；933：CF卡；934：嵌入式儲存裝置；9341：嵌入式多媒體卡；9342：嵌入式多芯片封裝儲存裝置；1002：連接接口單元；1004：存儲器控制電路單元；1006：可復(fù)寫式非易失性存儲器模塊；1102：取樣電路；S1201：步驟(由存儲器儲存裝置的阻抗電路提供參考阻抗)；S1202：步驟(由存儲器儲存裝置的振蕩電路響應(yīng)于第二時鐘信號產(chǎn)生第一時鐘信號)；S1203：步驟(維持存儲器儲存裝置中連接至所述阻抗電路的第一路徑上的第一電氣特性與存儲器儲存裝置中連接至所述振蕩電路的第二路徑上的第二電氣特性于一預(yù)定條件)；S1204：步驟(根據(jù)第一電氣特性與第二電氣特性調(diào)整第一時鐘信號的頻率)。具體實施方式以下提出多個范例實施例來說明本發(fā)明，然而本發(fā)明不僅限于所例示的多個范例實施例。又范例實施例之間也允許有適當(dāng)?shù)慕Y(jié)合。在本案說明書全文(包括權(quán)利要求書)中所使用的“連接”一詞可指任何直接或間接的連接手段。舉例而言，若文中描述第一裝置連接于第二裝置，則應(yīng)該被解釋成該第一裝置可以直接連接于該第二裝置，或者該第一裝置可以通過其他裝置或某種連接手段而間接地連接至該第二裝置。此外，“信號”一詞可指至少一電流、電壓、電荷、溫度、數(shù)據(jù)、或任何其他一或多個信號。圖1是根據(jù)本發(fā)明的一范例實施例所示出的時鐘信號產(chǎn)生電路的示意圖。請參照圖1，時鐘信號產(chǎn)生電路10包括阻抗電路11、振蕩電路12及控制電路13?？刂齐娐?3通過路徑141(也稱為第一路徑)連接至阻抗電路11并通過路徑142(也稱為第二路徑)連接至振蕩電路12，其中路徑141與路徑142皆為導(dǎo)電路徑，且路徑141與路徑142上還可連接其他未示出于圖1中的電子組件。阻抗電路11用以提供一個參考阻抗(impedance)。振蕩電路12用以接收時鐘信號CLK_2(也稱為第二時鐘信號)并響應(yīng)于時鐘信號CLK_2產(chǎn)生另一時鐘信號CLK_1(也稱為第一時鐘信號)?？刂齐娐?3會控制路徑141上的電氣特性(也稱為第一電氣特性)與路徑142上的電氣特性(也稱為第二電氣特性)以調(diào)整時鐘信號CLK_1的頻率。例如，控制電路13會將第一電氣特性與第二電氣特性維持于一預(yù)定條件，借以將時鐘信號CLK_1的頻率維持于一預(yù)定頻率。此外，所述時鐘信號CLK_1的頻率指的是時鐘信號CLK_1中脈沖(pulse)的振蕩頻率。在一范例實施例中，第一電氣特性可為一個電流值(也稱為第一電流值)，并且第二電氣特性也可為一個電流值(也稱為第二電流值)。例如，第一電流值為路徑141上的電流(也稱為第一電流)的電流值，而第二電流值為路徑142上的電流(也稱為第二電流)的電流值。例如，第一電流是控制電路13通過路徑141提供至阻抗電路11，而第二電流是控制電路13通過路徑142提供至振蕩電路12。在一范例實施例中，控制電路13會將第一電流值與第二電流值維持于一個特定條件(也稱為第一條件)以調(diào)整時鐘信號CLK_1的頻率。例如，控制電路13可將第二電流值調(diào)整為第一電流值的N倍(或者，將第一電流值調(diào)整為第二電流值的1/N倍)，其中N為大于1的數(shù)值。例如，N可為大于1的整數(shù)。對應(yīng)于不同的N值，提供至振蕩電路12的第二電氣特性(例如，第二電流值)也會相應(yīng)地改變，使得振蕩電路12產(chǎn)生的時鐘信號CLK_1的頻率會相應(yīng)地調(diào)整。在一范例實施例中，第一電氣特性也可為一個電壓值(也稱為第一電壓值)，并且第二電氣特性也可為一個電壓值(也稱為第二電壓值)。例如，第一電壓值為阻抗電路11在路徑141上的電壓(也稱為第一電壓)的電壓值，而第二電壓值為振蕩電路12在路徑142上的電壓(也稱為第二電壓)的電壓值。在一范例實施例中，控制電路13會將第一電壓值與第二電壓值維持于另一個特定條件(也稱為第二條件)以調(diào)整時鐘信號CLK_1的頻率。例如，控制電路13可將第二電壓值調(diào)整為與第一電壓值相等或為第一電壓值的一預(yù)定倍數(shù)，或者將第一電壓值調(diào)整為與第二電壓值相等或為第二電壓值的一預(yù)定倍數(shù)。通過將第一電壓值與第二電壓值維持于第二條件，阻抗電路11所提供的參考阻抗即可用來調(diào)節(jié)振蕩電路12產(chǎn)生的時鐘信號CLK_1的頻率。須注意的是，上述關(guān)于電氣特性(例如，電流和/或電壓)的控制操作可以是連續(xù)(或漸進式)的。例如，在上述將第一電流值與第二電流值維持于第一條件的操作中，第一電流值與第二電流值皆可能是變動的，而控制電路13會持續(xù)地嘗試將第一電流值與第二電流值維持于第一條件。類似地，在上述將第一電壓值與第二電壓值維持于第二條件的操作中，第一電壓值與第二電壓值也可能是變動的，而控制電路13也會持續(xù)地嘗試將第一電壓值與第二電壓值維持于第二條件。在一范例實施例中，上述關(guān)于電氣特性的控制操作也可以視為是對于電氣特性的鎖定操作。圖2是根據(jù)本發(fā)明的另一范例實施例所示出的時鐘信號產(chǎn)生電路的示意圖。請參照圖2，阻抗電路11包括阻抗組件21，其用以提供路徑141上的參考阻抗，其中此阻抗組件21可為一具有電阻值、電抗值或兩者皆有的組件?？刂齐娐?3包含控制電路(也稱為第二控制電路)22與控制電路(也稱為第一控制電路)23?？刂齐娐?2主要是用于將路徑141上的第一電流值與路徑142上的第二電流值維持于上述第一條件?？刂齐娐?3主要是用于將路徑141上的第一電壓值與路徑142上的第二電壓值維持于上述第二條件。在本范例實施例中，控制電路22對于電流的控制以及控制電路23對于電壓的控制是會相互影響的。然而，在另一范例實施例中，控制電路22與控制電路23也可以是獨立運作的，而不會彼此影響。在本范例實施例中，控制電路22具有輸出端(也稱為第一輸出端)221、輸出端(也稱為第二輸出端)222及輸入端223?？刂齐娐?3具有輸入端(也稱為第一輸入端)231、輸入端(也稱為第二輸入端)232及輸出端233?？刂齐娐?3的輸出端233連接至控制電路22的輸入端223?？刂齐娐?3的輸入端231與控制電路22的輸出端221皆連接至路徑141?？刂齐娐?3的輸入端232與控制電路22的輸出端222皆連接至路徑142。在本范例實施例中，響應(yīng)于輸入端231的第一電壓與輸入端232的第二電壓，控制電路23會從輸出端233輸出控制電壓至控制電路22的輸入端223。響應(yīng)于輸入端223的控制電壓，控制電路22會從輸出端221輸出第一電流至路徑141并且從輸出端222輸出第二電流至路徑142。第一電流會通過路徑141流向阻抗組件21，而第二電流會通過路徑142流向振蕩電路12中的充/放電電路24～26。在本范例實施例中，振蕩電路12包含彼此串接的充/放電電路24～26，其串接方式如圖2所示。充/放電電路24用以接收時鐘信號CLK_2。經(jīng)過充/放電電路24～26執(zhí)行連續(xù)的充/放電操作之后，充/放電電路26會產(chǎn)生時鐘信號CLK_1。須注意的是，充/放電電路24～26的至少其中之一會響應(yīng)于路徑142上的電氣特性(即，第二電氣特性)來調(diào)整時鐘信號CLK_1的頻率。例如，當(dāng)路徑142上的電流值(即，第二電流值)上升時，充/放電電路24～26會根據(jù)上升的電流值來增加時鐘信號CLK_1的頻率?；蛘?，當(dāng)路徑142上的電流值下降時，充/放電電路24～26會根據(jù)下降的電流值來減少時鐘信號CLK_1的頻率。須注意的是，雖然圖2所示的振蕩電路12中彼此串接的充/放電電路的總數(shù)為3個，然而，在其他未提及的范例實施例中，振蕩電路12中彼此串接的充/放電電路的總數(shù)還可以是5個、7個、9個或更多，只要可以產(chǎn)生所需的時鐘信號CLK_1即可。在本范例實施例中，振蕩電路12中彼此串接的充/放電電路中的第一者(例如，充/放電電路24)會從振蕩電路12中彼此串接的充/放電電路中的最后一者(例如，充/放電電路26)接收時鐘信號CLK_1作為輸入的時鐘信號CLK_2。須注意的是，在另一范例實施例中，充/放電電路24的輸入端與充/放電電路26的輸出端之間還可以連接其他未提及的電子組件。圖3是根據(jù)本發(fā)明的另一范例實施例所示出的時鐘信號產(chǎn)生電路的示意圖。請參照圖3，阻抗電路11包含至少一個阻抗單元R1，其提供上述參考阻抗。例如，阻抗電路11可包含至少一個電阻。控制電路22包括晶體管(也稱為第一晶體管)PM1與晶體管(也稱為第二晶體管)PM2。例如，晶體管PM1與PM2皆為P型金屬氧化物半導(dǎo)體場效晶體管(P-typeMetal-Oxide-SemiconductorField-EffectTransistor,PMOS)。晶體管PM1用以提供第一電流至路徑141。晶體管PM2用以提供第二電流至路徑142?？刂齐娐?3包括運算放大器OPA，其連接至晶體管PM1與PM2。運算放大器OPA會接收路徑141上的第一電壓與路徑142上的第二電壓并輸出控制電壓至晶體管PM1與PM2。響應(yīng)于運算放大器OPA輸出的控制電壓，晶體管PM1與晶體管PM2會被導(dǎo)通并且分別輸出具有第一電流值的第一電流與具有第二電流值的第二電流。此外，運算放大器OPA會使路徑141上的第一電壓的第一電壓值與路徑142上的第二電壓的第二電壓值相互逼近(或者使第一電壓值與第二電壓值的比值維持在一默認值)。須注意的是，雖然圖3僅呈現(xiàn)出一個晶體管PM1與一個晶體管PM2，然而，實際上晶體管PM1與PM2的總數(shù)皆可以是多個。在一范例實施例中，晶體管PM2的總數(shù)(也稱為第二總數(shù))會多于晶體管PM1的總數(shù)(也稱為第一總數(shù))。第二總數(shù)與第一總數(shù)的比值會正相關(guān)于路徑142上的第二電流值與路徑141上的第一電流值的比值。例如，若晶體管PM2的總數(shù)為晶體管PM1的總數(shù)的N倍(即，第二總數(shù)與第一總數(shù)的比值為N)，則路徑142上的第二電流值也約為路徑141上的第一電流值的N倍。換言之，通過在第二控制電路22中配置(或?qū)?特定數(shù)量的晶體管PM1與PM2，路徑142上的電氣特性(即，第二電氣特性)可相應(yīng)被決定。在圖3的范例實施例中，振蕩電路12也稱為切換電容式環(huán)型振蕩器。以下以振蕩電路12中的充/放電電路24作為范例進行說明，而充/放電電路25與26具有相同或相似于充/放電電路24的電路結(jié)構(gòu)。請參照圖3，充/放電電路24包括開關(guān)單元(也稱為第一開關(guān)單元)31、開關(guān)單元(也稱為第二開關(guān)單元)31及充/放電單元33。例如，開關(guān)單元31包含至少一晶體管PM3，開關(guān)單元32包含至少一晶體管PM4，并且充/放電單元33包含至少一個電容單元C1。晶體管PM3與PM4皆例如為P型金屬氧化物半導(dǎo)體場效晶體管。此外，在另一范例實施例中，所述開關(guān)單元也可為其他類型的開關(guān)組件，而不限于P型金屬氧化物半導(dǎo)體場效晶體管。在本范例實施例中，開關(guān)單元31的第一端(例如，晶體管PM3的源極)連接至路徑142。開關(guān)單元31的第二端(例如，晶體管PM3的漏極)連接至開關(guān)單元32的第一端(例如，晶體管PM4的漏極)。充/放電單元33的第一端連接至開關(guān)單元31的第二端與開關(guān)單元32的第一端。此外，開關(guān)單元32的第二端與充/放電單元33的第二端皆連接至參考電壓(或接地電壓)。在本范例實施例中，開關(guān)單元31與開關(guān)單元32用以控制充/放電單元33的充/放電路徑。例如，當(dāng)開關(guān)單元31關(guān)閉而開關(guān)單元32開啟時，充/放電單元33會使用路徑142上的電流(即，第二電流)來充電。或者，當(dāng)開關(guān)單元31開啟而開關(guān)單元32關(guān)閉時，充/放電單元33會放電。圖4A與圖4B是根據(jù)本發(fā)明的一范例實施例所示出的充/放電路徑的示意圖。請參照圖4A，在本范例實施例中，晶體管PM3可等效為開關(guān)單元41，并且晶體管PM4可等效為開關(guān)單元42。響應(yīng)于時鐘信號CLK_2的電壓低VL，晶體管PM3會被導(dǎo)通(即，開關(guān)單元41被關(guān)閉)并且晶體管PM4不會被導(dǎo)通(即，開關(guān)單元42被開啟)。此時，路徑142上的電流(即，第二電流)會沿著充電路徑401對電容單元C1進行充電。充電后，電容單元C1的第一端會處于電壓高VH。請參照圖4B，響應(yīng)于時鐘信號CLK_2的電壓高VH，晶體管PM3不會被導(dǎo)通(即，開關(guān)單元41被開啟)并且晶體管PM4會被導(dǎo)通(即，開關(guān)單元42被關(guān)閉)。此時，電容單元C1會沿著放電路徑402進行放電。放電后，電容單元C1的第一端從電壓高VH變?yōu)殡妷旱蚔L。換言之，響應(yīng)于充/放電電路24的輸入端(即，時鐘信號CLK_2)處于電壓低，充/放電電路24的輸出端會處于電壓高，充/放電電路25的輸出端會處于電壓低，并且充/放電電路26的輸出端(即，時鐘信號CLK_1)會處于電壓高。然后，響應(yīng)于充/放電電路24的輸入端(即，時鐘信號CLK_2)處于電壓高，充/放電電路24的輸出端會處于電壓低，充/放電電路25的輸出端會處于電壓高，并且充/放電電路26的輸出端(即，時鐘信號CLK_1)會處于電壓低。因此，具有多個脈沖的時鐘信號CLK_1即可被輸出。此外，當(dāng)路徑142上的第二電流值上升時，振蕩電路12中至少部分充/放電單元(例如，充/放電單元33)的充/放電效率會被提高，從而時鐘信號CLK_1的頻率會增加。反之，當(dāng)路徑142上的第二電流值下降時，振蕩電路12中至少部分充/放電單元的充/放電效率會被降低，從而時鐘信號CLK_1的頻率會減少。借此，即便振蕩電路12中的至少部分開關(guān)單元(或，晶體管)之切換頻率受到溫度變化影響，通過阻抗電路11在路徑141上提供的參考阻抗以及控制電路13對于電氣特性的控制(例如，電壓與電流的維持或鎖定)，路徑142上的第二電氣特性(例如，第二電流值)可自動地被調(diào)整，從而時鐘信號CLK_1的頻率可被維持在特定頻率。圖5是根據(jù)本發(fā)明的一范例實施例所示出的時鐘信號產(chǎn)生電路的等效電路示意圖。請參照圖5，n1表示控制電路53中晶體管PM1的總數(shù)(即，第一總數(shù))。n2表示控制電路53中晶體管PM2的總數(shù)(即，第二總數(shù))。v1表示路徑141上的電壓值(即，第一電壓值)。v2表示路徑142上的電壓值(即，第二電壓值)。i1表示路徑141上的電流值(即，第一電流值)。i2表示路徑142上的電流值(即，第二電流值)。f表示振蕩電路52產(chǎn)生的時鐘信號CLK_1的頻率，其可等效為振蕩電路52中用來切換充/放電路徑的開關(guān)單元的切換頻率。C表示振蕩電路52中某一充/放電單元的電容值。R表示阻抗電路51提供的參考阻抗值。假設(shè)n2與n1的比值是N(即，n2/n1＝N)，以下方程序(1)～(4)可被推導(dǎo)。i1＝v1/R(1)i2＝C×v2×f(2)由于v1＝v2，可推導(dǎo)出方程式(3):i2＝N×i1(3)綜合方程式(1)～(3)，可獲得方程式(4):f＝N/(R×C)(4)根據(jù)方程式(4)，振蕩電路52中開關(guān)單元的切換頻率并沒有影響到時鐘信號CLK_1的頻率。因此，即便環(huán)境溫度發(fā)生變化而影響到振蕩電路52中開關(guān)單元的切換效率，振蕩電路52仍可以持續(xù)產(chǎn)生具有穩(wěn)定頻率的時鐘信號CLK_1。須注意的是，根據(jù)方程式(4)，振蕩電路52產(chǎn)生的時鐘信號CLK_1的頻率f會受到N、C及R的影響。因此，通過設(shè)定N(即，控制電路53中晶體管PM1之總數(shù)與晶體管PM2的總數(shù)的比值)、C(即，振蕩電路52中某一充/放電單元的電容值)及R(阻抗電路51提供的參考阻抗值)，振蕩電路52產(chǎn)生的時鐘信號CLK_1的頻率f可線性地被決定。在一范例實施例中，晶體管PM1的總數(shù)與晶體管PM2的總數(shù)皆是固定的且皆被導(dǎo)通，以輸出第一電流與第二電流。然而，在另一范例實施例中，晶體管PM1和/或晶體管PM2中部分的晶體管不會被導(dǎo)通。此時，第一電流會由晶體管PM1中被導(dǎo)通者輸出，并且第二電流會由晶體管PM2中被導(dǎo)通者輸出。借此，上述參數(shù)N(即，晶體管PM1中被導(dǎo)通者的總數(shù)與晶體管PM2中被導(dǎo)通者的總數(shù)的比值)即可以動態(tài)地被調(diào)整。此外，參數(shù)R與C也可以動態(tài)地被調(diào)整。圖6是根據(jù)本發(fā)明的一范例實施例所示出的控制電路的示意圖。請參照圖6，在本范例實施例中，控制電路63還包括多個開關(guān)單元SW(1)～SW(M)，其分別串接在運算放大器OPA的輸出端與晶體管PM2(1)～PM2(M)之間。當(dāng)要將n2與n1的比值設(shè)定為N時，開關(guān)單元SW(1)～SW(N)會被關(guān)閉(或?qū)?，并且開關(guān)單元SW(N+1)～SW(M)會被開啟(或不導(dǎo)通)，如圖6所示。借此，晶體管PM2(1)～PM2(N)可接收到來自運算放大器OPA的控制電壓并對應(yīng)地輸出第二電流至路徑142。換言之，控制電路63可動態(tài)地或自動地調(diào)整開關(guān)單元SW(1)～SW(M)中被關(guān)閉(或?qū)?者的數(shù)量，從而改變時鐘信號CLK_1的頻率。此外，圖6的開關(guān)機制也可以套用至對晶體管PM1中導(dǎo)通者的數(shù)量控制，在此便不贅述。一般來說，時鐘信號產(chǎn)生電路10可設(shè)置于任意電子裝置中，以提供其操作所需的時鐘信號。須注意的是，在一范例實施例中，時鐘信號產(chǎn)生電路10是被設(shè)置于存儲器儲存裝置中，以提供時鐘信號給存儲器儲存裝置使用。例如，存儲器儲存裝置(也稱，存儲器儲存系統(tǒng))包括可復(fù)寫式非易失性存儲器模塊(rewritablenon-volatilememorymodule)與控制器(也稱，控制電路)。通常存儲器儲存裝置是與主機系統(tǒng)一起使用，以使主機系統(tǒng)可將數(shù)據(jù)寫入至存儲器儲存裝置或從存儲器儲存裝置中讀取數(shù)據(jù)。圖7是根據(jù)本發(fā)明的一范例實施例所示出的主機系統(tǒng)、存儲器儲存裝置及輸入/輸出(I/O)裝置的示意圖。圖8是根據(jù)本發(fā)明的另一范例實施例所示出的主機系統(tǒng)、存儲器儲存裝置及I/O裝置的示意圖。請參照圖7與圖8，主機系統(tǒng)711一般包括處理器7111、隨機存儲器(randomaccessmemory,RAM)7112、只讀存儲器(readonlymemory,ROM)7113及數(shù)據(jù)傳輸接口7114。處理器7111、隨機存儲器7112、只讀存儲器7113及數(shù)據(jù)傳輸接口7114皆連接至系統(tǒng)總線(systembus)7110。在本范例實施例中，主機系統(tǒng)711是通過數(shù)據(jù)傳輸接口7114與存儲器儲存裝置710連接。例如，主機系統(tǒng)711可通過數(shù)據(jù)傳輸接口7114將數(shù)據(jù)儲存至存儲器儲存裝置710或從存儲器儲存裝置710中讀取數(shù)據(jù)。此外，主機系統(tǒng)711是通過系統(tǒng)總線7110與I/O裝置12連接。例如，主機系統(tǒng)711可通過系統(tǒng)總線7110將輸出信號傳送至I/O裝置712或從I/O裝置712接收輸入信號。在本范例實施例中，處理器7111、隨機存儲器7112、只讀存儲器7113及數(shù)據(jù)傳輸接口7114可設(shè)置在主機系統(tǒng)711的主板820上。數(shù)據(jù)傳輸接口7114的數(shù)目可以是一或多個。通過數(shù)據(jù)傳輸接口7114，主板820可以通過有線或無線方式連接至存儲器儲存裝置710。存儲器儲存裝置710可例如是U盤8201、存儲卡8202、固態(tài)硬盤(SolidStateDrive,SSD)8203或無線存儲器儲存裝置8204。無線存儲器儲存裝置8204可例如是近距離無線通信(NearFieldCommunication,NFC)存儲器儲存裝置、無線保真(WiFi)存儲器儲存裝置、藍牙(Bluetooth)存儲器儲存裝置或低功耗藍牙存儲器儲存裝置(例如，iBeacon)等以各式無線通信技術(shù)為基礎(chǔ)的存儲器儲存裝置。此外，主板820也可以通過系統(tǒng)總線7110連接至全球定位系統(tǒng)(GlobalPositioningSystem,GPS)模塊8205、網(wǎng)絡(luò)適配器8206、無線傳輸裝置8207、鍵盤8208、屏幕8209、喇叭8210等各式I/O裝置。例如，在一范例實施例中，主板820可通過無線傳輸裝置8207存取無線存儲器儲存裝置8204。在一范例實施例中，所提及的主機系統(tǒng)為可實質(zhì)地與存儲器儲存裝置配合以儲存數(shù)據(jù)的任意系統(tǒng)。雖然在上述范例實施例中，主機系統(tǒng)是以計算機系統(tǒng)來作說明，然而，圖9是根據(jù)本發(fā)明的另一范例實施例所示出的主機系統(tǒng)與存儲器儲存裝置的示意圖。請參照圖9，在另一范例實施例中，主機系統(tǒng)931也可以是數(shù)碼相機、攝像機、通訊裝置、音頻播放器、視頻播放器或平板計算機等系統(tǒng)，而存儲器儲存裝置930可為其所使用的安全數(shù)字(SecureDigital,SD)卡932、小型閃存(CompactFlash,CF)卡933或嵌入式儲存裝置934等各式非易失性存儲器儲存裝置。嵌入式儲存裝置934包括嵌入式多媒體卡(embeddedMultiMediaCard,eMMC)9341和/或嵌入式多芯片封裝(embeddedMultiChipPackage,eMCP)儲存裝置9342等各類型將存儲器模塊直接連接于主機系統(tǒng)的基板上的嵌入式儲存裝置。圖10是根據(jù)本發(fā)明的一范例實施例所示出的存儲器儲存裝置的概要方塊圖。請參照圖10，存儲器儲存裝置710包括連接接口單元1002、存儲器控制電路單元1004與可復(fù)寫式非易失性存儲器模塊1006。連接接口單元1002用以將存儲器儲存裝置710連接至主機系統(tǒng)711。在本范例實施例中，連接接口單元1002是兼容于串行先進附件(SerialAdvancedTechnologyAttachment,SATA)標(biāo)準(zhǔn)。然而，必須了解的是，本發(fā)明不限于此，連接接口單元1002也可以是符合并列先進附件(ParallelAdvancedTechnologyAttachment,PATA)標(biāo)準(zhǔn)、電氣和電子工程師協(xié)會(InstituteofElectricalandElectronicEngineers,IEEE)1394標(biāo)準(zhǔn)、高速周邊零件連接接口(PeripheralComponentInterconnectExpress,PCIExpress)標(biāo)準(zhǔn)、通用串行總線(UniversalSerialBus,USB)標(biāo)準(zhǔn)、SD接口標(biāo)準(zhǔn)、超高速一代(UltraHighSpeed-I,UHS-I)接口標(biāo)準(zhǔn)、超高速二代(UltraHighSpeed-II,UHS-II)接口標(biāo)準(zhǔn)、記憶棒(MemoryStick,MS)接口標(biāo)準(zhǔn)、MCP接口標(biāo)準(zhǔn)、MMC接口標(biāo)準(zhǔn)、eMMC接口標(biāo)準(zhǔn)、通用閃存(UniversalFlashStorage,UFS)接口標(biāo)準(zhǔn)、eMCP接口標(biāo)準(zhǔn)、CF接口標(biāo)準(zhǔn)、整合式驅(qū)動電子接口(IntegratedDeviceElectronics,IDE)標(biāo)準(zhǔn)或其他適合的標(biāo)準(zhǔn)。連接接口單元1002可與存儲器控制電路單元1004封裝在一個芯片中，或者連接接口單元1002是布設(shè)于一包含存儲器控制電路單元1004的芯片外。存儲器控制電路單元1004用以執(zhí)行以硬件或軟件實作的多個邏輯門或控制指令并且根據(jù)主機系統(tǒng)711的指令在可復(fù)寫式非易失性存儲器模塊1006中進行數(shù)據(jù)的寫入、讀取與抹除等運作?？蓮?fù)寫式非易失性存儲器模塊1006是連接至存儲器控制電路單元1004并且用以儲存主機系統(tǒng)711所寫入的數(shù)據(jù)?？蓮?fù)寫式非易失性存儲器模塊1006可以是單階存儲單元(SingleLevelCell,SLC)NAND型閃存模塊(即，一個存儲單元中可儲存1個位的閃存模塊)、多階存儲單元(MultiLevelCell,MLC)NAND型閃存模塊(即，一個存儲單元中可儲存2個位的閃存模塊)、復(fù)數(shù)階存儲單元(TripleLevelCell，TLC)NAND型閃存模塊(即，一個存儲單元中可儲存3個位的閃存模塊)、其他閃存模塊或其他具有相同特性的存儲器模塊。在一范例實施例中，時鐘信號產(chǎn)生電路10是配置在連接接口單元1002中，以提供用來對來自主機系統(tǒng)711的數(shù)據(jù)信號進行取樣或產(chǎn)生欲傳輸至主機系統(tǒng)711的數(shù)據(jù)信號的時鐘信號CLK_1。圖11是根據(jù)本發(fā)明的一范例實施例所示出的連接接口單元的示意圖。請參照圖11，連接接口單元1002包括時鐘信號產(chǎn)生電路1100與取樣電路1102。時鐘信號產(chǎn)生電路1100具有與時鐘信號產(chǎn)生電路10相同或相似的電路結(jié)構(gòu)。時鐘信號產(chǎn)生電路1100會產(chǎn)生時鐘信號CLK_1。取樣電路1102會從時鐘信號產(chǎn)生電路1100接收時鐘信號CLK_1并從主機系統(tǒng)711接收數(shù)據(jù)信號DATA_1。然后，取樣電路1102會基于時鐘信號CLK_1來對數(shù)據(jù)信號DATA_1進行取樣并輸出取樣數(shù)據(jù)DATA_2。例如，取樣電路1102可直接使用時鐘信號CLK_1來取樣數(shù)據(jù)信號DATA_1?；蛘撸与娐?102也可以根據(jù)時鐘信號CLK_1來產(chǎn)生具有不同相位的至少一時鐘信號并使用此至少一時鐘信號來取樣數(shù)據(jù)信號DATA_1。須注意的是，在其他未提及的范例實施例中，時鐘信號產(chǎn)生電路10也可以例如是配置在存儲器控制電路單元1004或可復(fù)寫式非易失性存儲器模塊1006中，本發(fā)明不加以限制。圖12是根據(jù)本發(fā)明的一范例實施例所示出的時鐘信號產(chǎn)生方法的流程圖。請參照圖12，在步驟S1201中，由存儲器儲存裝置的阻抗電路提供參考阻抗。在步驟S1202中，由存儲器儲存裝置的振蕩電路響應(yīng)于第二時鐘信號產(chǎn)生第一時鐘信號。在步驟S1203中，維持存儲器儲存裝置中連接至阻抗電路的第一路徑上的第一電氣特性與存儲器儲存裝置中連接至振蕩電路的第二路徑上的第二電氣特性于一預(yù)定條件。在步驟S1204中，根據(jù)第一電氣特性與第二電氣特性調(diào)整第一時鐘信號的頻率。然而，圖12中各步驟已詳細說明如上，在此便不再贅述。值得注意的是，圖12中各步驟可以實作為多個程序代碼或是電路，本發(fā)明不加以限制。此外，圖12的方法可以搭配以上范例實施例使用，也可以單獨使用，本發(fā)明不加以限制。綜上所述，本發(fā)明的控制電路會通過第一路徑連接用于提供參考阻抗的阻抗電路并通過第二路徑連接用于產(chǎn)生第一時鐘信號的振蕩電路。借此，通過將所述第一路徑上的第一電氣特性與所述第二路徑上的第二電氣特性維持于一預(yù)定條件，控制電路可調(diào)整第一時鐘信號的頻率。特別是，在這樣的電路架構(gòu)下，溫度變化對振蕩電路產(chǎn)生的時鐘信號的影響可被減少。最后應(yīng)說明的是：以上各實施例僅用以說明本發(fā)明的技術(shù)方案，而非對其限制；盡管參照前述各實施例對本發(fā)明進行了詳細的說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解：其依然可以對前述各實施例所記載的技術(shù)方案進行修改，或者對其中部分或者全部技術(shù)特征進行等同替換；而這些修改或者替換，并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本發(fā)明各實施例技術(shù)方案的范圍。當(dāng)前第1頁1 2 3 當(dāng)前第1頁1 2 3