本發(fā)明涉及監(jiān)測(cè)技術(shù)領(lǐng)域，特別是涉及一種MOS管參數(shù)退化電路、一種MOS管參數(shù)退化測(cè)試電路、另一種MOS管參數(shù)退化測(cè)試電路、一種MOS管參數(shù)退化預(yù)警電路、以及另一種MOS管參數(shù)退化預(yù)警電路。

背景技術(shù)：

隨著超大規(guī)模集成電路制造技術(shù)向納米方向發(fā)展，集成電路的各器件尺寸隨之減小，相應(yīng)的，作為各器件主要元件的MOS管(metal oxide semiconductor，金屬-氧化物-半導(dǎo)體場(chǎng)效應(yīng)晶體管)，其特征尺寸也越來(lái)越小，然而MOS管的正常工作電壓并沒(méi)有隨之等比例降低，如此將會(huì)導(dǎo)致MOS管溝道內(nèi)部的局部電場(chǎng)越來(lái)越大。隨著MOS管溝道內(nèi)部局部電場(chǎng)的增大，其溝道內(nèi)的載流子在強(qiáng)電場(chǎng)中容易獲得較大的能量從而形成熱載流子。由于熱載流子的能量較高，并且又存在于溝道中，因此，該熱載流子很容易穿越界面勢(shì)壘注入到柵氧化層，最終被柵氧化層中的電荷陷阱俘獲或者在Si-SiO2界面產(chǎn)生界面態(tài)，從而引起MOS管有關(guān)參數(shù)(如閾值電壓、跨導(dǎo)以及飽和區(qū)漏極電流)等發(fā)生變化，即形成所謂的熱載流子注入(Hot Carriers Injection，HCI)效應(yīng)。

如上所述，HCI效應(yīng)會(huì)引起MOS管有關(guān)參數(shù)的變化，特別地，當(dāng)因柵氧化層積累電荷導(dǎo)致閾值電壓和跨導(dǎo)退化超過(guò)一定限值時(shí)，將會(huì)導(dǎo)致MOS管失效。因此，熱載流子注入效應(yīng)是影響MOS管性能參數(shù)的重要因素，同時(shí)也是導(dǎo)致器件失效率較高的失效機(jī)理之一。

現(xiàn)階段，在對(duì)HCI效應(yīng)引起的MOS管參數(shù)退化電路中，由于電路工作時(shí)會(huì)受到HCI效應(yīng)、NBTI(Negative Bias Temperature Instability，負(fù)偏壓溫度不穩(wěn)定性)效應(yīng)和TDDB(time dependent dielectric breakdown，與時(shí)間相關(guān)電介質(zhì)擊穿)效應(yīng)等多種因素的影響，因此上述MOS管參數(shù)退化電路的輸出信號(hào)會(huì)受到多種效應(yīng)的影響，使輸出信號(hào)的準(zhǔn)確性降低。而在對(duì)MOS管參數(shù)退化電路的輸出信號(hào)進(jìn)行測(cè)試時(shí)，其測(cè)試結(jié)果也不會(huì)準(zhǔn)確，從而無(wú)法對(duì)HCI效應(yīng)引起的MOS管失效進(jìn)行準(zhǔn)確預(yù)警。

技術(shù)實(shí)現(xiàn)要素：

基于此，有必要針對(duì)上述問(wèn)題，提供一種MOS管參數(shù)退化電路，通過(guò)使該電路只受HCI效應(yīng)影響，從而可以提高輸出信號(hào)的準(zhǔn)確性。

一種MOS管參數(shù)退化電路，包括：NMOS管與PMOS管；

所述NMOS管的柵極與所述PMOS管的柵極連接，所述NMOS管的漏極與所述PMOS管的漏極連接；所述PMOS管的柵極接電源；

所述NMOS管的源極接收控制信號(hào)，所述控制信號(hào)采用電平信號(hào)；

所述控制信號(hào)為高電平信號(hào)時(shí)，所述NMOS管的溝道產(chǎn)生熱載流子；

其中，所述熱載流子注入到柵氧化層的過(guò)程中產(chǎn)生界面態(tài)和氧化層陷落電荷，從而造成氧化層的損傷，使NMOS管的器件參數(shù)退化；

所述NMOS管的柵極與所述PMOS管的柵極接收輸入信號(hào)，所述NMOS管的漏極與所述PMOS管的漏極輸出與所述輸入信號(hào)反相的輸出信號(hào)；所述NMOS管與所述PMOS管連接成反相器；

所述輸入信號(hào)為低電平信號(hào)時(shí)，所述PMOS管導(dǎo)通，所述NMOS管截止，所述輸出信號(hào)為高電平信號(hào)；所述輸入信號(hào)為高電平信號(hào)時(shí)，所述PMOS管截止，所述NMOS管導(dǎo)通，所述輸出信號(hào)為低電平信號(hào)。

上述的MOS管參數(shù)退化電路，通過(guò)使所述NMOS管與所述PMOS管連接成所述反相器，并使所述NMOS管的源極接收高電平信號(hào)，如此，可使所述反相器中的所述NMOS管只受到HCI效應(yīng)影響，而所述PMOS管不受HCI效應(yīng)影響。

在所述高電平信號(hào)的控制下，所述NMOS管的溝道內(nèi)部局部電場(chǎng)增加，使得所述NMOS管的溝道內(nèi)產(chǎn)生熱載流子，所述熱載流子會(huì)注入到柵氧化層，在所述熱載流子注入到柵氧化層的過(guò)程中產(chǎn)生界面態(tài)和氧化層陷落電荷，從而造成氧化層的損傷，使NMOS管的器件參數(shù)退化；由于反相器的NMOS管器件參數(shù)退化，因此，由所述NMOS管與所述PMOS管連接成的所述反相器，其輸出信號(hào)只會(huì)受到HCI效應(yīng)的影響，可以提高所述輸出信號(hào)的準(zhǔn)確性。

另外，還涉及一種MOS管參數(shù)退化測(cè)試電路。

一種MOS管參數(shù)退化測(cè)試電路，包括：參數(shù)測(cè)量電路和上述的MOS管參數(shù)退化電路；

所述MOS管參數(shù)退化電路的輸入端為所述NMOS管的柵極與所述PMOS管的柵極連接形成，所述MOS管參數(shù)退化電路的輸出端為所述NMOS管的漏極與所述PMOS管的漏極連接形成；

所述MOS管參數(shù)退化電路的輸入端與輸出端連接，所述參數(shù)測(cè)量電路的輸入端與所述MOS管參數(shù)退化電路的輸出端連接；

所述NMOS管的源極接收所述高電平信號(hào)，所述NMOS管的器件參數(shù)退化；

所述MOS管參數(shù)退化電路的輸入端接收所述輸入信號(hào)，所述MOS管參數(shù)退化電路的輸出端輸出震蕩信號(hào)；所述參數(shù)測(cè)量電路的輸入端接收所述震蕩信號(hào)，并測(cè)量所述震蕩信號(hào)的頻率，根據(jù)所述震蕩信號(hào)的頻率與基準(zhǔn)頻率比值的變化率可以計(jì)算MOS管器件參數(shù)的退化程度；

其中，所述基準(zhǔn)頻率為所述NMOS管的器件參數(shù)未退化時(shí)的震蕩信號(hào)頻率。

上述MOS管參數(shù)退化測(cè)試電路由于采用所述MOS管參數(shù)退化電路，并使所述MOS管參數(shù)退化電路的輸入端與輸出端連接，因此可以使所述參數(shù)測(cè)量電路測(cè)試對(duì)象，即所述MOS管參數(shù)退化電路輸出的所述震蕩信號(hào)的準(zhǔn)確性，從而可以使所述參數(shù)測(cè)量電路對(duì)所述震蕩信號(hào)測(cè)試后獲得的震蕩信號(hào)頻率可以只反應(yīng)HCI效應(yīng)對(duì)MOS管器件參數(shù)的影響，而通過(guò)將所述震蕩信號(hào)頻率與所述基準(zhǔn)頻率比較，可以獲得準(zhǔn)確的MOS管器件參數(shù)退化程度，以提高所述MOS管參數(shù)退化測(cè)試電路的測(cè)試結(jié)果的準(zhǔn)確性。

另外還涉及一種MOS管參數(shù)退化預(yù)警電路。

一種MOS管參數(shù)退化預(yù)警電路，包括：第一MOS管參數(shù)退化電路、第二MOS管參數(shù)退化電路、選擇器以及參數(shù)測(cè)量電路；所述第一MOS管參數(shù)退化電路采用所述MOS管參數(shù)退化電路，所述第二MOS管參數(shù)退化電路采用所述MOS管參數(shù)退化電路；

第一MOS管參數(shù)退化電路中的所述NMOS管的柵極與所述PMOS管的柵極連接成所述第一MOS管參數(shù)退化電路的輸入端，第一MOS管參數(shù)退化電路中的所述NMOS管的漏極與所述PMOS管的漏極連接成所述第一MOS管參數(shù)退化電路的輸出端；所述第一MOS管參數(shù)退化電路的輸入端與輸出端連接；

第二MOS管參數(shù)退化電路中的所述NMOS管的柵極與所述PMOS管的柵極連接成所述第二MOS管參數(shù)退化電路的輸入端，第二MOS管參數(shù)退化電路中的所述NMOS管的漏極與所述PMOS管的漏極連接成所述第二MOS管參數(shù)退化電路的輸出端；所述第二MOS管參數(shù)退化電路的輸入端與輸出端連接；

所述第一MOS管參數(shù)退化電路的輸出端與所述選擇器的第一輸入端連接，所述第二MOS管參數(shù)退化電路的輸出端與所述選擇器的第二輸入端連接；所述選擇器的輸出端與所述參數(shù)測(cè)量電路的輸入端連接；

所述第一MOS管參數(shù)退化電路中的NMOS管的源極接收所述高電平信號(hào)，所述第二MOS管參數(shù)退化電路中的NMOS管的源極接收所述低電平信號(hào)；所述第二MOS管參數(shù)退化電路為所述第一MOS管參數(shù)退化電路的參考電路；

所述選擇器的使能端接收第一使能信號(hào)，所述選擇器在第一使能信號(hào)的控制下連通所述第一MOS管參數(shù)退化電路與所述參數(shù)測(cè)量電路；所述第一MOS管參數(shù)退化電路的輸入端接收所述輸入信號(hào)，并輸出第一震蕩信號(hào)至所述參數(shù)測(cè)量電路，所述參數(shù)測(cè)量電路測(cè)量所述第一震蕩信號(hào)頻率；

所述選擇器的使能端接收第一使能信號(hào)，所述選擇器在第一使能信號(hào)的控制下連通所述第二MOS管參數(shù)退化電路與所述參數(shù)測(cè)量電路；所述第二MOS管參數(shù)退化電路的輸入端接收所述輸入信號(hào)，并輸出第二震蕩信號(hào)至所述參數(shù)測(cè)量電路，所述參數(shù)測(cè)量電路測(cè)量所述第二震蕩信號(hào)頻率；

通過(guò)計(jì)算所述第一震蕩信號(hào)頻率與所述第二震蕩信號(hào)頻率的比值的變化率可以反應(yīng)MOS管參數(shù)的退化程度，當(dāng)MOS管參數(shù)的退化程度超過(guò)預(yù)設(shè)值時(shí)，發(fā)出預(yù)警信號(hào)。

上述的MOS管參數(shù)退化預(yù)警電路通過(guò)設(shè)置所述第一MOS管參數(shù)退化電路和所述第二MOS管參數(shù)退化電路，并使所述第一MOS管參數(shù)退化電路和所述第二MOS管參數(shù)退化電路均包括相同的所述MOS管參數(shù)退化電路，且所述第一MOS管參數(shù)退化電路的輸入端與輸出端連接，所述第二MOS管參數(shù)退化電路的輸入端與輸出端連接，而所述第一MOS管參數(shù)退化電路中的所述NMOS管的源極接收高電平信號(hào)，所述第二MOS管參數(shù)退化電路中的所述NMOS管的源極接收低電平信號(hào)，如此，所述第二MOS管參數(shù)退化電路的所述第二震蕩信號(hào)參數(shù)會(huì)受到HCI效應(yīng)的影響，而所述第一MOS管參數(shù)退化電路的所述第一震蕩信號(hào)參數(shù)不會(huì)受到HCI效應(yīng)的影響，從而在選擇器分別選通所述第一輸出端和所述第二輸出端時(shí)，所述參數(shù)測(cè)量電路可以分別測(cè)得所述第一震蕩信號(hào)與所述第二震蕩信號(hào)的頻率，而通過(guò)計(jì)算所述第一震蕩信號(hào)頻率與所述第二震蕩信號(hào)頻率的比值的變化率就可以準(zhǔn)確反應(yīng)MOS管參數(shù)的退化程度，當(dāng)MOS管參數(shù)的退化程度超過(guò)預(yù)設(shè)值時(shí)，發(fā)出準(zhǔn)確的預(yù)警信號(hào)。

另外，還涉及一種MOS管參數(shù)退化測(cè)試電路。

一種MOS管參數(shù)退化測(cè)試電路，包括：參數(shù)測(cè)量電路和2N+1個(gè)上述的MOS管參數(shù)退化電路，其中N為正整數(shù)；

每個(gè)所述MOS管參數(shù)退化電路中的所述NMOS管的柵極與所述PMOS管的柵極連接形成每個(gè)所述MOS管參數(shù)退化電路的輸入端，每個(gè)所述MOS管參數(shù)退化電路中的所述NMOS管的漏極與所述PMOS管的漏極連接形成每個(gè)所述MOS管參數(shù)退化電路的輸出端；

前一個(gè)所述MOS管參數(shù)退化電路的輸出端與下一個(gè)所述MOS管參數(shù)退化電路的輸入端連接；所述參數(shù)測(cè)量電路的輸入端與其中一個(gè)所述MOS管參數(shù)退化電路的輸出端連接；

所述MOS管參數(shù)退化電路中的各個(gè)所述NMOS管的源極均接收相同的所述高電平信號(hào)；

其中一個(gè)所述MOS管參數(shù)退化電路的輸入端接收所述輸入信號(hào)，其中一個(gè)所述MOS管參數(shù)退化電路的輸出端輸出震蕩信號(hào)，所述參數(shù)測(cè)量電路的輸入端接收所述震蕩信號(hào)，并測(cè)量所述震蕩信號(hào)頻率；

根據(jù)所述震蕩信號(hào)的頻率與基準(zhǔn)頻率比值的變化率可以計(jì)算MOS管器件參數(shù)的退化程度；

其中，所述基準(zhǔn)頻率為所述NMOS管的器件參數(shù)未退化時(shí)的震蕩信號(hào)頻率。

上述MOS管參數(shù)退化測(cè)試電路通過(guò)采用2N+1個(gè)所述MOS管參數(shù)退化電路，使前一個(gè)所述MOS管參數(shù)退化電路的輸出端與后一個(gè)所述MOS管參數(shù)退化電路的輸出端連接，并且使各個(gè)所述MOS管參數(shù)退化電路的所述NMOS管的源極均接收相同的所述高電平信號(hào)，如此，可使每個(gè)所述MOS管參數(shù)退化電路都只受HCI效應(yīng)的影響，以保證所述參數(shù)測(cè)量電路測(cè)試對(duì)象，即其中一個(gè)所述MOS管參數(shù)退化電路輸出的所述震蕩信號(hào)的準(zhǔn)確性，從而使得所述參數(shù)測(cè)量電路對(duì)所述震蕩信號(hào)測(cè)試后獲得的震蕩信號(hào)頻率可以只反應(yīng)HCI效應(yīng)對(duì)MOS管器件參數(shù)的影響，而通過(guò)將所述震蕩信號(hào)頻率與所述基準(zhǔn)頻率比較，可以獲得準(zhǔn)確的MOS管器件參數(shù)退化程度，以提高所述MOS管參數(shù)退化測(cè)試電路的測(cè)試結(jié)果的準(zhǔn)確性。

另外，還涉及一種MOS管參數(shù)退化預(yù)警電路。

一種MOS管參數(shù)退化預(yù)警電路，包括：應(yīng)力環(huán)振電路、基準(zhǔn)環(huán)振電路、選擇器和參數(shù)測(cè)量電路；所述應(yīng)力環(huán)振電路與所述基準(zhǔn)環(huán)振電路均包括2N+1個(gè)上述的MOS管參數(shù)退化電路，其中N為正整數(shù)；

每個(gè)所述MOS管參數(shù)退化電路中的NMOS管的柵極與PMOS管的柵極連接成每個(gè)所述MOS管參數(shù)退化電路的輸入端，每個(gè)所述MOS管參數(shù)退化電路中的NMOS管的漏極與PMOS管的漏極連接成每個(gè)所述MOS管參數(shù)退化電路的輸出端；

所述應(yīng)力環(huán)振電路中的前一個(gè)所述MOS管參數(shù)退化電路的輸出端與下一個(gè)所述MOS管參數(shù)退化電路的輸入端連接；所述基準(zhǔn)環(huán)振電路中的前一個(gè)所述MOS管參數(shù)退化電路的輸出端與下一個(gè)所述MOS管參數(shù)退化電路的輸入端連接；

所述應(yīng)力環(huán)振電路中的其中一個(gè)所述MOS管參數(shù)退化電路的輸出端與所述選擇器的第一輸入端連接，所述基準(zhǔn)環(huán)振電路中的其中一個(gè)所述MOS管參數(shù)退化電路的輸出端與所述選擇器的第二輸入端連接，所述選擇器的輸出端與所述參數(shù)測(cè)量電路的輸入端連接；

所述應(yīng)力環(huán)振電路中的各個(gè)所述MOS管參數(shù)退化電路中的所述NMOS管的源極均接收相同的所述高電平信號(hào)；所述基準(zhǔn)環(huán)振電路中的各個(gè)所述MOS管參數(shù)退化電路中的所述NMOS管的源極均接收相同的所述低電平信號(hào)；

所述選擇器的使能端接收第一使能信號(hào)，所述選擇器在第一使能信號(hào)的控制下連通所述參數(shù)測(cè)量電路與所述應(yīng)力環(huán)振電路中的其中一個(gè)所述MOS管參數(shù)退化電路；所述應(yīng)力環(huán)振電路中的其中一個(gè)所述MOS管參數(shù)退化電路的輸入端接收所述輸入信號(hào)，并輸出第一震蕩信號(hào)至所述參數(shù)測(cè)量電路，所述參數(shù)測(cè)量電路測(cè)量所述第一震蕩信號(hào)頻率；

所述選擇器的使能端接收第一使能信號(hào)，所述選擇器在第一使能信號(hào)的控制下連通所述參數(shù)測(cè)量電路與所述基準(zhǔn)環(huán)振電路中的其中一個(gè)所述MOS管參數(shù)退化電路；所述基準(zhǔn)環(huán)振電路中的其中一個(gè)所述MOS管參數(shù)退化電路的輸入端接收所述輸入信號(hào)，并輸出第二震蕩信號(hào)至所述參數(shù)測(cè)量電路，所述參數(shù)測(cè)量電路測(cè)量所述第二震蕩信號(hào)頻率；

通過(guò)計(jì)算所述第一震蕩信號(hào)頻率與所述第二震蕩信號(hào)頻率的比值的變化率可以反應(yīng)MOS管參數(shù)的退化程度，當(dāng)MOS管參數(shù)的退化程度超過(guò)預(yù)設(shè)值時(shí)，發(fā)出預(yù)警信號(hào)。

上述的MOS管參數(shù)退化預(yù)警電路，通過(guò)設(shè)置所述應(yīng)力電路和所述基準(zhǔn)電路，并使所述應(yīng)力電路和所述基準(zhǔn)電路均包括2N+1個(gè)所述MOS管參數(shù)退化電路，且所述應(yīng)力電路中的前一個(gè)所述MOS管參數(shù)退化電路的輸出端與后一個(gè)所述MOS管參數(shù)退化電路的輸入端連接，所述基準(zhǔn)電路中的前一個(gè)所述MOS管參數(shù)退化電路的輸出端與后一個(gè)所述MOS管參數(shù)退化電路的輸入端連接，而所述應(yīng)力電路中各個(gè)所述MOS管參數(shù)退化電路中的所述NMOS管的源極均接收相同的高電平信號(hào)，所述基準(zhǔn)電路中各個(gè)所述MOS管參數(shù)退化電路中的所述NMOS管的源極均接收相同的低電平信號(hào)，如此，所述基準(zhǔn)電路的所述第二震蕩信號(hào)參數(shù)會(huì)受到HCI效應(yīng)的影響，而所述應(yīng)力電路的所述第一震蕩信號(hào)參數(shù)不會(huì)受到HCI效應(yīng)的影響，從而在選擇器分別選通所述第一輸出端和所述第二輸出端時(shí)，所述參數(shù)測(cè)量電路可以分別測(cè)得所述第一震蕩信號(hào)與所述第二震蕩信號(hào)的頻率，而通過(guò)計(jì)算所述第一震蕩信號(hào)頻率與所述第二震蕩信號(hào)頻率的比值的變化率就可以準(zhǔn)確反應(yīng)MOS管參數(shù)的退化程度，當(dāng)MOS管參數(shù)的退化程度超過(guò)預(yù)設(shè)值時(shí)，發(fā)出準(zhǔn)確的預(yù)警信號(hào)。

附圖說(shuō)明

圖1為一個(gè)實(shí)施例中MOS管參數(shù)退化電路結(jié)構(gòu)示意圖；

圖2為圖1中MOS管參數(shù)退化電路的簡(jiǎn)化結(jié)構(gòu)示意圖；

圖3為一個(gè)實(shí)施例中MOS管參數(shù)退化測(cè)試電路的結(jié)構(gòu)示意圖；

圖4為一個(gè)實(shí)施例中應(yīng)力環(huán)振電路或這基準(zhǔn)環(huán)振電路含有5個(gè)MOS管參數(shù)退化電路的結(jié)構(gòu)示意圖；

圖5為一個(gè)實(shí)施例中應(yīng)力環(huán)振電路或這基準(zhǔn)環(huán)振電路含有2N+1個(gè)MOS管參數(shù)退化電路的結(jié)構(gòu)示意圖；

圖6為一個(gè)實(shí)施例中MOS管參數(shù)退化預(yù)警電路的結(jié)構(gòu)示意圖。

具體實(shí)施方式

為更進(jìn)一步闡述本發(fā)明所采取的技術(shù)手段及取得的效果，下面結(jié)合附圖及較佳實(shí)施例，對(duì)本發(fā)明實(shí)施例的技術(shù)方案，進(jìn)行清楚和完整的描述。

請(qǐng)參見(jiàn)圖1和圖2，一種MOS管參數(shù)退化電路，包括NMOS管M1與PMOS管M2；所述NMOS管M1的柵極與所述PMOS管M2的柵極連接，所述NMOS管M1的漏極與所述PMOS管M2的漏極連接；所述PMOS管M2的柵極接電源VDD；所述NMOS管M1的源極接收控制信號(hào)Col，所述控制信號(hào)Col采用電平信號(hào)。當(dāng)所述控制信號(hào)Col為高電平信號(hào)時(shí)，所述NMOS管M1的溝道產(chǎn)生熱載流子；其中，所述熱載流子注入到柵氧化層的過(guò)程中產(chǎn)生界面態(tài)和氧化層陷落電荷，從而造成氧化層的損傷，使NMOS管M1的器件參數(shù)退化；所述NMOS管M1的柵極與所述PMOS管M2的柵極接收輸入信號(hào)In，所述NMOS管M1的漏極與所述PMOS管M2的漏極輸出與所述輸入信號(hào)In反相的輸出信號(hào)Out。所述NMOS管M1與所述PMOS管M2連接成反相器，即當(dāng)所述輸入信號(hào)In為低電平信號(hào)時(shí)，所述PMOS管M2導(dǎo)通，所述NMOS管M1截止，所述輸出信號(hào)Out為高電平信號(hào)；當(dāng)所述輸入信號(hào)In為高電平信號(hào)時(shí)，所述PMOS管M2截止，所述NMOS管M1導(dǎo)通，所述輸出信號(hào)Out為低電平信號(hào)。

上述的MOS管參數(shù)退化電路，通過(guò)使所述NMOS管M1與所述PMOS管M2連接成所述反相器。由于HCI效應(yīng)對(duì)NMOS管M1的影響顯著，因此在該電路中，還使所述NMOS管M1的源極接收高電平信號(hào)，以使所述MOS管器件參數(shù)只受HCI效應(yīng)影響。

具體的，在所述高電平信號(hào)的控制下，所述NMOS管M1的溝道內(nèi)部局部電場(chǎng)增加，使得所述NMOS管M1的溝道內(nèi)產(chǎn)生熱載流子，所述熱載流子會(huì)注入到柵氧化層，在所述熱載流子注入到柵氧化層的過(guò)程中產(chǎn)生界面態(tài)和氧化層陷落電荷，從而造成氧化層的損傷，使NMOS管M1的器件參數(shù)退化；由于反相器的NMOS管M1器件參數(shù)退化，因此，由所述NMOS管M1與所述PMOS管M2連接成的所述反相器，其輸出信號(hào)Out只會(huì)受到HCI效應(yīng)的影響，可以提高所述輸出信號(hào)Out的準(zhǔn)確性。

為了使所述控制信號(hào)Col可以穩(wěn)定地傳輸?shù)剿鯪MOS管M1的源極，在一個(gè)實(shí)施例中，還增設(shè)了緩沖器，并使所述緩沖器的輸出端與所述NMOS管M1的源極連接。如此，所述緩沖器的輸入端接收所述控制信號(hào)Col后，可以保持與恢復(fù)所述控制信號(hào)Col，并將其穩(wěn)定地傳輸至所述NMOS管M1的源極。進(jìn)一步的，在一個(gè)實(shí)施例中，所述緩沖器包括第一CMOS反相器和第二CMOS反相器，所述第一CMOS反相器的輸出端與所述第二CMOS反相器的輸入端連接，所述第二CMOS反相器的輸出端與所述NMOS管M1的源極連接。示例性的，所述第一CMOS反相器由第一N溝道MOS管M4和第一P溝道MOS管M3連接形成，所述第二CMOS反相器由第二N溝道MOS管M6與第二P溝道MOS管M5連接形成。

請(qǐng)參見(jiàn)圖3，在一個(gè)實(shí)施例中，還公開(kāi)了一種MOS管參數(shù)退化測(cè)試電路，包括參數(shù)測(cè)量電路和上述的MOS管參數(shù)退化電路，所述MOS管參數(shù)退化電路的輸入端與輸出端連接，所述參數(shù)測(cè)量電路的輸入端與所述MOS管參數(shù)退化電路的輸出端連接，其中，所述MOS管參數(shù)退化電路的輸入端為所述NMOS管M1的柵極與所述PMOS管M2的柵極連接形成，所述MOS管參數(shù)退化電路的輸出端為所述NMOS管M1的漏極與所述PMOS管M2的漏極連接形成。

測(cè)試時(shí)，先使所述MOS管參數(shù)退化測(cè)試電路處于應(yīng)力施加狀態(tài)，即控制所述NMOS管M1的源極接收所述高電平信號(hào)，而所述NMOS管M1受HCI效應(yīng)影響，其器件參數(shù)會(huì)退化。之后使所述MOS管參數(shù)退化測(cè)試電路處于參數(shù)測(cè)量狀態(tài)，即使所述MOS管參數(shù)退化電路的輸入端接收所述輸入信號(hào)In，而所述MOS管參數(shù)退化電路的輸出端會(huì)輸出震蕩信號(hào)至所述參數(shù)測(cè)量電路，所述參數(shù)測(cè)量電路對(duì)所述震蕩信號(hào)的頻率進(jìn)行測(cè)量，并根據(jù)所述震蕩信號(hào)的頻率與基準(zhǔn)頻率比值的變化率計(jì)算出MOS管器件參數(shù)的退化程度；其中，所述基準(zhǔn)頻率為所述NMOS管M1的器件參數(shù)未退化時(shí)的震蕩信號(hào)頻率。

上述MOS管參數(shù)退化測(cè)試電路由于采用所述MOS管參數(shù)退化電路，并使所述MOS管參數(shù)退化電路的輸入端與輸出端連接，因此可以使所述參數(shù)測(cè)量電路測(cè)試對(duì)象，即所述MOS管參數(shù)退化電路輸出的所述震蕩信號(hào)的準(zhǔn)確性，從而可以使所述參數(shù)測(cè)量電路對(duì)所述震蕩信號(hào)測(cè)試后獲得的震蕩信號(hào)頻率可以只反應(yīng)HCI效應(yīng)對(duì)MOS管器件參數(shù)的影響，而通過(guò)將所述震蕩信號(hào)頻率與所述基準(zhǔn)頻率比較，可以獲得準(zhǔn)確的MOS管器件參數(shù)退化程度，以提高所述MOS管參數(shù)退化測(cè)試電路的測(cè)試結(jié)果的準(zhǔn)確性。

請(qǐng)參見(jiàn)圖6，在一個(gè)實(shí)施例中，還提供了一種可以準(zhǔn)確預(yù)警的MOS管參數(shù)退化預(yù)警電路。

一種MOS管參數(shù)退化預(yù)警電路，包括第一MOS管參數(shù)退化電路、第二MOS管參數(shù)退化電路、選擇器以及參數(shù)測(cè)量電路，所述第一MOS管參數(shù)退化電路采用所述MOS管參數(shù)退化電路，所述第二MOS管參數(shù)退化電路采用所述MOS管參數(shù)退化電路。

其中，所述第一MOS管參數(shù)退化電路的輸入端與輸出端連接，作為應(yīng)力環(huán)振電路；第一MOS管參數(shù)退化電路中的所述NMOS管M1的柵極與所述PMOS管M2的柵極連接成所述第一MOS管參數(shù)退化電路的輸入端，第一MOS管參數(shù)退化電路中的所述NMOS管M1的漏極與所述PMOS管M2的漏極連接成所述第一MOS管參數(shù)退化電路的輸出端。而所述第二MOS管參數(shù)退化電路的輸入端與輸出端連接，作為基準(zhǔn)環(huán)振電路；第二MOS管參數(shù)退化電路中的所述NMOS管M1的柵極與所述PMOS管M2的柵極連接成所述第二MOS管參數(shù)退化電路的輸入端，第二MOS管參數(shù)退化電路中的所述NMOS管M1的漏極與所述PMOS管M2的漏極連接成所述第二MOS管參數(shù)退化電路的輸出端。

所述第一MOS管參數(shù)退化電路的輸出端與所述選擇器的第一輸入端連接，所述第二MOS管參數(shù)退化電路的輸出端與所述選擇器的第二輸入端連接；所述選擇器的輸出端與所述參數(shù)測(cè)量電路的輸入端連接。

使用時(shí)，先使所述MOS管參數(shù)退化預(yù)警電路處于應(yīng)力施加狀態(tài)，使所述選擇器處于斷開(kāi)狀態(tài)，并使所述第一MOS管參數(shù)退化電路中的NMOS管M1的源極接收所述高電平信號(hào)(即第一控制信號(hào)Col_0)，而所述第二MOS管參數(shù)退化電路中的NMOS管M1的源極接收所述低電平信號(hào)(即第二控制信號(hào)Col_1)，如此，可使所述第一MOS管參數(shù)退化電路輸出的第一震蕩信號(hào)受HCI效應(yīng)影響，而所述第二MOS管參數(shù)退化電路輸出的第二震蕩信號(hào)不受HCI效應(yīng)影響，即所述第二MOS管參數(shù)退化電路可以作為所述第一MOS管參數(shù)退化電路的參考電路，對(duì)應(yīng)的所述第二震蕩信號(hào)可以作為所述第一震蕩信號(hào)的參考信號(hào)。

之后使所述MOS管參數(shù)退化預(yù)警電路處于參數(shù)測(cè)量狀態(tài)，即使所述選擇器處于工作狀態(tài)。

具體的，所述選擇器的使能端接收第一使能信號(hào)En，所述選擇器在第一使能信號(hào)En的控制下連通所述第一MOS管參數(shù)退化電路與所述參數(shù)測(cè)量電路；所述第一MOS管參數(shù)退化電路的輸入端接收所述輸入信號(hào)In，并輸出第一震蕩信號(hào)至所述參數(shù)測(cè)量電路，所述參數(shù)測(cè)量電路測(cè)量所述第一震蕩信號(hào)頻率。所述選擇器的使能端接收第一使能信號(hào)En，所述選擇器在第一使能信號(hào)En的控制下連通所述第二MOS管參數(shù)退化電路與所述參數(shù)測(cè)量電路；所述第二MOS管參數(shù)退化電路的輸入端接收所述輸入信號(hào)In，并輸出第二震蕩信號(hào)至所述參數(shù)測(cè)量電路，所述參數(shù)測(cè)量電路測(cè)量所述第二震蕩信號(hào)頻率；通過(guò)計(jì)算所述第一震蕩信號(hào)頻率與所述第二震蕩信號(hào)頻率的比值的變化率可以反應(yīng)MOS管參數(shù)的退化程度，當(dāng)MOS管參數(shù)的退化程度超過(guò)預(yù)設(shè)值時(shí)，發(fā)出的預(yù)警信號(hào)。

上述的MOS管參數(shù)退化預(yù)警電路通過(guò)設(shè)置所述第一MOS管參數(shù)退化電路和所述第二MOS管參數(shù)退化電路，并使所述第一MOS管參數(shù)退化電路和所述第二MOS管參數(shù)退化電路均包括相同的所述MOS管參數(shù)退化電路，且所述第一MOS管參數(shù)退化電路的輸入端與輸出端連接，所述第二MOS管參數(shù)退化電路的輸入端與輸出端連接，而所述第一MOS管參數(shù)退化電路中的所述NMOS管M1的源極接收高電平信號(hào)，所述第二MOS管參數(shù)退化電路中的所述NMOS管M1的源極接收低電平信號(hào)，如此，所述第二MOS管參數(shù)退化電路的所述第二震蕩信號(hào)參數(shù)會(huì)受到HCI效應(yīng)的影響，而所述第一MOS管參數(shù)退化電路的所述第一震蕩信號(hào)參數(shù)不會(huì)受到HCI效應(yīng)的影響，從而在選擇器分別選通所述第一輸出端和所述第二輸出端時(shí)，所述參數(shù)測(cè)量電路可以分別測(cè)得所述第一震蕩信號(hào)與所述第二震蕩信號(hào)的頻率，而通過(guò)計(jì)算所述第一震蕩信號(hào)頻率與所述第二震蕩信號(hào)頻率的比值的變化率就可以準(zhǔn)確反應(yīng)MOS管參數(shù)的退化程度，當(dāng)MOS管參數(shù)的退化程度超過(guò)預(yù)設(shè)值時(shí)，發(fā)出準(zhǔn)確的預(yù)警信號(hào)。

此外，該MOS管參數(shù)退化預(yù)警電路由于所有單元均采用標(biāo)準(zhǔn)單元實(shí)現(xiàn)，因此，能夠適應(yīng)于不同的工藝條件，有利于電路的移植。而該電路硬件實(shí)現(xiàn)簡(jiǎn)單，實(shí)現(xiàn)成本較低，因此，還可以廣泛應(yīng)用于數(shù)字集成電路中，具有性能和成本的優(yōu)勢(shì)。與此同時(shí)，由于所述MOS管參數(shù)退化預(yù)警電路可以將HCI效應(yīng)造成的MOS管參數(shù)退化轉(zhuǎn)化為芯片可以自主檢測(cè)的頻率信號(hào)，因此，無(wú)需外部設(shè)備輔助，即可滿(mǎn)足在線監(jiān)測(cè)的要求。

為了使所述第一震蕩信號(hào)和所述第二震蕩信號(hào)可以穩(wěn)定的傳輸?shù)剿鰠?shù)測(cè)量電路，在一個(gè)實(shí)施例中，還增設(shè)了輸出緩存電路，并使所述輸出緩存電路的輸入端與所述選擇器的輸出端連接，所述輸出緩存電路的輸出端與所述參數(shù)測(cè)量電路的輸入端連接。具體的，所述選擇器接收所述第一震蕩信號(hào)或者所述第二震蕩信號(hào)，并將所述第一震蕩信號(hào)或者所述第二震蕩信號(hào)轉(zhuǎn)發(fā)至所述輸出緩存電路，所述輸出緩存電路用于保持與恢復(fù)所述第一震蕩信號(hào)或者所述第二震蕩信號(hào)，并將所述第一震蕩信號(hào)或者所述第二震蕩信號(hào)傳輸至所述參數(shù)測(cè)量電路。

為了方便控制所述參數(shù)測(cè)量電路，在一個(gè)實(shí)施例中，還可以使所述參數(shù)測(cè)量電路的使能端接收第二使能信號(hào)En_C，而所述參數(shù)測(cè)量電路在第二使能信號(hào)En_C的控制下對(duì)所述第一震蕩信號(hào)或第二震蕩信號(hào)的頻率進(jìn)行測(cè)量。進(jìn)一步的，在一個(gè)實(shí)施例中，還可以增設(shè)用于發(fā)出所述第一控制信號(hào)Col_0、所述第二控制信號(hào)Col_1、所述第一使能信號(hào)En以及所述第二使能信號(hào)En_C的控制電路。

請(qǐng)參見(jiàn)圖5，在一個(gè)實(shí)施例中，還提供了一種MOS管參數(shù)退化測(cè)試電路。

一種MOS管參數(shù)退化測(cè)試電路，包括：參數(shù)測(cè)量電路和2N+1個(gè)所述MOS管參數(shù)退化電路，其中N為正整數(shù)。其中，前一個(gè)所述MOS管參數(shù)退化電路的輸出端與下一個(gè)所述MOS管參數(shù)退化電路的輸入端連接，以使所述2N+1個(gè)所述MOS管參數(shù)退化電路依次連接成環(huán)形震蕩電路，示例性的，所述MOS管參數(shù)退化電路的數(shù)量可以根據(jù)需要設(shè)定，如圖4所示。而所述參數(shù)測(cè)量電路的輸入端與其中一個(gè)所述MOS管參數(shù)退化電路的輸出端連接，其中，每個(gè)所述MOS管參數(shù)退化電路中的所述NMOS管M1的柵極與所述PMOS管M2的柵極連接形成每個(gè)所述MOS管參數(shù)退化電路的輸入端，每個(gè)所述MOS管參數(shù)退化電路中的所述NMOS管M1的漏極與所述PMOS管M2的漏極連接形成每個(gè)所述MOS管參數(shù)退化電路的輸出端。

測(cè)試時(shí)，先使所述MOS管參數(shù)退化測(cè)試電路處于應(yīng)力施加狀態(tài)，即控制各個(gè)所述MOS管參數(shù)退化電路中的所述NMOS管M1的源極均接收相同的所述高電平信號(hào)，而各個(gè)所述MOS管參數(shù)退化電路中的所述NMOS管M1受HCI效應(yīng)影響，其器件參數(shù)會(huì)退化。之后使所述MOS管參數(shù)退化測(cè)試電路處于參數(shù)測(cè)量狀態(tài)，即使其中一個(gè)所述MOS管參數(shù)退化電路的輸入端接收所述輸入信號(hào)In，而其中一個(gè)所述MOS管參數(shù)退化電路的輸出端輸出震蕩信號(hào)至所述參數(shù)測(cè)量電路，所述參數(shù)測(cè)量電路對(duì)所述震蕩信號(hào)的頻率進(jìn)行測(cè)量，并根據(jù)所述震蕩信號(hào)的頻率與基準(zhǔn)頻率比值的變化率計(jì)算出MOS管器件參數(shù)的退化程度；其中，所述基準(zhǔn)頻率為所述NMOS管M1的器件參數(shù)未退化時(shí)的震蕩信號(hào)頻率。

上述MOS管參數(shù)退化測(cè)試電路通過(guò)采用2N+1個(gè)所述MOS管參數(shù)退化電路，使前一個(gè)所述MOS管參數(shù)退化電路的輸出端與后一個(gè)所述MOS管參數(shù)退化電路的輸出端連接，并且使各個(gè)所述MOS管參數(shù)退化電路的所述NMOS管M1的源極均接收相同的所述高電平信號(hào)，如此，可使每個(gè)所述MOS管參數(shù)退化電路都只受HCI效應(yīng)的影響，以保證所述參數(shù)測(cè)量電路測(cè)試對(duì)象，即其中一個(gè)所述MOS管參數(shù)退化電路輸出的所述震蕩信號(hào)的準(zhǔn)確性，從而使得所述參數(shù)測(cè)量電路對(duì)所述震蕩信號(hào)測(cè)試后獲得的震蕩信號(hào)頻率可以只反應(yīng)HCI效應(yīng)對(duì)MOS管器件參數(shù)的影響，而通過(guò)將所述震蕩信號(hào)頻率與所述基準(zhǔn)頻率比較，可以獲得準(zhǔn)確的MOS管器件參數(shù)退化程度，以提高所述MOS管參數(shù)退化測(cè)試電路的測(cè)試結(jié)果的準(zhǔn)確性。

請(qǐng)參見(jiàn)圖6，在另外一個(gè)實(shí)施例中，還提供了一種可以準(zhǔn)確預(yù)警的MOS管參數(shù)退化預(yù)警電路。

一種MOS管參數(shù)退化預(yù)警電路，包括：應(yīng)力環(huán)振電路、基準(zhǔn)環(huán)振電路、選擇器和參數(shù)測(cè)量電路；如圖5所示，所述應(yīng)力環(huán)振電路與所述基準(zhǔn)環(huán)振電路均包括2N+1個(gè)MOS管參數(shù)退化電路，其中N為正整數(shù)。示例性的，可以根據(jù)具體測(cè)量需要，對(duì)所述應(yīng)力環(huán)振電路與所述基準(zhǔn)環(huán)振電路中的所述MOS管參數(shù)退化電路的個(gè)數(shù)進(jìn)行設(shè)定，如圖4所示的5個(gè)級(jí)聯(lián)的所述MOS管參數(shù)退化電路。

其中，每個(gè)所述MOS管參數(shù)退化電路中的NMOS管M1的柵極與PMOS管M2的柵極連接成每個(gè)所述MOS管參數(shù)退化電路的輸入端，每個(gè)所述MOS管參數(shù)退化電路中的NMOS管M1的漏極與PMOS管M2的漏極連接成每個(gè)所述MOS管參數(shù)退化電路的輸出端；所述應(yīng)力環(huán)振電路中的前一個(gè)所述MOS管參數(shù)退化電路的輸出端與下一個(gè)所述MOS管參數(shù)退化電路的輸入端連接；所述基準(zhǔn)環(huán)振電路中的前一個(gè)所述MOS管參數(shù)退化電路的輸出端與下一個(gè)所述MOS管參數(shù)退化電路的輸入端連接；所述應(yīng)力環(huán)振電路中的其中一個(gè)所述MOS管參數(shù)退化電路的輸出端作為震蕩輸出OutPut，并與所述選擇器的第一輸入端連接，所述基準(zhǔn)環(huán)振電路中的其中一個(gè)所述MOS管參數(shù)退化電路的輸出端作為震蕩輸出OutPut，并與所述選擇器的第二輸入端連接，所述選擇器的輸出端與所述參數(shù)測(cè)量電路的輸入端連接。

使用時(shí)，先使所述MOS管參數(shù)退化預(yù)警電路處于應(yīng)力施加狀態(tài)，即使所述應(yīng)力環(huán)振電路中的各個(gè)所述MOS管參數(shù)退化電路中的所述NMOS管M1的源極均接收相同的所述高電平信號(hào)(即第一控制信號(hào)Col_0)，而所述基準(zhǔn)環(huán)振電路中的各個(gè)所述MOS管參數(shù)退化電路中的所述NMOS管M1的源極均接收相同的所述低電平信號(hào)(即第二控制信號(hào)Col_1)。如此，可使所述第一MOS管參數(shù)退化電路輸出的第一震蕩信號(hào)受HCI效應(yīng)影響，而所述第二MOS管參數(shù)退化電路輸出的第二震蕩信號(hào)不受HCI效應(yīng)影響，即所述第二MOS管參數(shù)退化電路可以作為所述第一MOS管參數(shù)退化電路的參考電路，對(duì)應(yīng)的所述第二震蕩信號(hào)可以作為所述第一震蕩信號(hào)的參考信號(hào)。

之后使所述MOS管參數(shù)退化預(yù)警電路處于參數(shù)測(cè)量狀態(tài)，即使所述選擇器處于工作狀態(tài)。

具體的，所述選擇器的使能端接收第一使能信號(hào)En，所述選擇器在第一使能信號(hào)En的控制下連通所述參數(shù)測(cè)量電路與所述應(yīng)力環(huán)振電路中的其中一個(gè)所述MOS管參數(shù)退化電路；所述應(yīng)力環(huán)振電路中的其中一個(gè)所述MOS管參數(shù)退化電路的輸入端接收所述輸入信號(hào)In，并輸出第一震蕩信號(hào)至所述參數(shù)測(cè)量電路，所述參數(shù)測(cè)量電路測(cè)量所述第一震蕩信號(hào)頻率。所述選擇器的使能端接收第一使能信號(hào)En，所述選擇器在第一使能信號(hào)En的控制下連通所述參數(shù)測(cè)量電路與所述基準(zhǔn)環(huán)振電路中的其中一個(gè)所述MOS管參數(shù)退化電路；所述基準(zhǔn)環(huán)振電路中的其中一個(gè)所述MOS管參數(shù)退化電路的輸入端接收所述輸入信號(hào)In，并輸出第二震蕩信號(hào)至所述參數(shù)測(cè)量電路，所述參數(shù)測(cè)量電路測(cè)量所述第二震蕩信號(hào)頻率；通過(guò)計(jì)算所述第一震蕩信號(hào)頻率與所述第二震蕩信號(hào)頻率的比值的變化率可以反應(yīng)MOS管參數(shù)的退化程度，當(dāng)MOS管參數(shù)的退化程度超過(guò)預(yù)設(shè)值時(shí)，發(fā)出預(yù)警信號(hào)。

上述的MOS管參數(shù)退化預(yù)警電路，通過(guò)設(shè)置所述應(yīng)力電路和所述基準(zhǔn)電路，并使所述應(yīng)力電路和所述基準(zhǔn)電路均包括2N+1個(gè)所述MOS管參數(shù)退化電路，且所述應(yīng)力電路中的前一個(gè)所述MOS管參數(shù)退化電路的輸出端與后一個(gè)所述MOS管參數(shù)退化電路的輸入端連接，所述基準(zhǔn)電路中的前一個(gè)所述MOS管參數(shù)退化電路的輸出端與后一個(gè)所述MOS管參數(shù)退化電路的輸入端連接，而所述應(yīng)力電路中各個(gè)所述MOS管參數(shù)退化電路中的所述NMOS管M1的源極均接收相同的高電平信號(hào)，所述基準(zhǔn)電路中各個(gè)所述MOS管參數(shù)退化電路中的所述NMOS管M1的源極均接收相同的低電平信號(hào)，如此，所述基準(zhǔn)電路的所述第二震蕩信號(hào)參數(shù)會(huì)受到HCI效應(yīng)的影響，而所述應(yīng)力電路的所述第一震蕩信號(hào)參數(shù)不會(huì)受到HCI效應(yīng)的影響，從而在選擇器分別選通所述第一輸出端和所述第二輸出端時(shí)，所述參數(shù)測(cè)量電路可以分別測(cè)得所述第一震蕩信號(hào)與所述第二震蕩信號(hào)的頻率，而通過(guò)計(jì)算所述第一震蕩信號(hào)頻率與所述第二震蕩信號(hào)頻率的比值的變化率就可以準(zhǔn)確反應(yīng)MOS管參數(shù)的退化程度，當(dāng)MOS管參數(shù)的退化程度超過(guò)預(yù)設(shè)值時(shí)，發(fā)出準(zhǔn)確的預(yù)警信號(hào)。

此外，該MOS管參數(shù)退化預(yù)警電路由于所有單元均采用標(biāo)準(zhǔn)單元實(shí)現(xiàn)，因此，能夠適應(yīng)于不同的工藝條件，有利于電路的移植。而該電路硬件實(shí)現(xiàn)簡(jiǎn)單，實(shí)現(xiàn)成本較低，因此，還可以廣泛應(yīng)用于數(shù)字集成電路中，具有性能和成本的優(yōu)勢(shì)。與此同時(shí)，由于所述MOS管參數(shù)退化預(yù)警電路可以將HCI效應(yīng)造成的MOS管參數(shù)退化轉(zhuǎn)化為芯片可以自主檢測(cè)的頻率信號(hào)，因此，無(wú)需外部設(shè)備輔助，即可滿(mǎn)足在線監(jiān)測(cè)的要求。

為了使所述第一震蕩信號(hào)和所述第二震蕩信號(hào)可以穩(wěn)定的傳輸?shù)剿鰠?shù)測(cè)量電路，在一個(gè)實(shí)施例中，還增設(shè)了輸出緩存電路，并使所述輸出緩存電路的輸入端與所述選擇器的輸出端連接，所述輸出緩存電路的輸出端與所述參數(shù)測(cè)量電路的輸入端連接。具體的，所述選擇器接收所述第一震蕩信號(hào)或者所述第二震蕩信號(hào)，并將所述第一震蕩信號(hào)或者所述第二震蕩信號(hào)轉(zhuǎn)發(fā)至所述輸出緩存電路，所述輸出緩存電路用于保持與恢復(fù)所述第一震蕩信號(hào)或者所述第二震蕩信號(hào)，并將所述第一震蕩信號(hào)或者所述第二震蕩信號(hào)傳輸至所述參數(shù)測(cè)量電路。

為了方便控制所述參數(shù)測(cè)量電路，在一個(gè)實(shí)施例中，還可以使所述參數(shù)測(cè)量電路的使能端接收第二使能信號(hào)En_C，而所述參數(shù)測(cè)量電路在第二使能信號(hào)En_C的控制下對(duì)所述第一震蕩信號(hào)或第二震蕩信號(hào)的頻率進(jìn)行測(cè)量。進(jìn)一步的，在一個(gè)實(shí)施例中，還可以增設(shè)用于發(fā)出所述第一控制信號(hào)Col_0、所述第二控制信號(hào)Col_1、所述第一使能信號(hào)En以及所述第二使能信號(hào)En_C的控制電路。

以上所述實(shí)施例的各技術(shù)特征可以進(jìn)行任意的組合，為使描述簡(jiǎn)潔，未對(duì)上述實(shí)施例中的各技術(shù)特征所有可能的組合都進(jìn)行描述，然而，只要這些技術(shù)特征的組合不存在矛盾，都應(yīng)當(dāng)認(rèn)為是本說(shuō)明書(shū)記載的范圍。

以上所述實(shí)施例僅表達(dá)了本發(fā)明的幾種實(shí)施方式，其描述較為具體和詳細(xì)，但并不能因此而理解為對(duì)發(fā)明專(zhuān)利范圍的限制。應(yīng)當(dāng)指出的是，對(duì)于本領(lǐng)域的普通技術(shù)人員來(lái)說(shuō)，在不脫離本發(fā)明構(gòu)思的前提下，還可以做出若干變形和改進(jìn)，這些都屬于本發(fā)明的保護(hù)范圍。因此，本發(fā)明專(zhuān)利的保護(hù)范圍應(yīng)以所附權(quán)利要求為準(zhǔn)。