本申請(qǐng)案根據(jù)35U.S.C.§119(e)主張2015年7月15日提交的第62/192,796號(hào)臨時(shí)申請(qǐng)案的優(yōu)先權(quán)，所述臨時(shí)申請(qǐng)案是以引用的方式并入本文中。

關(guān)于聯(lián)邦政府贊助的研究或開發(fā)的聲明

不適用。

技術(shù)領(lǐng)域

本發(fā)明是在模擬電路的領(lǐng)域中。本發(fā)明的實(shí)施例更具體來說涉及用作相移器及混頻器的電路。

背景技術(shù)：

如所屬技術(shù)領(lǐng)域中眾所周知，無線(即，無線電)信號(hào)的定向發(fā)射及接收常通過應(yīng)用波束成形技術(shù)的多天線系統(tǒng)來實(shí)施。在一般意義上，波束成形是在發(fā)射情況下通過控制從各個(gè)天線發(fā)射的信號(hào)的相位及振幅以在經(jīng)組合信號(hào)的波前中產(chǎn)生相長(zhǎng)及相消干擾圖案來執(zhí)行。相反地，經(jīng)接收無線電信號(hào)的定向的確定是通過在組合經(jīng)接收個(gè)別信號(hào)的過程中控制相位及振幅來實(shí)現(xiàn)。因此，用于使電信號(hào)的相位移位的電路是實(shí)行定向發(fā)射及接收所必需的。

通過進(jìn)一步背景，諸多類型的數(shù)據(jù)通信(有線及無線兩者)涉及運(yùn)用“基帶”頻率的調(diào)制信號(hào)調(diào)制表示經(jīng)傳達(dá)有效負(fù)載數(shù)據(jù)的載波信號(hào)。用于完成基帶信號(hào)與載波信號(hào)的“混合”的混頻器電路常用于此些通信系統(tǒng)中。

圖1以框圖形式說明用于周期性信號(hào)(在此實(shí)例中其是正交正弦信號(hào))的相移或混頻的一般化常規(guī)架構(gòu)。在此簡(jiǎn)單實(shí)例中，振蕩器2I產(chǎn)生給定頻率ω_RF的正弦信號(hào)Acos(ω_RFt)，且振蕩器2Q產(chǎn)生與由振蕩器2I產(chǎn)生的信號(hào)頻率及相位相同但成90°異相位的正弦信號(hào)Acos(ω_RFt+90°)。此些信號(hào)分別施加于放大器4I、4Q的輸入。在一般情況下，放大器4I將增益α(t)施加于來自振蕩器2I的信號(hào)Acos(ω_RFt)，且放大器4Q將增益β(t)施加于來自振蕩器2Q的信號(hào)Acos(ω_RFt+90°)。來自放大器4I、4Q的經(jīng)放大信號(hào)施加于模擬加法器5，所述模擬加法器5從所述兩個(gè)信號(hào)的和產(chǎn)生輸出信號(hào)Y(t)。

如所屬技術(shù)領(lǐng)域中已知，對(duì)于其中放大器4I、4Q分別將恒定(即，非時(shí)變或DC)增益α、β施加于正交正弦信號(hào)的情況，相移器將通過圖1的架構(gòu)來實(shí)現(xiàn)，其中：

且

α²+β²＝1

換句話來說，表示增益α、β對(duì)的點(diǎn)將均位于單位圓上?？梢虼藢⑤敵鲂盘?hào)Y(t)

導(dǎo)出為：

Y(t)＝αA cos(ω_RFt)+βA cos(ω_RFt+90°)

且因此為：

Y(t)＝A cos(ω_RFt+φ)

其中：

$\mathrm{\φ}={\tan }^{-1}\left(\frac{\mathrm{\β}}{\mathrm{\α}}\right)$

因此，圖1的架構(gòu)使在輸入正弦Acos(ω_RFt)中產(chǎn)生達(dá)對(duì)應(yīng)于兩個(gè)恒定增益值的比率的角φ的相移。

亦如所屬技術(shù)領(lǐng)域中已知，混頻器將由圖1的架構(gòu)通過以下步驟來實(shí)現(xiàn)：由彼此相同但與來自振蕩器2I、2Q的頻率ω_RF不同且相互成正交關(guān)系的頻率的放大器4I、4Q應(yīng)用正弦增益函數(shù)α(t)、β(t)。更具體來說，對(duì)于增益函數(shù)α(t)、β(t)：

α(t)＝α₀cos(ω_BBt)

β(t)＝β₀cos(ω_BBt+90°)

其中：

且

α₀²+β₀²＝1

(即，在單位圓上)，可將輸出信號(hào)Y(t)導(dǎo)出為：

Y(t)＝α₀A cos(ω_BBt)cos(ω_RFt)+β₀A cos(ω_BBt+90°)cos(ω_RFt+90°)

且因此為：

Y(t)＝A cos((ω_RF+ω_BB)t+φ)

其中：

$\mathrm{\φ}={\tan }^{-1}\left(\frac{{\mathrm{\β}}_0}{{\mathrm{\α}}_0}\right)$

如上述實(shí)例所建議，操作相移器及混頻器所需的頻率可相當(dāng)高，達(dá)到射頻(RF)帶。在此些頻率下，常規(guī)高頻相移器趨向于使用無源組件(例如正交混合電路)，或基于實(shí)現(xiàn)此些函數(shù)的集總組件。此些實(shí)施方案必需伴隨顯著限制，包含由電路提供給高頻振蕩器的時(shí)變且非平衡的負(fù)載、發(fā)射路徑中噪聲的產(chǎn)生及影響、非線性度及與理想性能的其它偏離，以及在操作期間消耗顯著功率的趨向。額外地，適于高頻使用的無源組件未必非常適于集成到單芯片解決方案中，且對(duì)終端系統(tǒng)添加顯著成本及大小。

技術(shù)實(shí)現(xiàn)要素：

所揭示實(shí)施例提供一種可通過有源裝置實(shí)現(xiàn)的模擬相移器或混頻器電路。

所揭示實(shí)施例提供此一電路，其將極高輸入阻抗提供給振蕩器及其它輸入電路，因此達(dá)成高Q因子而無需電容或電感耦合。

所揭示實(shí)施例提供此一電路，其將恒定且平衡的負(fù)載提供給振蕩器及其它輸入電路。

所揭示實(shí)施例提供此一電路，其可以高線性度操作同時(shí)支持高動(dòng)態(tài)范圍。

所揭示實(shí)施例提供此一電路，其可在常規(guī)數(shù)/模轉(zhuǎn)換器(DAC)的控制下結(jié)合補(bǔ)償過程參數(shù)變化的能力以高精度及分辨率操作。

所揭示實(shí)施例提供此一電路，其在操作期間提供極佳噪聲抑制。

所揭示實(shí)施例提供此一電路，其可經(jīng)配置以用作相移器或混頻器，從而允許將相同硬件用于多個(gè)應(yīng)用。

所屬領(lǐng)域的一般技術(shù)人員參考下文說明書連同其附圖將明白所揭示實(shí)施例的其它目的及優(yōu)點(diǎn)。

根據(jù)所揭示實(shí)施例，建構(gòu)一種模擬電路，其接收相對(duì)于彼此為選定頻率及選定相位的第一周期性差分信號(hào)及第二周期性差分信號(hào)。提供一或多個(gè)相位插值器，每個(gè)相位插值器包含負(fù)載、多個(gè)晶體管對(duì)及與每個(gè)晶體管對(duì)相關(guān)聯(lián)的尾晶體管。橫跨尾晶體管的柵極施加所述第一周期性差分信號(hào)，且橫跨與所述尾晶體管中的每個(gè)相關(guān)聯(lián)的對(duì)中的晶體管的柵極施加第一差分增益信號(hào)。相似地施加所述第二周期性差分信號(hào)及第二差分增益信號(hào)。所述差分增益信號(hào)可為DC電平，或具有相對(duì)于彼此成某相位角的第一增益信號(hào)及第二增益信號(hào)的周期性基帶信號(hào)。在耦合到所述晶體管對(duì)的負(fù)載(例如電感器或變壓器負(fù)載)處產(chǎn)生輸出信號(hào)。

附圖說明

圖1是常規(guī)相移器或混頻器函數(shù)的以示意圖形式的電路圖。

圖2a是用于包含根據(jù)所揭示實(shí)施例建構(gòu)的相移器的多通道發(fā)射器的架構(gòu)的以框圖形式的電路圖。

圖2b是用于包含根據(jù)所揭示實(shí)施例建構(gòu)的混頻器的多通道發(fā)射器的架構(gòu)的以框圖形式的電路圖。

圖3是根據(jù)實(shí)施例的可操作為相移器或混頻器的可配置電路的以示意圖形式的電路圖。

圖4a是根據(jù)實(shí)施例的圖3的電路中的數(shù)/模轉(zhuǎn)換器(DAC)的以示意圖形式的電路圖。

圖4b是說明可操作圖2a及2b的發(fā)射器架構(gòu)的擬線性操作范圍的數(shù)/模轉(zhuǎn)換器(DAC)轉(zhuǎn)移函數(shù)的圖表。

圖5是根據(jù)另一實(shí)施例的可操作為相移器或混頻器的可配置電路的以示意圖形式的電路圖。

圖6a是根據(jù)實(shí)施例的用于圖5的電路中的基于變壓器的負(fù)載的平面視圖。

圖6b是根據(jù)另一實(shí)施例的用于圖5的電路中的基于變壓器的負(fù)載的平面視圖。

圖6c是圖6b的實(shí)施例中的基于變壓器的負(fù)載的一部分的橫截面視圖。

具體實(shí)施方式

使用金屬氧化物半導(dǎo)體(MOS)技術(shù)且對(duì)差分信號(hào)進(jìn)行操作，本說明書中所描述的一或多個(gè)實(shí)施例被實(shí)施成可重新配置相移器及混頻器電路，因?yàn)轭A(yù)期此實(shí)施方案在所述上下文中特別有利。然而，還預(yù)期可在其它應(yīng)用中有利地應(yīng)用本發(fā)明的概念，包含使用雙極結(jié)晶體管(BJT)技術(shù)實(shí)現(xiàn)的電路。因此，應(yīng)了解，下文描述僅通過實(shí)例而提供，且并非旨在限制如所主張的本發(fā)明的真實(shí)范圍。

圖2a是用于多天線系統(tǒng)中(例如多天線RADAR系統(tǒng)中)的發(fā)射器的架構(gòu)的框圖，在所述多天線系統(tǒng)中使用波束成形技術(shù)來定向地發(fā)射射頻信號(hào)，且本說明書中所揭示的實(shí)施例可實(shí)施到所述多天線系統(tǒng)中。如所屬技術(shù)領(lǐng)域中眾所周知，術(shù)語波束成形是指通過使用從陣列中的多個(gè)天線產(chǎn)生的信號(hào)當(dāng)中的相長(zhǎng)及相消干擾進(jìn)行的電磁能的定向發(fā)射。更具體來說，波束成形涉及控制從天線陣列中的每個(gè)天線相對(duì)于相鄰天線發(fā)射的信號(hào)的相位角，使得所得波形從天線陣列沿所期望方向放射?？赏ㄟ^接收函數(shù)應(yīng)用波束成形技術(shù)，以確定發(fā)射經(jīng)接收信號(hào)的方向。

為了控制從陣列中的給定天線發(fā)射的信號(hào)的相位，將相移器電路插入到發(fā)射器的信號(hào)路徑中。圖2a中所展示的發(fā)射器架構(gòu)包含四個(gè)發(fā)射器通道，每個(gè)通道包含根據(jù)下文進(jìn)一步詳細(xì)描述的實(shí)施例建構(gòu)的對(duì)應(yīng)相位插值器20₀、20₁、20₂、20₃。如在所屬技術(shù)領(lǐng)域中典型的是，不同電壓控制振蕩器(VCO)12I、12Q各自產(chǎn)生處于相同RF頻率但相對(duì)彼此成90°相位角的差分周期性信號(hào)。在此實(shí)例中，由VCO 12I產(chǎn)生的差分信號(hào)Acos(ω_RFt)將被視為頻率ω_RF、標(biāo)稱相位0°的“同相位”分量，而由VCO 12Q產(chǎn)生的差分周期性信號(hào)Acos(ω_RFt+90°)將被視為與由VCO 12I產(chǎn)生的信號(hào)Acos(ω_RFt)頻率相同且相位差90°的“正交相位”分量。

在此實(shí)施例中，每個(gè)相位插值器20_x從VCO 12I、12Q接收差分周期性信號(hào)。舉例來說參考相位插值器20₀，電壓-電流轉(zhuǎn)換器14a₀從VCO 12I接收同相位差分周期性信號(hào)，且將對(duì)應(yīng)電流信號(hào)提供給增益級(jí)15a₀，所述增益級(jí)15a₀將通過電壓V1₀、V2₀設(shè)置的增益α₀施加于所述電流信號(hào)。相似地，電壓-電流轉(zhuǎn)換器14b₀從VCO 12Q接收正交相位差分周期性信號(hào)，且將對(duì)應(yīng)電流信號(hào)提供給增益級(jí)15b₀，所述增益級(jí)15b₀施加通過電壓V3₀、V4₀設(shè)置的增益β₀。通過和函數(shù)16₀將增益級(jí)15a₀、15b₀的輸出相加，且由功率放大器級(jí)18₀、19₀放大所述求和信號(hào)并由陣列25的天線中的對(duì)應(yīng)者發(fā)射所述求和信號(hào)。在此相移器實(shí)施方案中，電壓V1₀、V2₀、V3₀、V4₀是由數(shù)/模轉(zhuǎn)換器(DAC)22響應(yīng)于數(shù)字輸入數(shù)據(jù)Din產(chǎn)生(例如可由處理器或其它邏輯電路(未展示)產(chǎn)生)的DC電壓。預(yù)期以如所屬技術(shù)領(lǐng)域中眾所周知的常規(guī)方式建構(gòu)DAC 22。

如上文所描述，如果增益級(jí)15a₀、15b₀的增益α₀、β₀分別被視為時(shí)變且具有以下關(guān)系：

且

α₀²+β₀²＝1

那么和函數(shù)16₀產(chǎn)生輸出信號(hào)Y₀(t)：

Y₀(t)＝α₀A cos(ω_RFt)+β₀A cos(ω_RFt+90°)＝A cos(ω_RFt+φ₀)

其中：

${\mathrm{\φ}}_0={\tan }^{-1}\left(\frac{{\mathrm{\β}}_0}{{\mathrm{\α}}_0}\right)$

圖2a的架構(gòu)中的基于相位插值器20₁、20₂、20₃的此三個(gè)其它通道分別相似地產(chǎn)生輸出信號(hào)Y₁(t)、Y₂(t)、Y₃(t)，其中四個(gè)通道的相位角φ₀、φ₁、φ₂、φ₃當(dāng)中的關(guān)系確定從天線陣列25發(fā)射的波前的定向。

如上文所提及，DAC 22對(duì)于此發(fā)射器的所有通道產(chǎn)生電壓V1_x、V2_x、V3_x、V4_x，增益級(jí)15a_x、15b_x響應(yīng)于其而分別施加對(duì)應(yīng)增益α_x、β_x，且因此設(shè)置所述發(fā)射器的四個(gè)通道的相位角φ₀、φ₁、φ₂、φ₃。更具體來說，如下文將結(jié)合此實(shí)施例進(jìn)一步詳細(xì)描述，給定通道中的增益級(jí)15a_x響應(yīng)于電壓V1_x與V2_x之間的差分而施加其增益α_x，且所述通道中的增益級(jí)15b_x響應(yīng)于電壓V3_x與V4_x之間的差分而施加其增益β_x。

現(xiàn)參考圖3，現(xiàn)將詳細(xì)描述根據(jù)實(shí)施例的相位插值器20_x的建構(gòu)。預(yù)期將相似地建構(gòu)根據(jù)此實(shí)施例的圖2a的多天線發(fā)射器架構(gòu)中的相位插值器20_x中的每個(gè)，以促進(jìn)經(jīng)發(fā)射信號(hào)的定向的匹配及最優(yōu)控制。如上文所描述，相位插值器20_x從VCO 12I及12Q中的每個(gè)接收差分周期性信號(hào)，且在圖3中所展示的端子φ_Y+、φ_Y-處產(chǎn)生差分輸出信號(hào)Y_x(t)。端子φ_Y+、φ_Y-耦合到負(fù)載，在此情況下所述負(fù)載是由電感器35提供的電感負(fù)載，所述電感器35經(jīng)DC偏壓到Vdd電力供應(yīng)器。

在此實(shí)施例中，相位插值器20_x被建構(gòu)為一對(duì)晶體管“四元組”，在此實(shí)例中所述四元組中的每個(gè)包含兩對(duì)n通道金屬氧化物半導(dǎo)體(MOS)晶體管；預(yù)期如果需要，那么可替代地使用雙極晶體管建構(gòu)相位插值器20_x。相位插值器20_x的第一四元組中的此些對(duì)中的一者包含具有一起連接在尾晶體管32a的漏極處的源節(jié)點(diǎn)的晶體管30a1、30a2。晶體管30a1的漏極耦合到端子φ_Y+且晶體管30a2的漏極偏壓到Vdd電力供應(yīng)器。通過來自對(duì)應(yīng)DAC 22分別施加于晶體管30a1、30a2的柵極處的電壓V1、V2，橫跨成對(duì)晶體管30a1、30a2的柵極施加設(shè)置增益α(例如，α∝(V1-V2)，以中點(diǎn)為中心)的差分增益信號(hào)。相似地，此第一四元組的另一對(duì)中的晶體管30b1、30b2具有一起連接在尾晶體管32b的漏極處的源節(jié)點(diǎn)以及通過施加于晶體管30b2的柵極的電壓V2及施加于晶體管30b1的柵極的電壓V1接收差分增益信號(hào)的柵極。晶體管30b1的漏極耦合到端子φ_Y-，且晶體管30b2的漏極耦合到Vdd電力供應(yīng)器。尾晶體管32a、32b具有分別經(jīng)由電阻器34a、34b耦合到接地的源極及從VCO 12I接收差分周期性信號(hào)的柵極。在此實(shí)施方案中，尾晶體管32a、32b的柵極分別從VCO 12I接收0°及180°相位的周期性信號(hào)。

相似地建構(gòu)相位插值器20_x的晶體管的另一四元組。更具體來說，晶體管30c3、30c4具有一起連接在尾晶體管32c的漏極處的源節(jié)點(diǎn)，且晶體管30d3、30d4具有一起連接在尾晶體管32d的漏極處的源節(jié)點(diǎn)。晶體管30c3的漏極耦合到端子φ_Y+且晶體管30c4的漏極偏壓到Vdd電力供應(yīng)器，而晶體管30d3的漏極耦合到φ_Y-且晶體管30d4的漏極偏壓到Vdd電力供應(yīng)器。通過來自對(duì)應(yīng)DAC 22在晶體管30c3及30d3的柵極處的電壓V3及來自對(duì)應(yīng)DAC 22在晶體管30c4及30d4的柵極處的電壓V4，橫跨成對(duì)晶體管30c3、30c4的柵極施加設(shè)置增益β(例如，b∝(V3-V4)，以中點(diǎn)為中心)的差分增益信號(hào)。尾晶體管32c、32d具有分別經(jīng)由電阻器34c、34d耦合到接地的源極及分別從VCO 12Q接收90°及270°相位的差分周期性信號(hào)的柵極。

在操作中，例如參考晶體管30a1、30a2及尾晶體管32a，周期性信號(hào)VCO_0°控制由尾晶體管32a傳導(dǎo)的電流及(因此)由晶體管30a1、30a2傳導(dǎo)的電流的和。來自DAC 22的電壓V1與V2之間的差分電壓因此控制由晶體管30a1、30a2傳導(dǎo)的差分電流及(因此)電流端子φ_Y+處遵循來自VCO 12I的0°相位周期性信號(hào)的同相位反偏電流的振幅。相似地，周期性信號(hào)VCO_180°控制由尾晶體管32b傳導(dǎo)的電流及(因此)由晶體管30b1、30b2傳導(dǎo)的電流的和，而電壓V1與V2之間的差分電壓控制由晶體管30b1、30b2傳導(dǎo)的差分電流及(因此)端子φ_Y-處遵循來自VCO 12I的180°相位周期性信號(hào)的同相位反偏電流的振幅。以此方式，電壓V1與V2之間的差分建立增益α，在所述增益α下，來自VCO12I的同相位差分周期性信號(hào)表現(xiàn)為橫跨端子φ_Y+及φ_Y-的差分電流。參考圖2a的架構(gòu)，晶體管30a1、30a2、30b1、30b2的此“四元組”連同相關(guān)聯(lián)尾晶體管32a、32b實(shí)施相位插值器20_x中的電壓-電流轉(zhuǎn)換函數(shù)14a_x及增益級(jí)15a_x。

晶體管30c3、30c4、30d3、30d4的另一“四元組”連同相關(guān)聯(lián)尾晶體管32c、32d以相似方式操作，以響應(yīng)于電壓V3與V4之間的差分電壓而控制端子φ_Y+及φ_Y-處的正交相位反偏電流，且因此電壓V3與V4之間的差分建立增益β，在所述增益β下，來自VCO 12Q的正交相位差分周期性信號(hào)表現(xiàn)為橫跨端子φ_Y+及φ_Y-的差分電流。在此布置中，端子φ_Y+處的晶體管30a1及30c3的漏極的連接進(jìn)行操作以對(duì)由所述節(jié)點(diǎn)處的那些晶體管控制的兩個(gè)反偏電流求和。相似地，端子φ_Y-處的晶體管30b1及30d3的漏極的連接進(jìn)行操作以對(duì)由所述節(jié)點(diǎn)處的那些晶體管控制的兩個(gè)反偏電流求和。因此，出現(xiàn)于端子φ_Y+及φ_Y-處的差分電流是相應(yīng)增益α及β的差分同相位電流與正交相位電流的和，從而實(shí)施圖2a的架構(gòu)中的相位插值器20_x的和函數(shù)16_x。

根據(jù)此些實(shí)施例，從線性度及精度的立場(chǎng)，建構(gòu)相位插值器20_x使得通過差分電壓V1–V2及V3–V4設(shè)置的增益α、β允許在其操作特性的最優(yōu)部分中操作DAC 22。圖4a說明根據(jù)此實(shí)施例的用于產(chǎn)生電壓V1、V2的DAC 22的實(shí)例22_k的代表性建構(gòu)；當(dāng)然將了解，相似地建構(gòu)產(chǎn)生電壓V3、V4的DAC 22。在此實(shí)施例中，DAC 22_k經(jīng)建構(gòu)以具有分別精確地產(chǎn)生準(zhǔn)確電壓V1、V2的第一分支及第二分支。一個(gè)分支包含p通道MOS晶體管40₁，所述p通道MOS晶體管40₁在Vdd電力供應(yīng)器處具有源極且具有從電壓產(chǎn)生器V1_ref接收參考電壓的柵極；多個(gè)相同電阻器R串聯(lián)連接在晶體管40₁的漏極與接地之間。相似地，另一分支包含p通道MOS晶體管40₂，所述p通道MOS晶體管40₂在Vdd電力供應(yīng)器處具有源極且具有從電壓產(chǎn)生器V2_ref接收參考電壓的柵極；另一組相同電阻器R串聯(lián)連接在晶體管40₂的漏極與接地之間。分接點(diǎn)界定在每個(gè)分支中的電阻器R之間的節(jié)點(diǎn)處。分接選擇器電路40₁、40₂選擇用于響應(yīng)于數(shù)字輸入Din而分別轉(zhuǎn)遞為電壓V1、V2因此實(shí)現(xiàn)數(shù)/模轉(zhuǎn)換的此些分接點(diǎn)中的所期望者。

兩個(gè)分支中的每個(gè)的內(nèi)部中的對(duì)應(yīng)分接點(diǎn)連接在一起且接收共模電壓V_CM。V_CM的特定值是以特定設(shè)計(jì)特有的方式選擇，且是用于用來實(shí)施α及β值的增益切換四元組的“共模”參考點(diǎn)；具體來說，因?yàn)閮蓚€(gè)分支接收共模電壓V_CM，所以電流將在兩個(gè)分支之前有效地等分。圖4b說明圖2a的架構(gòu)中的DAC 22_k的轉(zhuǎn)移特性的圖表，其中水平軸與對(duì)應(yīng)于輸入電壓的輸入到DAC 22_k的數(shù)字?jǐn)?shù)據(jù)Din的值對(duì)應(yīng)，且作為響應(yīng)垂直軸與來自DAC 22_k的模擬輸出電壓Vout(V1或V2，視情況而定)對(duì)應(yīng)。共模電壓V_CM設(shè)置圖4b的圖表的起點(diǎn)(即，交叉點(diǎn))。為了獲得高于V_CM的電壓，選擇高于電阻器串中的共模點(diǎn)的分接點(diǎn)，且通過選擇低于共模點(diǎn)的分接點(diǎn)來獲得更低電壓。如果需要，那么可編碼分接選擇器44₁、44₂以沿相反方向隨Din值改變，如圖4b所建議。如從圖4b顯而易見，DAC 22_k的總轉(zhuǎn)移特性在通過共模電壓V_CM設(shè)置的起點(diǎn)附近的區(qū)域中、在其操作特性的中心附近大體上呈線性，但在其極端處開始偏離所述線性度，如由曲線拐點(diǎn)附近大于來自起點(diǎn)的第一差分Δ₁的電壓差分Δ₂所指示。

在圖2a的相移器配置中，電壓產(chǎn)生器V1_ref；V2_ref分別將穩(wěn)定參考電壓施加于晶體管40₁、40₂的柵極，使得電流I1及I2是固定DC量。然后，電阻R的n個(gè)單位定義DAC 22_k的分辨率。例如，如果R＝10Ω且I1＝0.1mA，那么電壓V1的分辨率將約1mV。

根據(jù)此實(shí)施例，可最優(yōu)化可產(chǎn)生電壓V1、V2、V3、V4且因此建立增益α、β的總準(zhǔn)確度及線性度。額外地，通過在此有限(大體上有限)范圍中操作DAC 22_k，與常規(guī)相移器及相似電路相比，可在極高分辨率下產(chǎn)生每個(gè)信號(hào)的相位角。在例如圖2a中的實(shí)例中所展示的發(fā)射器應(yīng)用中，可因此在高分辨率下精確地且準(zhǔn)確地控制來自多個(gè)天線的信號(hào)當(dāng)中的相位關(guān)系，其導(dǎo)致波前的極佳定向控制。

在上文關(guān)于圖2a所描述的發(fā)射器架構(gòu)中，DAC 22產(chǎn)生確定增益α、β的DC電壓V1、V2、V3、V4，且因此相位插值器20_x操作為相移器。然而，此些實(shí)施例的電路及系統(tǒng)實(shí)施方案可容易經(jīng)重新配置以具體來說通過將圖3的相位插值器20_x操作為混頻器而用于數(shù)據(jù)通信或其它調(diào)制信號(hào)應(yīng)用中。在此配置中，電壓V1(t)、V2(t)、V3(t)、V4(t)各自構(gòu)成選定頻率的周期性信號(hào)，例如傳達(dá)調(diào)制信號(hào)的基帶頻率；在此混頻器布置中，電壓V3(t)及V4(t)相對(duì)于電壓V1(t)及V2(t)成90°相位角。對(duì)于其中基帶波形是正弦cos(ω_BBt)的實(shí)例，電壓V1(t)與V2(t)之間的差分電壓建立AC增益信號(hào)αcos(ω_BBt)，且電壓V3(t)與V4(t)之間的差分電壓建立AC增益信號(hào)βcos(ω_BBt+90°)。如前述，增益量值α、β具有以下關(guān)系：

且

α²+β²＝1

以產(chǎn)生輸出信號(hào)Y(t)：

Y(t)＝αA cos(ω_BBt)cos(ω_RFt)+βA cos(ω_BBt+90°)cos(ω_RFt+90°)

＝A cos((ω_RF+ω_BB)t+φ)

其中：

$\mathrm{\φ}={\tan }^{-1}\left(\frac{\mathrm{\β}}{\mathrm{\α}}\right)$

圖2b說明用于此實(shí)施方案的架構(gòu)的實(shí)例，其中相位插值器20_x被操作為例如可用于波束成形應(yīng)用中的混頻器，而非操作為相移器。此架構(gòu)與圖2a的多天線發(fā)射器架構(gòu)相似，但添加了來自振蕩器24I、24Q的施加于DAC 22的基帶信號(hào)。在此布置中，基帶振蕩器24I產(chǎn)生基帶頻率ω_BB的同相位周期性信號(hào)Acos(ω_BBt)，且基帶振蕩器24Q產(chǎn)生所述相同頻率的正交相位周期性信號(hào)Acos(ω_BBt+90°)。參考圖4a中所展示的實(shí)施例，由基帶振蕩器24I、24Q產(chǎn)生的周期性信號(hào)施加于電壓產(chǎn)生器V1_ref；V2_ref，具體來說其中同相位信號(hào)Acos(ω_BBt)施加于產(chǎn)生電壓V1及V2的那些DAC 22，且正交相位信號(hào)Acos(ω_BBt+90°)施加于產(chǎn)生電壓V3、V4的那些DAC。在此混頻器配置中，電壓產(chǎn)生器V1_ref；V2_ref控制相應(yīng)晶體管40₁、40₂傳導(dǎo)處于基帶頻率但彼此相位相反(即，一者的相位是0°且另一者的相位是180°)的相量電流I1及I2。在此配置中，依賴于完全對(duì)稱及線性疊加，再次將共模電壓V_CM保持于所期望共模DC電平。可由分接選擇器44₁、44₂(通常被建構(gòu)為發(fā)射柵極)再次選擇電壓V1及V2，以選擇所期望分接點(diǎn)按與上文所描述的DC情況相同但AC信號(hào)處于基帶頻率的方式實(shí)施所期望α及β值。因此，在兩種情況下(DC及AC)，將共模電壓V_CM保持于DC點(diǎn)處，且由α及β值反映的三角權(quán)重是使用分接點(diǎn)來實(shí)施。因此，DAC 22將產(chǎn)生基帶頻率ω_BBt且0°及90°相位的電壓V1_x(t)、V2_x(t)、V3_x(t)、V4_x(t)以用于施加于相位插值器20_x，所述相位插值器20_x在每個(gè)通道的輸出處產(chǎn)生經(jīng)混合信號(hào)Y_x(t)。功率放大器級(jí)18_x、19_x各自在端子D_out處產(chǎn)生所得經(jīng)調(diào)制信號(hào)以傳達(dá)由DAC 22在數(shù)字輸入Din處接收的輸入數(shù)據(jù)。

因此，根據(jù)此實(shí)施例，將相位插值器20_x重新配置為混頻器而非相移器(而且不是反之亦然)無需改變相位插值器20_x自身的電路；而是，需要特定實(shí)施方案的架構(gòu)，相位插值器20_x將此重新配置實(shí)現(xiàn)為所述架構(gòu)。因此，顯著改善電路設(shè)計(jì)及靈活性。此混頻器配置可單平衡或雙平衡；在雙平衡情況下，上切換四元組接收較低頻率(例如，基帶頻率)輸入。

根據(jù)此些實(shí)施例，相位插值器20_x的構(gòu)造及相位插值器20_x作為相移器或混頻器的可配置操作與用于此些功能的常規(guī)電路相比提供重要優(yōu)點(diǎn)及優(yōu)勢(shì)。特定來說，參考圖3，歸因于由尾晶體管32a到34a的柵極提供的高輸入阻抗而以高Q因子驅(qū)動(dòng)VCO 12I、12Q的輸出，且從VCO 12I、12Q到相位插值器20_x的所得DC耦合振幅極大地減小相位插值器20_x與VCO 12I、12Q之間的接口處的功率損耗，且導(dǎo)致金屬化堆疊的最大導(dǎo)體寬度的利用。額外地，由相位插值器20_x呈現(xiàn)給VCO 12I、12Q的負(fù)載是恒定的，并且在相位插值器20_x內(nèi)的多個(gè)分支當(dāng)中且在相位插值器20_x當(dāng)中是一致的。此構(gòu)造還提供與朝向VCO 12I、12Q的下游功率放大器級(jí)(例如，圖2a及2b的功率放大器18_x、19_x)的良好反向隔離。

此外，相位插值器20_x的晶體管四元組的基于電阻器的偽差分輸入級(jí)在操作中是相當(dāng)線性的，且能夠支持高振幅擺動(dòng)，同時(shí)允許DAC 22在其大體上線性的動(dòng)態(tài)范圍中操作，從而導(dǎo)致準(zhǔn)確、精確且高分辨率的相移及混頻性能。額外地，相位插值器20_x的分支的共源共柵布置抑制來自DAC 22的噪聲出現(xiàn)于輸出信號(hào)Y(t)中。具體來說通過視情況調(diào)整DAC代碼，可容易達(dá)成且自動(dòng)應(yīng)用相位插值器20_x的過程補(bǔ)償及校準(zhǔn)。且因?yàn)樵贒C處實(shí)施此補(bǔ)償及(確實(shí))相移自身，所以可準(zhǔn)確地且精確地控制輸出相位角。還可從此些實(shí)施例實(shí)現(xiàn)高頻操作，因?yàn)榭赏ㄟ^近最小長(zhǎng)度裝置實(shí)現(xiàn)相位插值器20_x的晶體管30、32。

根據(jù)另一實(shí)施例，提供一種相位插值器，其中增益α、β可部分通過來自DAC以在電域中執(zhí)行信號(hào)縮放的輸出電壓及部分通過與負(fù)載相關(guān)聯(lián)的磁耦合來實(shí)施。圖5說明根據(jù)此實(shí)施例的相位插值器40_x的實(shí)施方案。

在此實(shí)施方案中，與上文所描述相似，相位插值器40_x被建構(gòu)為一對(duì)晶體管“四元組”，所述四元組中的每個(gè)包含兩對(duì)n通道MOS晶體管。在相位插值器40_x的一對(duì)第一四元組中，晶體管50a1、50a2分別具有一起連接在尾晶體管52a的漏極處的源節(jié)點(diǎn)及接收電壓V1、V2的柵極。相似地，此四元組的另一對(duì)的晶體管50b1、50b2分別具有一起連接在尾晶體管52b的漏極處的源節(jié)點(diǎn)及通過電壓V1、V2接收差分增益信號(hào)的柵極。尾晶體管52a、52b具有分別經(jīng)由電阻器54a、54b耦合到接地的源極及分別從VCO 12I接收0°相位信號(hào)VCO_0°及180°相位信號(hào)VCO_180°的柵極。晶體管50a2、50a3的漏極偏壓到Vdd電力供應(yīng)器。

相似地建構(gòu)相位插值器40_x中的另一四元組。晶體管50c3、50c4具有一起連接在尾晶體管52c的漏極處的源節(jié)點(diǎn)，且晶體管50d3、50d4具有一起連接在尾晶體管52d的漏極處的源節(jié)點(diǎn)。晶體管50c4及50d4的漏極偏壓到Vdd電力供應(yīng)器。電壓V3施加于晶體管50c3、50d3的柵極處，且電壓V4施加于晶體管50c4、50d4的柵極處。尾晶體管52c、52d具有分別經(jīng)由電阻器54c、54d耦合到接地的源極及分別從VCO 12Q接收90°相位及270°相位的差分周期性信號(hào)的柵極。

由相位插值器40_x的兩個(gè)四元組所見的負(fù)載是由變壓器55₁、55₂構(gòu)成，且因此，所述四元組到此負(fù)載的耦合與上文結(jié)合相位插值器20_x所描述的耦合不同。在此實(shí)施例中，晶體管50a1及50b3的漏極連接到變壓器55₁的初級(jí)的相對(duì)側(cè)，其中橫跨所述初級(jí)的信號(hào)構(gòu)成由相位插值器40_x產(chǎn)生的經(jīng)組合差分信號(hào)的第一相位φ₁。相似地，晶體管50c3及50d3的漏極連接到變壓器55₂的初級(jí)的相對(duì)側(cè)，且建立差分輸出信號(hào)的第二相位φ₂。變壓器55₁、55₂的次級(jí)串聯(lián)連接在出現(xiàn)輸出信號(hào)的端子φ_out與接地之間。因此，變壓器55₁、55₂的串聯(lián)連接執(zhí)行求和函數(shù)，從而有效地對(duì)通過操作晶體管四元組對(duì)橫跨變壓器55₁、55₂的次級(jí)引發(fā)的電壓求和。

在此實(shí)施例中，變壓器55₁、55₂的磁耦合構(gòu)成施加于經(jīng)組合信號(hào)的同相位分量及正交相位分量的增益α、β的一部分。差分電壓V1–V2及V3–V4構(gòu)成那些增益的另一部分。更具體來說，運(yùn)用被配置為相移器的相位插值器40_x，可將增益α、β視為變壓器55₁、55₂的耦合因子α₀、β₀分別與分別同差分電壓V1–V2、V3–V4成比例的項(xiàng)的乘積：

α＝α₀k(V1-V2)

β＝β₀k(V3-V4)

其中k是比例常數(shù)。在相位插值器40_x的一個(gè)應(yīng)用中，變壓器55₁、55₂的耦合因子α₀、β₀構(gòu)成總相應(yīng)增益α、β的較大部分，即，粗相移控制，而差分電壓應(yīng)用更精細(xì)調(diào)整以達(dá)到總增益α、β。當(dāng)然，在設(shè)置總增益α、β時(shí)耦合因子α₀、β₀對(duì)差分電壓的比例可根據(jù)需要而變化。

相位插值器40_x的操作將與上文結(jié)合相位插值器20_x所描述的操作相似。如前述，參考圖5的左手側(cè)四元組中的第一對(duì)晶體管，周期性信號(hào)VCO_0°控制由尾晶體管52a、52b傳導(dǎo)的電流，所述電流中的每個(gè)是由其相應(yīng)晶體管對(duì)50a1/2、50b1/2傳導(dǎo)的電流的和。來自DAC 22的電壓V1與V2之間的差分電壓控制由晶體管50a1相對(duì)于晶體管50a2傳導(dǎo)的差分電流及由晶體管50b1相對(duì)于晶體管50b2傳導(dǎo)的差分電流，所述差分電流貢獻(xiàn)于由尾晶體管52a、52b傳導(dǎo)的那些和電流。因此，電壓V1與V2之間的差分確定傳導(dǎo)通過變壓器55₁的初級(jí)的電流φ₁的量值，在此相移器配置中所述變壓器55₁將處于由VCO 12I確定的RF頻率。由所述電流在變壓器55₁的初級(jí)中引發(fā)的電壓將根據(jù)耦合系數(shù)α₀耦合到變壓器55₁的次級(jí)，且與通過操作另一四元組橫跨變壓器55₂的次級(jí)引發(fā)的電壓求和。

相似地，周期性信號(hào)VCO_90°及VCO_270°控制由尾晶體管52c、52d傳導(dǎo)的電流及(因此)由相關(guān)聯(lián)晶體管對(duì)50c3/4、50d3/4傳導(dǎo)的電流的和，且電壓V3與V4之間的差分電壓控制由那些晶體管在右手側(cè)四元組中傳導(dǎo)的差分電流及(因此)通過變壓器55₂的初級(jí)的正交相位電流φ₂的振幅。變壓器55₂的初級(jí)中引發(fā)的電壓根據(jù)耦合系數(shù)β₀耦合到變壓器55₂的次級(jí)，且與橫跨變壓器55₁的次級(jí)引發(fā)的電壓求和以構(gòu)成輸出信號(hào)φ_out。

本發(fā)明的此實(shí)施例的相位插值器40_x可替代地通過施加選定頻率(例如調(diào)制信號(hào)的基帶頻率)的周期性信號(hào)(如例如上文結(jié)合圖2b的混頻器架構(gòu)所描述的電壓V1(t)、V2(t)、V3(t)、V4(t))配置為混頻器。如前述，在此混頻器配置中，V3(t)及V4(t))將相對(duì)于電壓V1(t)及V2(t)成某相位角(例如，90°)。

預(yù)期相位插值器40_x的變壓器55₁、55₂可通過任何數(shù)量的常規(guī)方法來實(shí)現(xiàn)，包含實(shí)現(xiàn)為集成到相同集成電路(其中實(shí)現(xiàn)相位插值器40_x的其余部分)中的變壓器，或替代地實(shí)現(xiàn)為所述集成電路的外部組件。對(duì)于相對(duì)高頻(例如在RF帶中)，預(yù)期電感器大小通常將足夠小以便與集成電路中的形成兼容。

在特定實(shí)施例中，預(yù)期用于相位插值器40_x中的變壓器55₁、55₂的特定實(shí)施方案。在圖6a中說明預(yù)期尤其面積優(yōu)化的一個(gè)實(shí)施方案，圖6a是實(shí)現(xiàn)變壓器55₁、55₂的集成電路的一部分的平面視圖的示意圖。在此布置中，導(dǎo)體55_1P形成在集成電路的一個(gè)金屬化層中，且形成為在終端處連接到晶體管50a1、50b1的漏極以便接收由圖5的左手側(cè)四元組產(chǎn)生的電流φ₁的矩形回路。導(dǎo)體55_2P相似地形成為矩形回路，但形成在集成電路中與導(dǎo)體55_1P的金屬化層不同的金屬化層中，且上覆于(或下伏于)導(dǎo)體55_1P。導(dǎo)體55_2P的終端連接到晶體管50c3、50d3的漏極以接收由圖5的右手側(cè)四元組產(chǎn)生的電流φ₂。在此實(shí)施例中，導(dǎo)體55_2dary形成在與導(dǎo)體55_1P、55_2P的金屬化層不同的金屬化層中，且上覆于導(dǎo)體55_1P、55_2P、下伏于導(dǎo)體55_1P、55_2P或安置于導(dǎo)體55_1P與55_2P之間。在此實(shí)施例中，導(dǎo)體55_2dary具有某形狀以便具有平行于導(dǎo)體55_1P、55_2P中的每個(gè)的分段的分段。在此實(shí)例中，導(dǎo)體55_2dary是八角形，但預(yù)期其它多邊形形狀。導(dǎo)體55_2dary的終端中的一者連接到接地，且輸出信號(hào)φ_out將出現(xiàn)于另一終端處。

圖6a的結(jié)構(gòu)操作為相位插值器40_x的變壓器55₁、55₂。然而，導(dǎo)體55_1P、55_2P相對(duì)于彼此的放置經(jīng)布置使得導(dǎo)體55_1P、55_2P在其相交點(diǎn)處(在圖6a的視圖的“x-y”平面中)是垂直的。額外地，電流φ₁、φ₂相對(duì)于彼此具有90°相對(duì)相位。此因素限制(如果無法消除)導(dǎo)體55_1P與55_2P之間的顯著耦合。因此，由導(dǎo)體55_1P傳導(dǎo)到導(dǎo)體55_2P的電流φ₁的任何耦合將不顯著影響正交電流φ₂，且反之亦然，從而保持已從相位插值獲得的相移的準(zhǔn)確度。然而，因?yàn)閷?dǎo)體55_2dary具有平行于且接近于導(dǎo)體55_1P、55_2P中的每個(gè)的分段的分段，所以通過導(dǎo)體55_1P及55_2P的電流φ₁、φ₂中的每個(gè)將耦合到導(dǎo)體55_2dary，從而引發(fā)輸出信號(hào)φ_out中的電壓。

如所屬技術(shù)領(lǐng)域中已知，平行導(dǎo)線分段之間的電感耦合與導(dǎo)線平行于彼此的距離成比例地變化，且與那些導(dǎo)線之間的距離成反比地變化。因此，導(dǎo)體55_1P及55_2P與導(dǎo)體55_2dary之間的電感耦合的量值將取決于那些導(dǎo)體的平行分段的長(zhǎng)度及所述那些的平行分段之間的相對(duì)距離(例如，圖6a的距離d₁及d₂)。因此，可通過部署導(dǎo)體55_1P及55_2P以及導(dǎo)體55_2dary(具體來說那些導(dǎo)體當(dāng)中的平行分段的長(zhǎng)度及間隔)建立變壓器55₁、55₂的耦合因子α₀、β₀。此布局應(yīng)考慮變壓器55₁、55₂的此些耦合因子α₀、β₀(與差分電壓V1–V2及V3–V4相比)確定總增益α、β的程度。且在導(dǎo)體55_1P、55_2P及55_2dary的布局與DAC 22的操作之間，控制此些總增益α、β以便服從以下關(guān)系：

且

α₀²+β₀²＝1

預(yù)期參考本說明書的所屬領(lǐng)域的技術(shù)人員將容易能夠部署導(dǎo)體55_1P、55_2P及55_2dary，且能夠控制DAC 22或用來建立差分電壓V1–V2及V3–V4的此類其它電路，以便達(dá)到所期望操作點(diǎn)。

進(jìn)一步預(yù)期此實(shí)施例的一些實(shí)現(xiàn)將提供具有不同局部的導(dǎo)體55_1P、55_2P及55_2dary的多個(gè)實(shí)例，以便定義全部可用于相位插值器40_x的每個(gè)實(shí)例的耦合因子α₀、β₀的不同值。此實(shí)施方案將允許例如在后期制造階段(例如，集成電路中的上金屬化層)或甚至在制造之后(例如，通過電氣工程)選擇用于每個(gè)相位插值器40_x的耦合因子α₀、β₀的特定對(duì)。因此，此實(shí)施例可對(duì)此實(shí)施例的實(shí)施方案提供廣泛范圍的靈活性。

圖6b及6c再次通過集成電路的一部分的平面視圖的示意圖說明根據(jù)另一實(shí)施例的變壓器55₁、55₂的構(gòu)造。在此布置中，變壓器55₁、55₂是通過相鄰導(dǎo)體束55'來實(shí)現(xiàn)，所述束55'形成為上覆于彼此的三個(gè)金屬化層64a、64b、64c的八邊形，如圖6c的橫截面中所展示。在此實(shí)施例中，此些金屬化層64a、64b、64c形成在集成電路的不同金屬層中，但沿其長(zhǎng)度周期性地電接觸。如圖6c中所展示，金屬化層64a、64b、64c彼此堆疊，上覆于半導(dǎo)體本體60(集成電路的晶體管及其它電路組件形成在半導(dǎo)體本體60處且形成到半導(dǎo)體本體60中)，并且彼此絕緣且通過絕緣體62的一或多個(gè)層而與半導(dǎo)體本體60絕緣。塞子65沿束55'的圓形路徑的長(zhǎng)度安置在選定位置處，以便將金屬化層64a、64b、64c電捆綁在一起。

在此實(shí)施例中，預(yù)定分接點(diǎn)58沿束55'的圓形回路提供在選定位置處。此些分接點(diǎn)連接到金屬化層64a、64b、64c中的一者或多者，例如連接到最高金屬化層64c，如圖6c中所展示。束55'在一端處連接到接地，且連接到在與接地連接大致上完全相反的位置處出現(xiàn)輸出信號(hào)φ_out的端子。在此實(shí)施例中，晶體管50a1及50b1例如橫跨對(duì)稱分接點(diǎn)相對(duì)于接地及施加電流φ₁的輸出端子(如圖6b中所展示)連接到此些分接點(diǎn)58中的選定者。相似地，晶體管50c3、50d3連接到出現(xiàn)電流φ₂的選定分接點(diǎn)58。如果需要，那么電流φ₁及φ₂可施加于金屬化層64a、64b、64c中的彼此不同者，且輸出信號(hào)φ_out可出現(xiàn)于三個(gè)層64a、64b、64c中不接收電流φ₁及φ₂中的任一者的一個(gè)層處。

在此實(shí)施例中，出現(xiàn)電流φ₁、φ₂的特定分接點(diǎn)58的選擇分別基于電流φ₁、φ₂行進(jìn)到接地端子的相對(duì)距離l₁、l₂(相對(duì)于輸出信號(hào)φ_out端子之間行進(jìn)的總距離l)，確定變壓器55₁、55₂的耦合因子α₀、β₀。更具體來說，可將變壓器55₁、55₂的耦合因子α₀、β₀確定為：

${\mathrm{\α}}_0=\frac{l_1}{l}$

及

${\mathrm{\β}}_0=\frac{l_2}{l}$

預(yù)期可在后期制造階段(例如，集成電路中的上金屬化層)或甚至在制造之后(例如，通過電氣工程)進(jìn)行用來達(dá)成所期望耦合因子α₀、β₀的分接點(diǎn)58的此選擇。因此，此實(shí)施例還可對(duì)此實(shí)施例的實(shí)施方案提供廣泛范圍的靈活性。變壓器55₁、55₂通過上覆且捆綁的金屬化層64a、64b、64c的束55'的此建構(gòu)導(dǎo)致由實(shí)際上較厚導(dǎo)體攜帶的電流φ₁及φ₂以及輸出信號(hào)φ_out中的每個(gè)，且因此展現(xiàn)較低串聯(lián)電阻，同時(shí)仍獲得變壓器55₁、55₂的電感耦合。

根據(jù)此些實(shí)施例，相位插值器及相關(guān)聯(lián)電路的建構(gòu)及操作可在其操作范圍內(nèi)提供極佳線性度連同準(zhǔn)確、精確且高分辨率的相移及混頻性能的重要優(yōu)點(diǎn)。根據(jù)此些實(shí)施例，噪聲抑制是極佳的，且可容易達(dá)成補(bǔ)償及校準(zhǔn)過程變化的能力。且因?yàn)橛性囱b置可由最小特征大小或近最小特征大小的晶體管來實(shí)施，所以此些電路能夠在例如RF帶中進(jìn)行高頻操作。

雖然本說明書中已描述一或多個(gè)實(shí)施例，但(當(dāng)然)預(yù)期此些實(shí)施例的修改及替代物，所屬領(lǐng)域的一般技術(shù)人員參考本發(fā)明書及其附圖將明白此些修改及替代物能夠獲得本發(fā)明的一或多個(gè)優(yōu)點(diǎn)及優(yōu)勢(shì)。預(yù)期此些修改及替代物是在如本文中主張的本發(fā)明的范圍內(nèi)。