本發(fā)明涉及模數(shù)轉(zhuǎn)換器設(shè)計(jì)領(lǐng)域，尤其涉及額外環(huán)路延遲(excess loop delay，ELD)補(bǔ)償電路、方法和連續(xù)時(shí)間Δ-Σ模數(shù)轉(zhuǎn)換器。

背景技術(shù)：

在無線通信領(lǐng)域，連續(xù)時(shí)間Δ-Σ模數(shù)轉(zhuǎn)換器越來越受到人們的關(guān)注。與離散時(shí)間Δ-Σ模數(shù)轉(zhuǎn)換器相比，連續(xù)時(shí)間Δ-Σ模數(shù)轉(zhuǎn)換器降低了對(duì)運(yùn)算放大器的帶寬需求，進(jìn)而可以降低電路的功耗。另外，由于連續(xù)時(shí)間Δ-Σ模數(shù)轉(zhuǎn)換器固有的抗混疊特性和對(duì)于工藝偏差的不敏感，非常有利于應(yīng)用在射頻(Radio Frequency，RF)接收機(jī)中。

圖1為現(xiàn)有技術(shù)中連續(xù)時(shí)間Δ-Σ模數(shù)轉(zhuǎn)換器的組成結(jié)構(gòu)示意圖，如圖1所示，該連續(xù)時(shí)間Δ-Σ模數(shù)轉(zhuǎn)換器包括：量化器100、第1級(jí)數(shù)模轉(zhuǎn)換器DAC1至第n級(jí)數(shù)模轉(zhuǎn)換器DACn、第1級(jí)加法器Σ1至第n級(jí)加法器Σn、以及依次串聯(lián)相接的第1級(jí)積分器S1至第n級(jí)積分器Sn，n為自然數(shù)；其中，第1級(jí)積分器S1的輸入端用于接收需要進(jìn)行模數(shù)轉(zhuǎn)換的模擬信號(hào)，量化器100的輸入端連接第n級(jí)積分器Sn的輸出端，第i級(jí)數(shù)模轉(zhuǎn)換器DACi接在量化器100輸出端和第i級(jí)積分器Si輸入端之間，i取1至n；第i級(jí)數(shù)模轉(zhuǎn)換器DACi用于接收量化器輸出信號(hào)，對(duì)量化器輸出信號(hào)進(jìn)行數(shù)模轉(zhuǎn)換，將數(shù)模轉(zhuǎn)換后生成的數(shù)字信號(hào)反饋至第i級(jí)積分器Si的輸入端；第i級(jí)加法器Σi用于對(duì)第i級(jí)數(shù)模轉(zhuǎn)換器DACi的輸出信號(hào)和第i級(jí)積分器輸入信號(hào)的求和操作，求和后的信號(hào)輸入至第i級(jí)積分器。這里，經(jīng)量化器100量化處理后的數(shù)字信號(hào)為連續(xù)時(shí)間Δ-Σ模數(shù)轉(zhuǎn)換器最終輸出的數(shù)字信號(hào)。

在實(shí)際的連續(xù)時(shí)間Δ-Σ模數(shù)轉(zhuǎn)換器中，由于MOS器件有限的開關(guān)速度， 導(dǎo)致從量化器100的采樣時(shí)刻開始到每個(gè)數(shù)模轉(zhuǎn)換器的產(chǎn)生相應(yīng)的輸出為止，存在一段延遲時(shí)間。此段延遲時(shí)間被稱之為ELD時(shí)間，這里，ELD時(shí)間表示為τ_eld。ELD時(shí)間可能造成連續(xù)時(shí)間Δ-Σ模數(shù)轉(zhuǎn)換器的動(dòng)態(tài)范圍的損失，甚至影響到連續(xù)時(shí)間Δ-Σ模數(shù)轉(zhuǎn)換器中環(huán)路的穩(wěn)定性。

在現(xiàn)有技術(shù)中，可以針對(duì)ELD時(shí)間進(jìn)行ELD補(bǔ)償。如圖1所示，現(xiàn)有技術(shù)中進(jìn)行ELD補(bǔ)償?shù)姆桨笧椋涸黾右粋€(gè)后級(jí)加法器Σ和一個(gè)用于補(bǔ)償ELD時(shí)間的補(bǔ)償電路101，補(bǔ)償電路101的輸入端連接量化器100的輸出端，補(bǔ)償電路101的輸出信號(hào)與第n級(jí)積分器的輸出信號(hào)進(jìn)行求和后被發(fā)送至量化器100的輸入端。

但是，上述這種ELD補(bǔ)償方案存在如下問題：ELD時(shí)間τ_eld在實(shí)際電路中會(huì)受到多種因素的影響，難以準(zhǔn)確量化，進(jìn)而對(duì)ELD補(bǔ)償?shù)男Ч斐捎绊憽?/p>

技術(shù)實(shí)現(xiàn)要素：

為解決上述技術(shù)問題，本發(fā)明實(shí)施例期望提供一種ELD補(bǔ)償電路、方法和連續(xù)時(shí)間Δ-Σ模數(shù)轉(zhuǎn)換器，能夠靈活地對(duì)連續(xù)時(shí)間Δ-Σ模數(shù)轉(zhuǎn)換器進(jìn)行ELD補(bǔ)償，滿足多種應(yīng)用場(chǎng)景的需求。

本發(fā)明的技術(shù)方案是這樣實(shí)現(xiàn)的：

本發(fā)明實(shí)施例提供了一種ELD補(bǔ)償電路，所述電路用于對(duì)連續(xù)時(shí)間Δ-Σ模數(shù)轉(zhuǎn)換器的ELD時(shí)間進(jìn)行ELD補(bǔ)償，所述電路包括：延時(shí)模塊和補(bǔ)償模塊；其中，

所述延時(shí)模塊，用于在預(yù)設(shè)的多個(gè)延時(shí)時(shí)間中選擇一個(gè)延時(shí)時(shí)間，基于所選擇的延時(shí)時(shí)間將自身接收的信號(hào)延時(shí)輸出；

所述補(bǔ)償模塊，用于根據(jù)所述延時(shí)模塊延時(shí)輸出的信號(hào)進(jìn)行ELD補(bǔ)償。

上述方案中，所述連續(xù)時(shí)間Δ-Σ模數(shù)轉(zhuǎn)換器包括量化器、第1級(jí)數(shù)模轉(zhuǎn)換器DAC至第n級(jí)DAC、以及依次串聯(lián)相接的第1級(jí)積分器至第n級(jí)積分器，n為自然數(shù)；其中，第i級(jí)DAC接在量化器輸出端和第i級(jí)積分器輸入端之間，i取1至n；

所述補(bǔ)償模塊，用于對(duì)延時(shí)模塊延時(shí)輸出的信號(hào)進(jìn)行數(shù)模轉(zhuǎn)換，并將數(shù)模轉(zhuǎn)換結(jié)果以差分形式反饋到第n級(jí)積分器的輸入端進(jìn)行求和操作。

上述方案中，所述補(bǔ)償模塊，用于通過復(fù)用所述連續(xù)時(shí)間Δ-Σ模數(shù)轉(zhuǎn)換器的第n級(jí)數(shù)模轉(zhuǎn)換器，對(duì)所述延時(shí)模塊延時(shí)輸出的信號(hào)進(jìn)行數(shù)模轉(zhuǎn)換。

上述方案中，所述補(bǔ)償模塊，用于根據(jù)設(shè)置的ELD補(bǔ)償系數(shù)，對(duì)延時(shí)模塊延時(shí)輸出的信號(hào)進(jìn)行數(shù)模轉(zhuǎn)換，將數(shù)模轉(zhuǎn)換后的模擬信號(hào)以差分形式發(fā)送至所述連續(xù)時(shí)間Δ-Σ模數(shù)轉(zhuǎn)換器的第n級(jí)積分器的虛地點(diǎn)。

上述方案中，所述電路還包括延遲鎖相環(huán)DLL，所述DLL用于使所述延時(shí)模塊所選擇的延時(shí)時(shí)間保持不變。

上述方案中，所述延時(shí)模塊，用于接收所述連續(xù)時(shí)間Δ-Σ模數(shù)轉(zhuǎn)換器的量化器的輸出信號(hào)，對(duì)所接收到的信號(hào)進(jìn)行延時(shí)處理，將延時(shí)處理后的信號(hào)發(fā)送至補(bǔ)償模塊；或者，

所述延時(shí)模塊，用于接收所述連續(xù)時(shí)間Δ-Σ模數(shù)轉(zhuǎn)換器的輸入時(shí)鐘信號(hào)，對(duì)所接收到的時(shí)鐘信號(hào)進(jìn)行延時(shí)處理，將延時(shí)處理后的時(shí)鐘信號(hào)發(fā)送至所述連續(xù)時(shí)間Δ-Σ模數(shù)轉(zhuǎn)換器的量化器的時(shí)鐘信號(hào)輸入端。

本發(fā)明實(shí)施例還提供了一種連續(xù)時(shí)間Δ-Σ模數(shù)轉(zhuǎn)換器，包括上述任意一種ELD補(bǔ)償電路。

本發(fā)明實(shí)施例還提供了一種額外環(huán)路延遲ELD補(bǔ)償方法，包括：

針對(duì)連續(xù)時(shí)間Δ-Σ模數(shù)轉(zhuǎn)換器設(shè)置延時(shí)模塊，延時(shí)模塊在預(yù)設(shè)的多個(gè)延時(shí)時(shí)間中選擇一個(gè)延時(shí)時(shí)間，基于所選擇的延時(shí)時(shí)間將自身接收的信號(hào)延時(shí)輸出；

根據(jù)所述延時(shí)模塊延時(shí)輸出的信號(hào)，對(duì)所述連續(xù)時(shí)間Δ-Σ模數(shù)轉(zhuǎn)換器的ELD時(shí)間進(jìn)行ELD補(bǔ)償。

上述方案中，所述連續(xù)時(shí)間Δ-Σ模數(shù)轉(zhuǎn)換器包括量化器、第1級(jí)數(shù)模轉(zhuǎn)換器至第n級(jí)數(shù)模轉(zhuǎn)換器、以及依次串聯(lián)相接的第1級(jí)積分器至第n級(jí)積分器，n為自然數(shù)；其中，第i級(jí)數(shù)模轉(zhuǎn)換器，用于接收量化器輸出信號(hào)，對(duì)量化器輸出信號(hào)進(jìn)行數(shù)模轉(zhuǎn)換，將數(shù)模轉(zhuǎn)換后生成的數(shù)字信號(hào)反饋至第i級(jí)積分器的輸入端，i取1至n；

所述根據(jù)所述延時(shí)模塊延時(shí)輸出的信號(hào)，對(duì)所述連續(xù)時(shí)間Δ-Σ模數(shù)轉(zhuǎn)換器的ELD時(shí)間進(jìn)行ELD補(bǔ)償，包括：對(duì)延時(shí)模塊延時(shí)輸出的信號(hào)進(jìn)行數(shù)模轉(zhuǎn)換，并將數(shù)模轉(zhuǎn)換結(jié)果以差分形式反饋到第n級(jí)積分器的輸入端進(jìn)行求和操作。

上述方案中，所述對(duì)延時(shí)模塊延時(shí)輸出的信號(hào)進(jìn)行數(shù)模轉(zhuǎn)換，包括：通過復(fù)用所述連續(xù)時(shí)間Δ-Σ模數(shù)轉(zhuǎn)換器的第n級(jí)數(shù)模轉(zhuǎn)換器，對(duì)所述延時(shí)模塊延時(shí)輸出的信號(hào)進(jìn)行數(shù)模轉(zhuǎn)換。

本發(fā)明實(shí)施例提供的ELD補(bǔ)償電路、方法和連續(xù)時(shí)間Δ-Σ模數(shù)轉(zhuǎn)換器，在預(yù)設(shè)的多個(gè)延時(shí)時(shí)間中選擇一個(gè)延時(shí)時(shí)間，基于該延時(shí)時(shí)間進(jìn)行連續(xù)時(shí)間Δ-Σ模數(shù)轉(zhuǎn)換器的ELD補(bǔ)償，如此，能夠靈活地對(duì)連續(xù)時(shí)間Δ-Σ模數(shù)轉(zhuǎn)換器進(jìn)行ELD補(bǔ)償，滿足多種應(yīng)用場(chǎng)景的需求。

附圖說明

圖1為現(xiàn)有技術(shù)中連續(xù)時(shí)間Δ-Σ模數(shù)轉(zhuǎn)換器的組成結(jié)構(gòu)示意圖；

圖2為本發(fā)明ELD補(bǔ)償電路的第一實(shí)施例的結(jié)構(gòu)示意圖；

圖3為本發(fā)明ELD補(bǔ)償電路的第一實(shí)施例的第一具體組成結(jié)構(gòu)示意圖；

圖4為本發(fā)明ELD補(bǔ)償電路的第一實(shí)施例中延時(shí)模塊的第一組成結(jié)構(gòu)示意圖；

圖5為本發(fā)明ELD補(bǔ)償電路的第一實(shí)施例中延時(shí)模塊的第二組成結(jié)構(gòu)示意圖；

圖6為本發(fā)明ELD補(bǔ)償電路的第一實(shí)施例中延遲鎖相環(huán)的組成結(jié)構(gòu)示意圖；

圖7為本發(fā)明ELD補(bǔ)償電路的第一實(shí)施例的信號(hào)處理框圖；

圖8為本發(fā)明ELD補(bǔ)償電路的第一實(shí)施例的第二具體組成結(jié)構(gòu)示意圖；

圖9為本發(fā)明各種實(shí)施例的效果示意圖。

具體實(shí)施方式

下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清 楚、完整地描述。

第一實(shí)施例

本發(fā)明實(shí)施例提出了一種ELD補(bǔ)償電路，該補(bǔ)償電路用于對(duì)連續(xù)時(shí)間Δ-Σ模數(shù)轉(zhuǎn)換器的ELD時(shí)間進(jìn)行ELD補(bǔ)償。如圖1所示，連續(xù)時(shí)間Δ-Σ模數(shù)轉(zhuǎn)換器包括量化器100、第1級(jí)數(shù)模轉(zhuǎn)換器DAC1至第n級(jí)數(shù)模轉(zhuǎn)換器DACn、第1級(jí)加法器Σ1至第n級(jí)加法器Σn、以及依次串聯(lián)相接的第1級(jí)積分器S1至第n級(jí)積分器Sn，n為自然數(shù)。

圖2為本發(fā)明ELD補(bǔ)償電路的第一實(shí)施例的結(jié)構(gòu)示意圖，如圖2所示，該電路包括：延時(shí)模塊200和補(bǔ)償模塊201。

下面分兩種情況對(duì)本發(fā)明ELD補(bǔ)償電路的第一實(shí)施例進(jìn)行說明。

第一種情況：延時(shí)模塊200設(shè)置于量化器100和補(bǔ)償模塊201之間。

圖3為本發(fā)明ELD補(bǔ)償電路的第一實(shí)施例的第一具體組成結(jié)構(gòu)示意圖，如圖3所示，ELD補(bǔ)償電路用于對(duì)連續(xù)時(shí)間Δ-Σ模數(shù)轉(zhuǎn)換器的ELD時(shí)間進(jìn)行ELD補(bǔ)償；連續(xù)時(shí)間Δ-Σ模數(shù)轉(zhuǎn)換器包括第1級(jí)數(shù)模轉(zhuǎn)換器DAC1至第n級(jí)數(shù)模轉(zhuǎn)換器DACn，這里，每級(jí)數(shù)模轉(zhuǎn)換器具有差分輸出功能，也就是說，每級(jí)數(shù)模轉(zhuǎn)換器均具有Vout+端和Vout-端，其中，每級(jí)數(shù)模轉(zhuǎn)換器的Vout+端用于輸出第一差分輸出信號(hào)，每級(jí)數(shù)模轉(zhuǎn)換器的Vout-端用于輸出第二差分輸出信號(hào)。

這里，連續(xù)時(shí)間Δ-Σ模數(shù)轉(zhuǎn)換器還包括第1級(jí)積分器S1至第n級(jí)積分器Sn，其中，第i級(jí)積分器Si包括第i級(jí)全差分放大器OPi、兩個(gè)第i電容Ci、以及兩個(gè)第i電阻Ri，i取1至n；第i級(jí)全差分放大器OPi的正輸入端和負(fù)輸出端之間串接有一個(gè)第i電容Ci，第i級(jí)全差分放大器OPi的負(fù)輸入端和正輸出端之間串接有另一個(gè)第i電容Ci，第i級(jí)全差分放大器OPi的正輸入端接有一個(gè)第i電阻Ri，第i級(jí)全差分放大器OPi的負(fù)輸入端接有另一個(gè)第i電阻Ri；全差分放大器有多種具體實(shí)現(xiàn)方式，但不屬于本發(fā)明內(nèi)容，這里不再詳述。

這里，連續(xù)時(shí)間Δ-Σ模數(shù)轉(zhuǎn)換器用于接收差分形式的模擬信號(hào)，該差分形式的模擬信號(hào)被輸入至第1級(jí)積分器的第1電阻R1。

這里，連續(xù)時(shí)間Δ-Σ模數(shù)轉(zhuǎn)換器包括量化器100，量化器100用于接收第n 級(jí)積分器的差分輸出信號(hào)，經(jīng)量化器量化處理后的數(shù)字信號(hào)被發(fā)送至延時(shí)模塊，經(jīng)量化器量化處理后的數(shù)字信號(hào)為連續(xù)時(shí)間Δ-Σ模數(shù)轉(zhuǎn)換器最終輸出的數(shù)字信號(hào)。

延時(shí)模塊200，設(shè)置于量化器100和補(bǔ)償模塊201之間，用于在預(yù)設(shè)的多個(gè)延時(shí)時(shí)間中選擇一個(gè)延時(shí)時(shí)間，基于所選擇的延時(shí)時(shí)間將自身接收的信號(hào)延時(shí)輸出。

具體地，所述延時(shí)模塊200用于接收所述連續(xù)時(shí)間Δ-Σ模數(shù)轉(zhuǎn)換器的量化器的輸出信號(hào)，對(duì)所接收到的信號(hào)進(jìn)行延時(shí)處理，將延時(shí)處理后的信號(hào)分別發(fā)送至補(bǔ)償模塊、以及第1級(jí)數(shù)模轉(zhuǎn)換器DAC1至第n級(jí)數(shù)模轉(zhuǎn)換器DACn的輸入端。顯然，與未設(shè)置延時(shí)模塊的情況相比，延時(shí)模塊可以將經(jīng)量化處理后的信號(hào)延時(shí)輸出。

這里，可以根據(jù)應(yīng)用場(chǎng)景，在預(yù)設(shè)的多個(gè)延時(shí)時(shí)間中選擇一個(gè)延時(shí)時(shí)間；進(jìn)一步地，延時(shí)模塊可以在外部控制信號(hào)的控制下進(jìn)行延時(shí)時(shí)間的調(diào)整，從而靈活地選擇延時(shí)時(shí)間。

下面說明延時(shí)模塊的兩種實(shí)現(xiàn)方式。

圖4為本發(fā)明ELD補(bǔ)償電路的第一實(shí)施例中延時(shí)模塊的第一種實(shí)現(xiàn)方式的組成結(jié)構(gòu)示意圖，如圖4所示，該延時(shí)模塊包括：譯碼器400、第1延時(shí)單元D1至第N延時(shí)單元DN，N為大于1的自然數(shù)，每個(gè)延時(shí)單元用于對(duì)輸入信號(hào)進(jìn)行延時(shí)輸出，各個(gè)延時(shí)單元的延時(shí)值互不相同。IN為延時(shí)模塊的輸入信號(hào)，OUT表示延時(shí)模塊的輸出信號(hào)；所述延時(shí)模塊的輸入信號(hào)分別被發(fā)送至第1延時(shí)單元D1至第N延時(shí)單元DN；ctrl<M:1>為譯碼器的輸入信號(hào)，用于控制譯碼器的輸出值；譯碼器400的輸出端分別連接第1延時(shí)單元D1至第N延時(shí)單元DN的輸入端。

這里，譯碼器可以通過自身的輸出值在N個(gè)延時(shí)單元中選出一個(gè)延時(shí)單元，延時(shí)模塊的輸入信號(hào)通過被選出的延時(shí)單元輸出至下一級(jí)電路，例如，被選出的延時(shí)單元為第k延時(shí)單元，1≤k≤N；則意味著延時(shí)模塊的輸入信號(hào)IN僅通過第k延時(shí)單元進(jìn)行延時(shí)處理。

圖5為本發(fā)明ELD補(bǔ)償電路的第一實(shí)施例中延時(shí)模塊的第二種實(shí)現(xiàn)方式的組成結(jié)構(gòu)示意圖，如圖5所示，該延時(shí)模塊包括：譯碼器500、第1延時(shí)單元D1至第N延時(shí)單元DN、以及第1開關(guān)S1至第N開關(guān)SN，N為大于1的自然數(shù)；其中，第j開關(guān)與第j延時(shí)單元Dj并聯(lián)，j取1至N。每個(gè)延時(shí)單元用于對(duì)輸入信號(hào)進(jìn)行延時(shí)輸出，各個(gè)延時(shí)單元的延時(shí)值互不相同。IN為延時(shí)模塊的輸入信號(hào)，OUT表示延時(shí)模塊的輸出信號(hào)；ctrl<M:1>為譯碼器的輸入信號(hào)，用于控制譯碼器的輸出值；譯碼器500用于分別控制每個(gè)開關(guān)的通斷狀態(tài)。

這里，譯碼器可以根據(jù)自身的輸出值控制一個(gè)開關(guān)處于斷開狀態(tài)，并控制其他開關(guān)處于導(dǎo)通狀態(tài)；這樣，與處于斷開狀態(tài)的開關(guān)的延時(shí)單元被接入電路中，延時(shí)模塊的輸入信號(hào)通過被選出的延時(shí)單元輸出至下一級(jí)電路，例如，處于斷開狀態(tài)的開關(guān)為第k開關(guān)，1≤k≤N；則意味著延時(shí)模塊的輸入信號(hào)IN僅通過第k延時(shí)單元進(jìn)行延時(shí)處理。

由于延時(shí)模塊會(huì)受到工藝偏差、溫度、電壓等外界因素的影響，延時(shí)模塊選擇的延時(shí)時(shí)間可能會(huì)發(fā)生變化，也就是說，與理想情況下選擇的延時(shí)時(shí)間不同。為了解決該問題，可以在本發(fā)明實(shí)施例的ELD補(bǔ)償電路中設(shè)置延遲鎖相環(huán)(Delay-Locked Loop，DLL)301，如圖3所示，延遲鎖相環(huán)301連接延時(shí)模塊200，用于使延時(shí)模塊所選擇的延時(shí)時(shí)間保持不變，實(shí)現(xiàn)對(duì)所選擇的延時(shí)時(shí)間的精確控制。

圖6為本發(fā)明ELD補(bǔ)償電路的第一實(shí)施例中延遲鎖相環(huán)的組成結(jié)構(gòu)示意圖，如圖6所示，延遲鎖相環(huán)包括鑒頻鑒相器(Phase Frequency Detector，PFD)600、電荷泵(Charge Pump)601、環(huán)路濾波器(Loop Filter，LPF)602和第N+1延時(shí)單元603，其中，鑒頻鑒相器600、電荷泵601和環(huán)路濾波器602依次連接，環(huán)路濾波器602的輸出端Vctrl分別連接第N+1延時(shí)單元603的電源、以及所述延時(shí)模塊中N個(gè)延時(shí)單元的電源，這里，第N+1延時(shí)單元603與延時(shí)模塊中任意一個(gè)延時(shí)單元具有完全相同的電路結(jié)構(gòu)和實(shí)現(xiàn)方式。鑒頻鑒相器600用于接收基準(zhǔn)時(shí)鐘以及來自環(huán)路濾波器的反饋時(shí)鐘，通過比較基準(zhǔn)時(shí)鐘與反饋時(shí)鐘，向電荷泵發(fā)送對(duì)應(yīng)的信號(hào)；這里，鑒頻鑒相器600、電荷泵601和 環(huán)路濾波器602具有多種現(xiàn)有的實(shí)現(xiàn)方式，這里不再詳述。

需要說明的是，圖6只示例性地說明了一種延遲鎖相環(huán)的實(shí)現(xiàn)方式，本發(fā)明實(shí)施例可以根據(jù)實(shí)際情況采用延遲鎖相環(huán)的其他實(shí)現(xiàn)方式，這里不再說明。

這里，對(duì)于延時(shí)模塊，可以根據(jù)應(yīng)用場(chǎng)景及第n級(jí)積分器的性能指標(biāo)，來選擇不同的延時(shí)時(shí)間。

補(bǔ)償模塊201，用于根據(jù)延時(shí)模塊延時(shí)輸出的信號(hào)進(jìn)行ELD補(bǔ)償。

具體地，所述補(bǔ)償模塊201，用于對(duì)延時(shí)模塊延時(shí)輸出的信號(hào)進(jìn)行數(shù)模轉(zhuǎn)換，并將數(shù)模轉(zhuǎn)換結(jié)果以差分形式反饋到第n級(jí)積分器，將差分形式的數(shù)模轉(zhuǎn)換結(jié)果與第n級(jí)積分器的輸入端進(jìn)行求和操作，這里，求和操作可以利用加法器實(shí)現(xiàn)。

圖7為本發(fā)明ELD補(bǔ)償電路的第一實(shí)施例的信號(hào)處理框圖，如圖7所示，x(t)表示連續(xù)時(shí)間Δ-Σ模數(shù)轉(zhuǎn)換器接收的模擬信號(hào)，k_is^-1表示連續(xù)時(shí)間Δ-Σ模數(shù)轉(zhuǎn)換器的第i級(jí)積分器的傳遞函數(shù)，第n級(jí)積分器的輸出信號(hào)經(jīng)量化器量化處理后變?yōu)樾盘?hào)y[n]，表示連續(xù)時(shí)間Δ-Σ模數(shù)轉(zhuǎn)換器的ELD時(shí)間。

這里，ELD補(bǔ)償系數(shù)為k，補(bǔ)償模塊可以基于設(shè)置的ELD補(bǔ)償系數(shù)對(duì)延時(shí)模塊延時(shí)輸出的信號(hào)進(jìn)行數(shù)模轉(zhuǎn)換。在對(duì)延時(shí)模塊延時(shí)輸出的信號(hào)進(jìn)行數(shù)模轉(zhuǎn)換后，將數(shù)模轉(zhuǎn)換后的模擬信號(hào)與連續(xù)時(shí)間Δ-Σ模數(shù)轉(zhuǎn)換器的第n級(jí)數(shù)模轉(zhuǎn)換器輸出的信號(hào)進(jìn)行求和，生成反饋信號(hào)，反饋信號(hào)被輸入至第n級(jí)積分器的輸入端再次進(jìn)行求和操作。

這里，經(jīng)延時(shí)模塊處理后的信號(hào)還被分別發(fā)送到第1級(jí)數(shù)模轉(zhuǎn)換器至第n級(jí)數(shù)模轉(zhuǎn)換器的輸入端；每級(jí)數(shù)模轉(zhuǎn)換器對(duì)輸入的經(jīng)延時(shí)模塊處理后的信號(hào)進(jìn)行數(shù)模轉(zhuǎn)換，每級(jí)數(shù)模轉(zhuǎn)換器輸出的模擬信號(hào)被發(fā)送至本級(jí)積分器的輸入端。

補(bǔ)償模塊用于根據(jù)經(jīng)延時(shí)模塊處理后的信號(hào)進(jìn)行ELD補(bǔ)償，這里，補(bǔ)償模塊輸出的模擬信號(hào)可以是差分形式的模擬信號(hào)。具體地說，補(bǔ)償模塊中有兩路差分?jǐn)?shù)模轉(zhuǎn)換器，在補(bǔ)償模塊中，一路信號(hào)直接進(jìn)行數(shù)模轉(zhuǎn)換，另一路信號(hào)先經(jīng)圖7中所示的延時(shí)單元，在進(jìn)行數(shù)模轉(zhuǎn)換；補(bǔ)償模塊中兩次數(shù)模轉(zhuǎn)換后 生成的模擬信號(hào)作差，生成差分形式的模擬信號(hào)。這里，補(bǔ)償模塊中的數(shù)模轉(zhuǎn)換過程可通過兩個(gè)數(shù)模轉(zhuǎn)換器實(shí)現(xiàn)。

這里，ELD補(bǔ)償?shù)膫鬟f函數(shù)可表示為TF(z)，TF(z)＝1-z^-τ/Ts(τ≤Ts-τ_eld)，其中，z表示自變量，Ts表示連續(xù)時(shí)間Δ-Σ模數(shù)轉(zhuǎn)換器的采樣周期，需要說明的是，如果τ≤Ts-τ_eld，則不能用圖7所示的單一比例系數(shù)k的方式實(shí)現(xiàn)ELD補(bǔ)償。

進(jìn)一步地，所述補(bǔ)償模塊201，用于通過復(fù)用所述連續(xù)時(shí)間Δ-Σ模數(shù)轉(zhuǎn)換器的第n級(jí)數(shù)模轉(zhuǎn)換器，對(duì)所述延時(shí)模塊延時(shí)輸出的信號(hào)進(jìn)行數(shù)模轉(zhuǎn)換。也就是說，經(jīng)延時(shí)模塊處理后的信號(hào)分別被發(fā)送到第1級(jí)數(shù)模轉(zhuǎn)換器至第n-1級(jí)數(shù)模轉(zhuǎn)換器、以及補(bǔ)償模塊；也就是說，補(bǔ)償模塊中的兩個(gè)數(shù)模轉(zhuǎn)換器與第n級(jí)數(shù)模轉(zhuǎn)換器復(fù)用，這時(shí)，第n級(jí)數(shù)模轉(zhuǎn)換器可省略。

下面結(jié)合圖3說明補(bǔ)償模塊內(nèi)部的結(jié)構(gòu)進(jìn)行進(jìn)一步說明。

如圖3所示，補(bǔ)償模塊201包括D觸發(fā)器(觸發(fā)器DEF)302、第n數(shù)模轉(zhuǎn)換器DACn和第n+1數(shù)模轉(zhuǎn)換器303，其中，第n數(shù)模轉(zhuǎn)換器DACn和第n+1數(shù)模轉(zhuǎn)換器303分別用于實(shí)現(xiàn)補(bǔ)償模塊中的兩次數(shù)模轉(zhuǎn)換過程；D觸發(fā)器302用于實(shí)現(xiàn)補(bǔ)償模塊中的延時(shí)處理過程。

需要說明的是，第n+1級(jí)數(shù)模轉(zhuǎn)換器303與第n級(jí)數(shù)模轉(zhuǎn)換器DACn具有相同的內(nèi)部結(jié)構(gòu)，第n+1級(jí)數(shù)模轉(zhuǎn)換器303的Vout+端和第n級(jí)數(shù)模轉(zhuǎn)換器DACn的Vout-端的公共節(jié)點(diǎn)連接第n級(jí)全差分放大器OPn的正輸入端，第n+1級(jí)數(shù)模轉(zhuǎn)換器303的Vout-端和第n級(jí)數(shù)模轉(zhuǎn)換器DACn的Vout+端的公共節(jié)點(diǎn)連接第n級(jí)全差分放大器OPn的負(fù)輸入端。

這里，圖3中的補(bǔ)償模塊201可以實(shí)現(xiàn)差分器形式的ELD反饋路徑。第n數(shù)模轉(zhuǎn)換器DACn和第n+1數(shù)模轉(zhuǎn)換器303的控制時(shí)鐘的相位相差180度，D觸發(fā)器302的控制時(shí)鐘與第n數(shù)模轉(zhuǎn)換器DACn的控制時(shí)鐘相同。如果k表示ELD補(bǔ)償電路接在量化器輸入端和輸出端之間時(shí)的ELD補(bǔ)償系數(shù)，則本發(fā)明實(shí)施例的補(bǔ)償模塊接入最后一級(jí)積分器的輸入端之前時(shí)的ELD補(bǔ)償系數(shù)k'為： k'＝(k/c)×(1-τ_eld/Ts)^-1，其中，c表示已知的常數(shù)，是與最后一級(jí)積分器的輸出擺幅有關(guān)的常數(shù)，可以根據(jù)具體情況進(jìn)行設(shè)置；ELD補(bǔ)償系數(shù)k'通過第n數(shù)模轉(zhuǎn)換器DACn和第n+1數(shù)模轉(zhuǎn)換器303輸出的電流信號(hào)來實(shí)現(xiàn)，這是由于第n數(shù)模轉(zhuǎn)換器DACn和第n+1數(shù)模轉(zhuǎn)換器303均可以用于輸出多種不同大小的電流信號(hào)。

可以看出，當(dāng)補(bǔ)償模塊復(fù)用所述連續(xù)時(shí)間Δ-Σ模數(shù)轉(zhuǎn)換器的第n級(jí)數(shù)模轉(zhuǎn)換器時(shí)，連續(xù)時(shí)間Δ-Σ模數(shù)轉(zhuǎn)換器的第n級(jí)積分器被包含在ELD補(bǔ)償回路中，由于連續(xù)時(shí)間Δ-Σ模數(shù)轉(zhuǎn)換器的第n級(jí)積分器帶寬有限造成的額外延遲時(shí)間將被計(jì)入ELD時(shí)間中，如此，在延時(shí)模塊選擇延時(shí)時(shí)間時(shí)，需要將第n級(jí)積分器有限帶寬造成的額外延遲時(shí)間計(jì)算在內(nèi)，這樣，可以降低連續(xù)時(shí)間Δ-Σ模數(shù)轉(zhuǎn)換器對(duì)第n級(jí)積分器的性能需求，保持連續(xù)時(shí)間Δ-Σ模數(shù)轉(zhuǎn)換器的穩(wěn)定性，并降低ELD補(bǔ)償電路的設(shè)計(jì)難度和功耗。

進(jìn)一步地，可以將補(bǔ)償模塊輸出端連接第n級(jí)積分器的虛地點(diǎn)(V_p，V_n)，這樣，補(bǔ)償模塊輸出的模擬信號(hào)在第n級(jí)積分器的輸入端的求和過程可以在第n級(jí)積分器的虛地點(diǎn)完成，顯然，無需設(shè)置額外的加法器電路，進(jìn)而減少了ELD補(bǔ)償電路的面積和功耗。

第二種情況：延時(shí)模塊200設(shè)置于量化器100的時(shí)鐘信號(hào)輸入端。

圖8為本發(fā)明ELD補(bǔ)償電路的第一實(shí)施例的第二具體組成結(jié)構(gòu)示意圖，如圖8所示，本發(fā)明ELD補(bǔ)償電路的第一實(shí)施例的第二種情況與第一種情況基本相同，其區(qū)別點(diǎn)在于，延時(shí)模塊200設(shè)置于量化器100的時(shí)鐘信號(hào)輸入端。

這里，延時(shí)模塊200，用于接收所述連續(xù)時(shí)間Δ-Σ模數(shù)轉(zhuǎn)換器的輸入時(shí)鐘信號(hào)，對(duì)所接收到的時(shí)鐘信號(hào)進(jìn)行延時(shí)處理，將延時(shí)處理后的時(shí)鐘信號(hào)發(fā)送至所述量化器的時(shí)鐘信號(hào)輸入端。如此，量化器基于經(jīng)延時(shí)處理后的時(shí)鐘信號(hào)對(duì)輸入的信號(hào)進(jìn)行量化處理，與未設(shè)置延時(shí)模塊的情況相比，進(jìn)而可以將經(jīng)量化處理后的信號(hào)延時(shí)輸出。

第二實(shí)施例

本發(fā)明實(shí)施例還提出了一種連續(xù)時(shí)間Δ-Σ模數(shù)轉(zhuǎn)換器，該連續(xù)時(shí)間Δ-Σ模數(shù)轉(zhuǎn)換器包括本發(fā)明第一實(shí)施例中任意一種ELD補(bǔ)償電路。

第三實(shí)施例

基于本發(fā)明實(shí)施例的ELD補(bǔ)償電路，本發(fā)明實(shí)施例還提出一種ELD補(bǔ)償方法，該方法包括：

針對(duì)連續(xù)時(shí)間Δ-Σ模數(shù)轉(zhuǎn)換器設(shè)置延時(shí)模塊，延時(shí)模塊在預(yù)設(shè)的多個(gè)延時(shí)時(shí)間中選擇一個(gè)延時(shí)時(shí)間，基于所選擇的延時(shí)時(shí)間將自身接收的信號(hào)延時(shí)輸出。

根據(jù)所述延時(shí)模塊延時(shí)輸出的信號(hào)，對(duì)所述連續(xù)時(shí)間Δ-Σ模數(shù)轉(zhuǎn)換器的ELD時(shí)間進(jìn)行ELD補(bǔ)償。

這里，所述連續(xù)時(shí)間Δ-Σ模數(shù)轉(zhuǎn)換器包括量化器、第1級(jí)數(shù)模轉(zhuǎn)換器至第n級(jí)數(shù)模轉(zhuǎn)換器、以及依次串聯(lián)相接的第1級(jí)積分器至第n級(jí)積分器，n為自然數(shù)；其中，第i級(jí)數(shù)模轉(zhuǎn)換器，用于接收量化器輸出信號(hào)，對(duì)量化器輸出信號(hào)進(jìn)行數(shù)模轉(zhuǎn)換，將數(shù)模轉(zhuǎn)換后生成的數(shù)字信號(hào)反饋至第i級(jí)積分器的輸入端，i取1至n。

具體地，所述根據(jù)所述延時(shí)模塊延時(shí)輸出的信號(hào)，對(duì)所述連續(xù)時(shí)間Δ-Σ模數(shù)轉(zhuǎn)換器的ELD時(shí)間進(jìn)行ELD補(bǔ)償，包括：對(duì)延時(shí)模塊延時(shí)輸出的信號(hào)進(jìn)行數(shù)模轉(zhuǎn)換，并將數(shù)模轉(zhuǎn)換結(jié)果以差分形式反饋到第n級(jí)積分器，將差分形式的數(shù)模轉(zhuǎn)換結(jié)果與第n級(jí)積分器的輸入端進(jìn)行求和操作。

進(jìn)一步地，所述對(duì)延時(shí)模塊延時(shí)輸出的信號(hào)進(jìn)行數(shù)模轉(zhuǎn)換，包括：通過復(fù)用所述連續(xù)時(shí)間Δ-Σ模數(shù)轉(zhuǎn)換器的第n級(jí)數(shù)模轉(zhuǎn)換器，對(duì)所述延時(shí)模塊延時(shí)輸出的信號(hào)進(jìn)行數(shù)模轉(zhuǎn)換。

圖9為本發(fā)明各種實(shí)施例的效果示意圖，如圖9所示，分三個(gè)方面說明本發(fā)明各種實(shí)施例的有益效果。第一，相對(duì)于圖1所示的現(xiàn)有的ELD補(bǔ)償方式，本發(fā)明將ELD補(bǔ)償路徑前移至最后一級(jí)積分器的輸入端，將補(bǔ)償模塊中的數(shù)模轉(zhuǎn)換器設(shè)置為差分器形式；第二，根據(jù)具體的應(yīng)用需求，通過延時(shí)模塊靈活選擇延時(shí)值，使ELD補(bǔ)償具有靈活性，減輕ELD補(bǔ)償電路對(duì)最后一級(jí)積分器的性能需求，進(jìn)而降低ELD補(bǔ)償電路的設(shè)計(jì)難度和功耗；第三，通過DLL控制 延時(shí)模塊的延時(shí)值，進(jìn)而實(shí)現(xiàn)精確的ELD補(bǔ)償。

本領(lǐng)域內(nèi)的技術(shù)人員應(yīng)明白，本發(fā)明的實(shí)施例可提供為方法、系統(tǒng)、或計(jì)算機(jī)程序產(chǎn)品。因此，本發(fā)明可采用硬件實(shí)施例、軟件實(shí)施例、或結(jié)合軟件和硬件方面的實(shí)施例的形式。而且，本發(fā)明可采用在一個(gè)或多個(gè)其中包含有計(jì)算機(jī)可用程序代碼的計(jì)算機(jī)可用存儲(chǔ)介質(zhì)(包括但不限于磁盤存儲(chǔ)器和光學(xué)存儲(chǔ)器等)上實(shí)施的計(jì)算機(jī)程序產(chǎn)品的形式。

本發(fā)明是參照根據(jù)本發(fā)明實(shí)施例的方法、設(shè)備(系統(tǒng))、和計(jì)算機(jī)程序產(chǎn)品的流程圖和/或方框圖來描述的。應(yīng)理解可由計(jì)算機(jī)程序指令實(shí)現(xiàn)流程圖和/或方框圖中的每一流程和/或方框、以及流程圖和/或方框圖中的流程和/或方框的結(jié)合。可提供這些計(jì)算機(jī)程序指令到通用計(jì)算機(jī)、專用計(jì)算機(jī)、嵌入式處理機(jī)或其他可編程數(shù)據(jù)處理設(shè)備的處理器以產(chǎn)生一個(gè)機(jī)器，使得通過計(jì)算機(jī)或其他可編程數(shù)據(jù)處理設(shè)備的處理器執(zhí)行的指令產(chǎn)生用于實(shí)現(xiàn)在流程圖一個(gè)流程或多個(gè)流程和/或方框圖一個(gè)方框或多個(gè)方框中指定的功能的裝置。

這些計(jì)算機(jī)程序指令也可存儲(chǔ)在能引導(dǎo)計(jì)算機(jī)或其他可編程數(shù)據(jù)處理設(shè)備以特定方式工作的計(jì)算機(jī)可讀存儲(chǔ)器中，使得存儲(chǔ)在該計(jì)算機(jī)可讀存儲(chǔ)器中的指令產(chǎn)生包括指令裝置的制造品，該指令裝置實(shí)現(xiàn)在流程圖一個(gè)流程或多個(gè)流程和/或方框圖一個(gè)方框或多個(gè)方框中指定的功能。

這些計(jì)算機(jī)程序指令也可裝載到計(jì)算機(jī)或其他可編程數(shù)據(jù)處理設(shè)備上，使得在計(jì)算機(jī)或其他可編程設(shè)備上執(zhí)行一系列操作步驟以產(chǎn)生計(jì)算機(jī)實(shí)現(xiàn)的處理，從而在計(jì)算機(jī)或其他可編程設(shè)備上執(zhí)行的指令提供用于實(shí)現(xiàn)在流程圖一個(gè)流程或多個(gè)流程和/或方框圖一個(gè)方框或多個(gè)方框中指定的功能的步驟。

以上所述，僅為本發(fā)明的較佳實(shí)施例而已，并非用于限定本發(fā)明的保護(hù)范圍。