本發(fā)明的裝置與方法及其示范性的實(shí)施例涉及時(shí)序信號處理。

背景技術(shù)：

本技術(shù)領(lǐng)域技術(shù)人員能夠了解本公開內(nèi)容中微電子領(lǐng)域的用語與基本概念，所述用語與基本概念像是電壓、信號、電路、邏輯信號、時(shí)脈、跳變點(diǎn)(trip point)、反相器(inverter)、緩沖器、電路節(jié)點(diǎn)、有限狀態(tài)機(jī)、數(shù)據(jù)觸發(fā)器、多工器、MOS(金氧半導(dǎo)體)、PMOS(p通道金氧半導(dǎo)體)、NMOS(n通道金氧半導(dǎo)體)、CMOS(互補(bǔ)式金氧半導(dǎo)體)、晶體管、源極、柵極、漏極以及CMOS反相器。諸如此類的用語與基本概念對本領(lǐng)域技術(shù)人員而言是顯而易知的，因此相關(guān)細(xì)節(jié)在此將不予贅述。

于本公開中，一邏輯信號是指一種具有二種狀態(tài)的信號，所述二種狀態(tài)分別是「高」與「低」，也可說是「1」與「0」。為了說明簡潔，當(dāng)一邏輯信號處于所述「高」(「低」)狀態(tài)，我們可簡稱此邏輯信號為「高」(「低」)，或者簡稱此邏輯信號為「1」(「0」)。同樣地，為了說明簡潔，我們偶爾會(huì)省略引號，并簡稱該邏輯信號為高(低)，或簡稱此邏輯信號為1(0)，同時(shí)可以了解上述說明方式用于上下文脈絡(luò)中以說明該邏輯信號的一電平狀態(tài)。一邏輯信號可通過一電壓來實(shí)施；當(dāng)該電壓高于(低于)一接收邏輯裝置的一關(guān)聯(lián)的跳變點(diǎn)，該邏輯信號即為高(低)電平，其中該接收邏輯裝置接收并處理該邏輯信號。為了說明簡潔，所述關(guān)聯(lián)的跳變點(diǎn)可簡單地說是該邏輯信號的跳變點(diǎn)。于本公開中，一第一邏輯信號的跳變點(diǎn)可以不必等同于一第二邏輯信號的跳變點(diǎn)。

若一邏輯信號為高(或說為1)，其意味著「確立(asserted)」。若該邏輯信號為低(或說為0)，其意味著「停止確立(de-asserted)」。

一時(shí)脈信號是一周期性的邏輯信號。

當(dāng)一邏輯信號經(jīng)歷一低至高(高至低)轉(zhuǎn)變(transition)時(shí)，該邏輯信號會(huì)展現(xiàn)一上升(下降)沿。

一時(shí)序信號的組成可能包含二邏輯信號，包含一第一邏輯信號(通過下標(biāo)中的附加標(biāo)號「+」來表示)以及一第二邏輯信號(通過下標(biāo)中的附加標(biāo)號「－」來表示)。該時(shí)序信號的值可能包含該第二邏輯信號與該第一邏輯信號的間的一時(shí)序差。舉例而言，一時(shí)序信號X的組成可能包含二邏輯信號X₊與X_－，其中X₊于時(shí)間t₊時(shí)具有一上升緣，且X_－于時(shí)間t_－具有一上升緣，該時(shí)序信號的一數(shù)值為(t_－－t₊)。

一時(shí)序平移器接收一時(shí)序信號X并輸出另一時(shí)序信號X’，藉此該時(shí)序信號X’的一數(shù)值會(huì)等同于該時(shí)序信號X的一數(shù)值。圖1顯示一時(shí)序平移器100，包含一第一緩沖器100P與一第二緩沖器100N，該時(shí)序信號X的組成包含二邏輯信號X₊與X_－，此時(shí)該時(shí)序信號X’的組成包含二邏輯信號X’₊與X’_－，由于一緩沖器保存一信號的數(shù)值，但會(huì)引起一延遲，因此，除了該第一緩沖器100P所造成的延遲外，該X’₊等同于X₊；同樣地，除了該第二緩沖器100N所造成的延遲外，該X’_－等同于X_－。只要該第一緩沖器100P實(shí)質(zhì)相同于該第二緩沖器100N，本技術(shù)領(lǐng)域技術(shù)人員亦能認(rèn)知到該時(shí)序信號X’的一數(shù)值將等同于該時(shí)序信號X的一數(shù)值。一時(shí)序信號可通過多種的操作方式而被處理，舉例而言，一時(shí)序信號可以被放大(通過使用一時(shí)序信號放大器)，且能被量化(quantized)(通過使用一時(shí)間至數(shù)字轉(zhuǎn)換器(time-to-digital converter))。一時(shí)序平移器允許一時(shí)序信號于一較晚的時(shí)間點(diǎn)被處理，在很多例子中，能夠依據(jù)一系統(tǒng)時(shí)脈而于一較晚的時(shí)間點(diǎn)處理一時(shí)序信號是需要的。使用圖1的時(shí)序平移器100能夠允許于一較晚的時(shí)間點(diǎn)依據(jù)一系統(tǒng)時(shí)脈處理一時(shí)序信號，但僅能在一特意指定(ad hoc)方式下實(shí)施，其中該時(shí)序信號與該系統(tǒng)時(shí)脈的關(guān)系的一時(shí)序是被預(yù)知到某種程度的，于這樣的情況下，一可操作的緩沖器可被選用，其伴隨著該時(shí)序信號與一系統(tǒng)時(shí)脈的預(yù)知關(guān)系。一傳統(tǒng)的時(shí)序平移器可見于下列文獻(xiàn)中：Hong et al.,“A 0.004mm² 250μWΔΣTDC with time-difference accumulator and a 0.012mm² 2.5mW bang-bang digital PLL using PRNG for low-power SoC applications,”Solid-State Circuits Conference Digest of Technical Papers(ISSCC),2012 IEEE International,pp.240-242。

鑒于上述，本發(fā)明提出一種具有創(chuàng)新概念的裝置與方法，其涉及平移 一時(shí)序信號的一系統(tǒng)性的方式，能與一系統(tǒng)時(shí)脈相容。

技術(shù)實(shí)現(xiàn)要素：

本創(chuàng)新概念的一方面(aspect)在于依據(jù)一時(shí)脈信號平移一時(shí)序信號的一時(shí)序。

于一示范性的實(shí)施例中，本發(fā)明的一時(shí)序平移器包含：一第一門控緩沖器，用來接收一第一邏輯信號以及輸出一第二邏輯信號；一第二門控緩沖器，用來接收一第三邏輯信號以及輸出一延遲信號；以及一有限狀態(tài)機(jī)，用來接收該延遲信號以及一時(shí)脈信號，其中該第一門控緩沖器用來依據(jù)該有限狀態(tài)機(jī)的狀態(tài)而條件式地被致能，且該第二門控緩沖器用來無視于該有限狀態(tài)機(jī)的狀態(tài)而被致能。

于一示范性的實(shí)施例中，該第一門控緩沖器包含：多個(gè)CMOS(互補(bǔ)式金氧半導(dǎo)體)反相器以一串聯(lián)型態(tài)(cascade topology)被設(shè)置；一PMOS(p通道金氧半導(dǎo)體)晶體管，用來將該多個(gè)CMOS反相器耦接至一電源供應(yīng)節(jié)點(diǎn)；以及一NMOS(n通道金氧半導(dǎo)體)晶體管，用來將該多個(gè)CMOS反相器耦接至一接地節(jié)點(diǎn)，其中該P(yáng)MOS晶體管與該NMOS晶體管用來依據(jù)該有限狀態(tài)機(jī)的狀態(tài)而被條件式地導(dǎo)通。

于一示范性的實(shí)施例中，該第二門控緩沖器包含：多個(gè)CMOS(互補(bǔ)式金氧半導(dǎo)體)反相器以一串聯(lián)型態(tài)(cascade topology)被設(shè)置；一PMOS(p通道金氧半導(dǎo)體)晶體管，用來將該多個(gè)CMOS反相器耦接至一電源供應(yīng)節(jié)點(diǎn)；以及一NMOS(n通道金氧半導(dǎo)體)晶體管，用來將該多個(gè)CMOS反相器耦接至一接地節(jié)點(diǎn)，其中該P(yáng)MOS晶體管與該NMOS晶體管用來無視于該有限狀態(tài)機(jī)的狀態(tài)而被導(dǎo)通。

于一示范性的實(shí)施例中，該有限狀態(tài)機(jī)依據(jù)該時(shí)脈信號的一邊緣進(jìn)入一第一狀態(tài)，并依據(jù)該延遲信號的一邊緣進(jìn)入一第二狀態(tài)。

于一示范性的實(shí)施例中，當(dāng)該有限狀態(tài)機(jī)處于該第一狀態(tài)時(shí)，該第一門控緩沖器被致能；以及當(dāng)該有限狀態(tài)機(jī)處于該第二狀態(tài)時(shí)，該第一門控緩沖器被禁能。

于另一實(shí)施例中，前述時(shí)序平移器進(jìn)一步包含：一第三門控緩沖器，用來接收該時(shí)脈信號以及輸出一第四邏輯信號，其中該第三門控緩沖器用 來無視于該有限狀態(tài)機(jī)的狀態(tài)而被致能。

于另一實(shí)施例中，該第一邏輯信號與該第三邏輯信號于被該時(shí)序平移器接收前被對換(swapped)。

于一示范性的實(shí)施例中，本發(fā)明的一時(shí)序平移方法包含：接收一第一邏輯信號、通過一第一門控緩沖器傳播該第一邏輯信號以產(chǎn)生一第二邏輯信號、以及接收一時(shí)脈信號；接收一第三邏輯信號；通過一第二門控緩沖器傳播該第三邏輯信號以產(chǎn)生一延遲信號；依據(jù)該時(shí)脈信號的一邊緣將一有限狀態(tài)機(jī)置于一第一狀態(tài)；以及依據(jù)該延遲信號的一邊緣將該有限狀態(tài)機(jī)置于一第二狀態(tài)，其中當(dāng)該有限狀態(tài)機(jī)處于該第一狀態(tài)時(shí)該第一門控緩沖器被致能，當(dāng)該有限狀態(tài)機(jī)處于該第二狀態(tài)時(shí)該第一門控緩沖器被禁能，當(dāng)該有限狀態(tài)機(jī)處于該第一與第二狀態(tài)時(shí)該第二門控緩沖器被致能。

于一示范性的實(shí)施例中，該第一門控緩沖器包含：多個(gè)CMOS(互補(bǔ)式金氧半導(dǎo)體)反相器以一串聯(lián)型態(tài)(cascade topology)被設(shè)置；一PMOS(p通道金氧半導(dǎo)體)晶體管，用來將該多個(gè)CMOS反相器耦接至一電源供應(yīng)節(jié)點(diǎn)；以及一NMOS(n通道金氧半導(dǎo)體)晶體管，用來將該多個(gè)CMOS反相器耦接至一接地節(jié)點(diǎn)，其中當(dāng)該有限狀態(tài)機(jī)處于該第一狀態(tài)時(shí)，該P(yáng)MOS晶體管與該NMOS晶體管被導(dǎo)通；以及當(dāng)該有限狀態(tài)機(jī)處于該第二狀態(tài)時(shí)，該P(yáng)MOS晶體管與該NMOS晶體管被停止導(dǎo)通。

于一示范性的實(shí)施例中，該第二門控緩沖器包含：多個(gè)CMOS(互補(bǔ)式金氧半導(dǎo)體)反相器以一串聯(lián)型態(tài)(cascade topology)被設(shè)置；一PMOS(p通道金氧半導(dǎo)體)晶體管，用來將該多個(gè)CMOS反相器耦接至一電源供應(yīng)節(jié)點(diǎn)；以及一NMOS(n通道金氧半導(dǎo)體)晶體管，用來將該多個(gè)CMOS反相器耦接至一接地節(jié)點(diǎn)，其中當(dāng)該有限狀態(tài)機(jī)處于該第一與第二狀態(tài)時(shí)，該P(yáng)MOS晶體管與該NMOS晶體管被導(dǎo)通。

于一示范性的實(shí)施例中，前述時(shí)序平移方法進(jìn)一步包含：于接收該第一與第二邏輯信號時(shí)，對換(swapping)該第一邏輯信號與該第二邏輯信號。

于另一實(shí)施例中，前述時(shí)序平移方法進(jìn)一步包含：通過一第三門控緩沖器傳播該時(shí)脈信號以產(chǎn)生一第四邏輯信號，其中當(dāng)該有限狀態(tài)機(jī)處于該第一與第二狀態(tài)時(shí)，該第三門控緩沖器被導(dǎo)通。

附圖說明

圖1顯示現(xiàn)有技術(shù)的一時(shí)序平移器的一架構(gòu)圖。

圖2A依據(jù)一示范性的實(shí)施例顯示一時(shí)序平移器的一功能方塊圖。

圖2B依據(jù)圖2A的時(shí)序平移器的一示范性的實(shí)施例顯示一有限狀態(tài)機(jī)的一架構(gòu)圖。

圖2C依據(jù)一示范性的實(shí)施例顯示一門控緩沖器的一架構(gòu)圖。

圖2D顯示圖2C中一示范性的反相器的一架構(gòu)圖。

圖2E顯示圖2A的時(shí)序平移器的一示范性的時(shí)序圖。

圖2F依據(jù)一示范性的實(shí)施例顯示一偏移(offset)時(shí)序平移器的一功能方塊圖。

圖3A依據(jù)一示范性的實(shí)施例顯示一時(shí)序加法器的一架構(gòu)圖。

圖3B依據(jù)另一實(shí)施例顯示一替代的時(shí)序加法器的一架構(gòu)圖。

附圖標(biāo)記說明：

100 時(shí)序平移器

100P、100N 緩沖器

X、X’ 時(shí)序信號

X₊、X_－、X’₊、X’_－ 邏輯信號

200、200A 時(shí)序平移器

210AB 串聯(lián)門控緩沖器

201A～210D 門控緩沖器

220FSM (有限狀態(tài)機(jī))

X_I、X_O 時(shí)序信號

X_I+、X_I－、X’_I+、X’_I－、X_O+、X_O－ 邏輯信號

CLK 時(shí)脈信號

EN 致能信號

221 多工器

222 DFF(數(shù)據(jù)觸發(fā)器)

D 輸入端

Q 輸出端

QB 互補(bǔ)輸出端

TRG 觸發(fā)信號

ENB 致能信號的邏輯互補(bǔ)信號

210 門控緩沖器

211～214 反相器

211A PMOS晶體管

211B NMOS晶體管

215 PMOS晶體管

216 NMOS晶體管

217 電源側(cè)上的電路節(jié)點(diǎn)

218 接地側(cè)上的電路節(jié)點(diǎn)

219 反相器鏈

VDD 電源供應(yīng)電壓

VSS 接地電壓

230 CMOS反相器

251～256 時(shí)間點(diǎn)

251E～256E 上升緣

T_GB 傳播延遲

時(shí)間差異

300A～300B 時(shí)序加法器

310、320 偏移時(shí)序平移器

X₁ 第一時(shí)序信號

X₂ 第二時(shí)序信號

X₃ 第二時(shí)序信號

X_O1 第一偏移時(shí)序信號

X_O2 第一偏移時(shí)序信號

X₁₊、X_1－、X₂₊、X_2－、X₃₊、X_3－ 邏輯信號

具體實(shí)施方式

本發(fā)明概念的示范性的實(shí)施例涉及一時(shí)序平移器。盡管本說明書提及數(shù)個(gè)本發(fā)明的實(shí)施范例，其涉及本發(fā)明概念實(shí)施時(shí)的較佳模式，然而本發(fā) 明概念可通過許多方式來實(shí)現(xiàn)，亦即本發(fā)明概念并不受限于后述的特定實(shí)施范例或特定方式，其中該特定實(shí)施范例或方式載有被實(shí)施的技術(shù)特征。此外，已知的細(xì)節(jié)不會(huì)被顯示或說明，藉此避免妨礙本發(fā)明概念的特征的呈現(xiàn)。

本發(fā)明概念的公開是從一工程觀點(diǎn)出發(fā)，其中若一第一量值(first quantity)與一第二量值(second quantity)的間的差異小于一給定容忍范圍，該第一量值可以說是「等于(equal to)」該第二量值。舉例而言，若該給定容忍范圍為0.5mv或其它適當(dāng)?shù)脑O(shè)計(jì)值，則100.2mV可以說是等于100mV。換言之，當(dāng)陳述「X等于Y」時(shí)，該陳述意味著「X幾乎等于Y，且X與Y之間的差異小于一符合考量的給定容忍范圍」。同樣地，于一數(shù)學(xué)表示式中，一等號「＝」意味著「于該工程觀點(diǎn)下的『等于』」。同樣地，當(dāng)陳述「X相同于(identical to)Y」時(shí)，該陳述意味著X與Y之間沒有實(shí)質(zhì)差異。

圖2A依據(jù)一示范性的實(shí)施例描繪一時(shí)序平移器200的一功能方塊圖。該時(shí)序平移器200用來依據(jù)一時(shí)脈信號CLK接收一輸入時(shí)序信號X_I，其組成包含二邏輯信號X_I+與X_I－，該時(shí)序平移器200也用來依據(jù)該時(shí)脈信號CLK輸出一輸出時(shí)序信號X_O，其組成包含二邏輯信號X_O+與X_O－。時(shí)序平移器200包含：一串聯(lián)的門控(gated)緩沖器210AB，包含一門控緩沖器210A與一門控緩沖器210B以一串聯(lián)型態(tài)(cascade topology)被設(shè)置，用來依據(jù)一致能信號EN接收X_I+與X’_I+；一門控緩沖器210C，用來接收X_I－并輸出一延遲信號X’_I－；一門控緩沖器210D，用來接收CLK與輸出X_O－；以及一有限狀態(tài)機(jī)(finite state machine,FSM)220，用來接收X’_I－與CLK，并輸出該致能信號EN。于一示范性的實(shí)施例中，該門控緩沖器210A、該門控緩沖器210B、該門控緩沖器210C以及該門控緩沖器210D是實(shí)質(zhì)相同的。然而，該門控緩沖器210A與該門控緩沖器210B是在該FSM 220處于該致能信號EN被確立的狀態(tài)下時(shí)被條件式地(conditionally)致能；而該門控緩沖器210C與該門控緩沖器210D是無視于該FSM 220的狀態(tài)而被致能。

圖2B依據(jù)一示范性的實(shí)施例顯示該FSM 220的一架構(gòu)圖。FSM 220包含：一多工器221用來依據(jù)該致能信號EN接收X’_I－與CLK以及輸出一觸發(fā)信號TRG；以及一數(shù)據(jù)觸發(fā)器(data flip flop,DFF)222用來按照該 觸發(fā)信號TRG的一上升緣而切換(toggle)。DFF 222具有一輸入端標(biāo)示為「D」、一輸出端標(biāo)示為「Q」、一互補(bǔ)輸出端標(biāo)示為「QB」以及一時(shí)脈端由一楔形(wedge)符號所標(biāo)示，該些標(biāo)示被廣泛地使用且它們關(guān)聯(lián)的意義與功能是為本領(lǐng)域人士所熟知，故在此不予詳述。該致能信號EN代表該FSM220的一狀態(tài)，當(dāng)該致能信號EN被確立(asserted)，該多工器221選擇X’_I－做為該觸發(fā)信號TRG，且該致能信號EN保持被確立的狀態(tài)直到X’_I－的一上升緣的到來，該上升緣會(huì)觸發(fā)DFF 222以使其切換，從而停止確立(de-assert)該致能信號EN；當(dāng)該致能信號EN被停止確立(de-asserted)，該多工器221選擇CLK做為該觸發(fā)信號TRG，且該致能信號EN保持被停止確立的狀態(tài)直到CLK的一上升緣的到來，該上升緣會(huì)觸發(fā)DFF 222以使其切換，從而確立(assert)該致能信號EN。此處ENB表示該致能信號EN的一邏輯互補(bǔ)信號，也就是說當(dāng)EN為1(0)時(shí)，ENB為0(1)。

圖2C依據(jù)一示范性的實(shí)施例繪示一門控緩沖器210的一架構(gòu)圖。于本公開的通篇內(nèi)容中，「VDD」表示一電源供應(yīng)電壓以及「VSS」表示一接地電壓，此二標(biāo)示法被廣泛地使用且為本領(lǐng)域人士所熟知。該門控緩沖器210的結(jié)構(gòu)對應(yīng)圖2A的門控緩沖器210A、門控緩沖器210B、門控緩沖器210C與門控緩沖器210D的一示范性的實(shí)施例。該門控緩沖器210包含一反相器鏈(inverter chain)219，其包含多個(gè)反相器211、212、213、…、214以一串聯(lián)型態(tài)被設(shè)置；一NMOS晶體管216；以及一PMOS晶體管215。當(dāng)該門控緩沖器210對應(yīng)圖2A的各個(gè)門控緩沖器210A(210B、210C、210D)的示范性的實(shí)施例時(shí)，該反相器鏈219分別接收X_I+(X’_I+、X_I－、CLK)，并分別輸出X’_I+(X_O+、X’_I－、X_O－)，各個(gè)門控緩沖器210A(210B、210C、210D)的NMOS晶體管216分別被EN(EN、VDD、VDD)所控制，各個(gè)門控緩沖器210A(210B、210C、210D)的PMOS晶體管215分別被ENB(ENB、VSS、VSS)所控制。該些反相器211、212、213、…、214的每一個(gè)是一CMOS反相器包含一PMOS晶體管與一NMOS晶體管，耦接一電源側(cè)(power side)上的電路節(jié)點(diǎn)217與一接地側(cè)(ground side)上的電路節(jié)點(diǎn)218。舉例而言，反相器211包含一PMOS晶體管211A與一NMOS晶體管211B，該P(yáng)MOS晶體管211A的柵極與該NMOS晶體管211B的柵極均耦接至一左側(cè)(left side)上的一輸入點(diǎn)，該P(yáng)MOS晶體管211A的漏極與該NMOS晶體管211B的漏極 均耦接至一右側(cè)(right side)上的一輸出點(diǎn)，該P(yáng)MOS晶體管211A的源極耦接至一頂側(cè)(top side)上的電路節(jié)點(diǎn)217，該NMOS晶體管211B的源極耦接一底側(cè)(bottom side)上的節(jié)點(diǎn)218。此示范性的實(shí)施例進(jìn)一步地被閘明于圖2D。本領(lǐng)域技術(shù)人員了解什么是一MOS晶體管的「柵極」、「源極」與「漏極」，且了解一CMOS反相器是如何運(yùn)作，因此細(xì)節(jié)在此不予贅述。當(dāng)該P(yáng)MOS晶體管215與該NMOS晶體管216均被導(dǎo)通(turned on)時(shí)，反相器鏈219被供電(powered on)且該門控緩沖器210被致能，于一示范性的實(shí)施例中，X_I+(X’_I－、X_I－、CLK)的一邊緣通過該門控緩沖器210而分別傳播，且若該門控緩沖器210被致能達(dá)一足夠久的時(shí)間，所述被傳播的邊緣最終會(huì)于一較遲的時(shí)間點(diǎn)分別導(dǎo)致X’_I+(X_O+、X’_I－、X_O－)的一邊緣。當(dāng)該P(yáng)MOS晶體管215與該NMOS晶體管均被停止導(dǎo)通(turned off)，反相器鏈219被斷電(powered off)且該門控緩沖器210被禁能，于一示范性的實(shí)施例中，該門控緩沖器210被「冷凍(frozen)」，也就是說該些反相器211、212、213、…、214的每一個(gè)的輸出電壓被保持住(held)，若該P(yáng)MOS晶體管215與該NMOS晶體管216在X_I+(X’_I－、X_I－、CLK)的各個(gè)邊緣通過各自的門控緩沖器210完成傳播前均被停止導(dǎo)通，該邊緣的傳播會(huì)被停止(halted)，但會(huì)在該P(yáng)MOS晶體管215與該NMOS晶體管216再度被導(dǎo)通時(shí)被恢復(fù)(resumed)。該門控緩沖器210C與210D被致能，這是因?yàn)樗鼈兏髯缘腜MOS晶體管215的柵極被耦接至VSS且它們各自的NMOS晶體管216被耦接至VDD，因此，X_I－的一邊緣與CLK的一邊緣總是會(huì)分別通過該門控緩沖器210C與210D而傳播，且會(huì)在期間T_GB3與T_GB4后分別變成X’_I－的一邊緣與X_O－的一邊緣，其中期間T_GB3與T_GB4分別是該門控緩沖器210C與210D的傳播延遲。在另一方面，該門控緩沖器210A與210B只有在該致能信號EN被確立時(shí)(以及其邏輯互補(bǔ)信號ENB被停止確立時(shí))被致能，因此，X_I+(X’_I+)的一邊緣只有在該致能信號被確立時(shí)能分別經(jīng)由該門控緩沖器210A(210B)而傳播。圖2A的時(shí)序平移器200被適當(dāng)設(shè)計(jì)，從而X_I+的一邊緣不會(huì)不間斷地通過該串聯(lián)的門控緩沖器210AB而傳播，但總是會(huì)按照該時(shí)脈信號CLK的一邊緣而恢復(fù)傳播。通過這種方式，該時(shí)序信號X_I依據(jù)該時(shí)脈信號CLK而被平移。

為確保圖2C的門控緩沖器210在導(dǎo)入一傳播延遲時(shí)不會(huì)引起極性反轉(zhuǎn) (polarity inversion)，反相器鏈219中的串聯(lián)反相器的總數(shù)目必須為一偶數(shù)，這是因?yàn)榇?lián)反相器的總數(shù)若為奇數(shù)會(huì)引起極性反轉(zhuǎn)。

于一示范性的實(shí)施例中，所述四個(gè)門控緩沖器210A、210B、210C與210D是相同的，它們具有相同的傳播延遲(當(dāng)它們被致能時(shí))，為了便于說明一示范性的實(shí)施例，假定一傳播延遲為T_GB。圖2E顯示圖2A的時(shí)序平移器200的一示范性的時(shí)序圖，該致能信號EN原本為確立的(asserted)，時(shí)序信號成分X_I+于時(shí)間點(diǎn)251時(shí)具有一上升緣251E，而時(shí)序信號成分X_I－于時(shí)間點(diǎn)252具有一上升緣252E，時(shí)間點(diǎn)252與時(shí)間點(diǎn)251之間的差異為△，其是該輸入時(shí)序信號X_I的一數(shù)值，X_I－的上升緣252E經(jīng)由該門控緩沖器210C傳播，并于時(shí)間點(diǎn)253時(shí)導(dǎo)致X’_I－的一上升緣253E，時(shí)間點(diǎn)253與時(shí)間點(diǎn)252之間的差異為T_GB，此是該門控緩沖器210C的傳播延遲為T_GB，X’_I－的上升緣253E于時(shí)間點(diǎn)253觸發(fā)該FSM 220以使其切換(toggle)，從而于時(shí)間點(diǎn)253時(shí)該致能信號EN被停止確立，因此，于時(shí)間點(diǎn)253時(shí)沿著該串聯(lián)門控緩沖器210AB傳播的X_I+的上升緣251E被停止。然而，于時(shí)間點(diǎn)253時(shí)，X_I+的上升緣251E已傳播達(dá)到一總時(shí)間為T_GB+△，該時(shí)脈信號CLK于時(shí)間點(diǎn)254具有一上升緣254E，其觸發(fā)該FSM 220以使其再度切換，從而該致能信號EN于時(shí)間點(diǎn)254時(shí)再次被確立，這促使沿著該串聯(lián)門控緩沖器210AB傳播的X_I+的上升緣251E再繼續(xù)進(jìn)行，既然該串聯(lián)門控緩沖器210AB的總傳播延遲為2T_GB，X_I+的上升緣251E需要一額外的時(shí)間{2T_GB－(T_GB+△)＝T_GB－△}來經(jīng)由該串聯(lián)門控緩沖器210AB完成傳播。當(dāng)X_I+的上升緣251E于時(shí)間點(diǎn)255時(shí)經(jīng)由該串聯(lián)門控緩沖器210AB完成傳播，其導(dǎo)致X_O+的一上升緣255E，時(shí)間點(diǎn)255與時(shí)間點(diǎn)254之間的差異為T_GB－△，其為X_I+的上升緣251E于時(shí)間點(diǎn)254繼續(xù)進(jìn)行傳播后X_I+的上升緣251E經(jīng)由該串聯(lián)門控緩沖器210AB完成傳播所需的時(shí)間。最后，該時(shí)脈信號CLK的上升緣254E通過該門控緩沖器210D傳播，于時(shí)間點(diǎn)256導(dǎo)致X_O－的一上升緣256E，時(shí)間點(diǎn)256與時(shí)間點(diǎn)254之間的差異為T_GB，其為該時(shí)脈信號CLK的上升緣254E經(jīng)由該門控緩沖器210D傳播所需的時(shí)間，時(shí)間點(diǎn)256與時(shí)間點(diǎn)255之間的差異從而為△，因此，該輸出時(shí)序信號X_O的值等于該輸入時(shí)序信號X_I的值。既然除了一傳播延遲T_GB外，X_O－等同于該時(shí)脈信號CLK，該時(shí)序平移器200依據(jù)該時(shí)脈信號CLK所決定的一時(shí)序?qū)⒃撦斎霑r(shí)序信號X_I平移為該輸出時(shí) 序信號X_O，同時(shí)保留了該輸入時(shí)序信號X_I的值。

值得注意的是所述四個(gè)門控緩沖器210A、210B、210C與210D相同一事僅是范例，而非圖2A的時(shí)序平移器200的運(yùn)作功能上的必要條件，當(dāng)此條件無法被維持住，該時(shí)序平移器200仍可能保有運(yùn)作功能，但該時(shí)序平移器200可適當(dāng)處理的該輸入時(shí)序信號X_I的值的范圍可能會(huì)減少。

所述串聯(lián)門控緩沖器210AB也可被描述及闡釋為具有雙倍傳播延遲的單一門控緩沖器。于一示范性的實(shí)施例中，該門控緩沖器被描述及闡釋為該第一門控緩沖器210A與該第二門控緩沖器210B的串聯(lián)組合，藉此清楚說明該串聯(lián)門控緩沖器210AB的傳播延遲為該門控緩沖器210C與210D的傳播延遲的二倍。

本發(fā)明的另一實(shí)施例為偏移時(shí)序平移器(offset time shifter)200A如圖2F所示。除了該門控緩沖器210D被移除(或被繞過(bypassed))外，該偏移時(shí)序平移器200A完全等同于圖2A的時(shí)序平移器200，且該時(shí)序信號CLK直接用來取代該邏輯信號X_O－，導(dǎo)致一替代的輸出時(shí)序信號X’_O。于此示范性的實(shí)施例中，該替代的輸出時(shí)序信號X’_O的值是等于該輸入時(shí)序信號X_I的值減去該傳播延遲T_GB，其為一固定的偏移量。

圖2F的偏移時(shí)序平移器200A也能用來實(shí)施一時(shí)序加法器(time adder)。圖3A依據(jù)一示范性的實(shí)施例顯示一時(shí)序加法器300A的一功能方塊圖。時(shí)序加法器300A包含：一第一偏移時(shí)序平移器310，用來依據(jù)一時(shí)脈信號CLK接收一第一時(shí)序信號X₁(其組成包含二邏輯信號X₁₊與X_1－)與輸出一邏輯信號X₃₊，其中X₃₊與該時(shí)脈信號CLK形成一第一偏移時(shí)序信號X_O1；以及一第二偏移時(shí)序平移器320，用來依據(jù)該時(shí)脈信號CLK接收一第二時(shí)序信號X₂(其組成包含二邏輯信號X₂₊與X_2－)與輸出一邏輯信號X_3－，其中X_3－與該時(shí)脈信號CLK形成一第二偏移時(shí)序信號X_O2，于此處，圖2F的偏移時(shí)序平移器200A的電路是用來當(dāng)做該第一偏移時(shí)序平移器310與該第二偏移時(shí)序平移器320的一示范性的相對應(yīng)結(jié)構(gòu)。為了一示范性實(shí)施例的進(jìn)一步說明，令該第一時(shí)序信號X₁的值為△₁，并令該第二時(shí)序信號X₂的值為△₂，如同前述說明，該第一偏移時(shí)序信號X_O1的值為△₁－T_GB，且該第二偏移時(shí)序信號X_O2的值為△₂－T_GB，因此，該時(shí)脈信號CLK與X₃₊之間的一時(shí)序差異為△₁－T_GB，且該時(shí)脈信號CLK與X_3－之間的一時(shí)序差異為△₂－T_GB，故該邏輯信號X_3－與 該邏輯信號X₃₊之間的一時(shí)序差異為△₁－△₂，因此，X₃₊與X_3－共同形成一第三時(shí)序信號X₃，其值為△₁－△₂。時(shí)序加法器300A因此接收該第一時(shí)序信號X₁與該第二時(shí)序信號X₂，并輸出該第三時(shí)序信號X₃，藉此該第三時(shí)序信號X₃的值是等于該第一時(shí)序信號X₁的值減去該第二時(shí)序信號X₂的值。該時(shí)序加法器300因此等效地將該第二時(shí)序信號X₂從該第一時(shí)序信號X₁中減去。

于另一示范性的實(shí)施例中，圖3B顯示一示范性的時(shí)序加法器300B的一架構(gòu)圖。除了該二邏輯信號X₂₊與X_2－于被該第二偏移時(shí)序平移器320接收前被對換(swapped)外，該示范性的時(shí)序加法器300B是等同于圖3A的時(shí)序加法器300A。由于該對換操作，該第三時(shí)序信號X₃的值是等于該第一時(shí)序信號X₁的值加上該第二時(shí)序信號X₂的值，該時(shí)序加法器300B因此接收該第一時(shí)序信號X₁與該第二時(shí)序信號X₂，并輸出該第三時(shí)序信號X₃，從而該第三時(shí)序信號X₃的值是等于該第一時(shí)序信號X₁的值加上該第二時(shí)序信號X₂的值。

雖然本發(fā)明的實(shí)施例如上所述，然而該些實(shí)施例并非用來限定本發(fā)明，本技術(shù)領(lǐng)域技術(shù)人員可依據(jù)本發(fā)明的明示或隱含的內(nèi)容對本發(fā)明的技術(shù)特征施以變化，凡此種種變化均可能屬于本發(fā)明所尋求的專利保護(hù)范疇，換言之，本發(fā)明的專利保護(hù)范圍須視本說明書的權(quán)利要求所界定者為準(zhǔn)。