一種具有時序控制的soc模塊的制作方法
【技術(shù)領域】
[0001] 本實用新型設及電源電路設計，特別設及一種具有時序控制的S0C模塊。
【背景技術(shù)】
[0002] 電路設計人員均知道，在一個電子產(chǎn)品中較為核屯、的兩個模塊為S0C(Systemon化ip，系統(tǒng)級忍片）模塊和電源模塊，一般SOC模塊所要求的電源控制都有較嚴格的時序要 求。目前一般使用GPI0對電源模塊進行時序控制（即通過軟件控制電源模塊的時序)，雖然 產(chǎn)品的多樣化、功能的多樣化很多是通過軟件實現(xiàn)的，但大部分也可能通過硬件實現(xiàn)。譬 如：有時序要求的S0C忍片在沒有足夠的GPI0 口來做軟件的時序控制時，一般通過增加擴 展忍片或者更換S0C忍片來解決運個問題。而運兩種方案都會增加硬件設計的成本和復雜 性，并不是最佳的解決方案。
[0003] 因而現(xiàn)有技術(shù)還有待改進和提高。 【實用新型內(nèi)容】
[0004] 鑒于上述現(xiàn)有技術(shù)的不足之處，本實用新型的目的在于提供一種具有時序控制的S0C模塊，能在較低成本的前提下對S0C忍片的電源時序進行控制。 陽〇化]為了達到上述目的，本實用新型采取了W下技術(shù)方案：
[0006] 一種具有時序控制的S0C模塊，包括S0C忍片，第一RC延時電源模塊，所述第一RC延時電源模塊包括：第一電源模塊，及由第一電阻和第一電容構(gòu)成的第一延時電路；所 述第一電阻的一端連接供電端，第一電阻的另一端連接第一電源模塊的電源使能端、還通 過第一電容接地，所述第一電源模塊的輸出端連接S0C忍片的第一電源輸入端。
[0007]所述的具有時序控制的S0C模塊中，所述第一電源模塊包括第一電源忍片、第二 電阻、第=電阻、第二電容和第=電容，所述第一電源忍片的使能端為第一電源模塊的電源 使能端、連接所述第一電阻的另一端，所述第一電源忍片的IN端連接所述供電端、還通過 第二電容接地，所述第一電源忍片的FB/0UT端為第一電源模塊的輸出端、連接第二電阻的 一端和S0C忍片的第一電源輸入端、還通過第S電容接地，所述第一電源忍片的BP端連接 第二電阻的另一端、還通過第=電阻接地。 陽00引所述的具有時序控制的S0C模塊中，所述第一電源忍片為SGM2019-ADJ系列的集 成忍片。
[0009] 所述的具有時序控制的S0C模塊中，所述第一電阻的阻值為30KQ，第一電容的容 值為0. 1UF。
[0010] 所述的具有時序控制的S0C模塊，還包括第二RC延時電源模塊，所述第二RC延時 電源模塊包括：第二電源模塊，及由第四電阻和第四電容構(gòu)成的第二延時電路；所述第四 電阻的一端連接供電端，第四電阻的另一端連接第二電源模塊的電源使能端、還通過第四 電容接地，所述第二電源模塊的輸出端連接S0C忍片的第二電源輸入端。
[0011] 所述的具有時序控制的S0C模塊，所述第二電源模塊包括第二電源忍片、第五電 阻、第六電阻、第五電容和第六電容，所述第二電源忍片的使能端為第二電源模塊的電源使 能端、連接所述第四電阻的另一端，所述第二電源忍片的IN端連接所述供電端、還通過第 五電容接地，所述第二電源忍片的FB/OUT端為第二電源模塊的輸出端、連接第五電阻的一 端和SOC忍片的第二電源輸入端、還通過第六電容接地，所述第二電源忍片的BP端連接第 五電阻的另一端、還通過第六電阻接地。
[0012] 所述的具有時序控制的S0C模塊，所述第二電源忍片為SGM2019-ADJ系列的集成 忍片。
[0013] 所述的具有時序控制的S0C模塊，所述第四電阻的阻值為15KQ，第四電容的容值 為 0. 1UF。
[0014] 所述的具有時序控制的S0C模塊，所述S0C忍片的第一電源輸入端為S0C忍片的 LOG電源輸入端，S0C忍片的第二電源輸入端為S0C忍片的ARM電源輸入端。
[0015] 相較于現(xiàn)有技術(shù)，本實用新型提供的具有時序控制的S0C模塊，包括S0C忍片和第 一RC延時電源模塊，所述第一RC延時電源模塊包括：第一電源模塊，及由第一電阻和第一 電容構(gòu)成的第一延時電路；所述第一電阻的一端連接供電端，第一電阻的另一端連接第一 電源模塊的電源使能端、還通過第一電容接地，所述第一電源模塊的輸出端連接S0C忍片 的第一電源輸入端。本實用新型僅增加一個電阻和一個電容來延時S0C忍片的電源時序， 滿足S0C系統(tǒng)對不同電源模塊時序設計要求。
【附圖說明】
[0016] 圖1為本實用新型具有時序控制的S0C模塊的結(jié)構(gòu)框圖；
[0017] 圖2為本實用新型具有時序控制的S0C模塊中第一RC延時電源模塊的電路圖；
[0018] 圖3為本實用新型具有時序控制的S0C模塊中第二RC延時電源模塊的電路圖；
[0019] 圖4為本實用新型具有時序控制的S0C模塊中S0C忍片的上電時序示意圖。
【具體實施方式】
[0020] 本實用新型提供一種具有時序控制的S0C模塊，利用RC電路的延時特性解決電源 設計中滿足S0C系統(tǒng)對時序控制的要求，并且可W針對不同的電源模塊采用不同的RC電 路，從而滿足S0C系統(tǒng)對不同電源模塊時序設計的要求。
[0021] 為使本實用新型的目的、技術(shù)方案及效果更加清楚、明確，W下參照附圖并舉實施 例對本實用新型進一步詳細說明。應當理解，此處所描述的具體實施例僅用W解釋本實用 新型，并不用于限定本實用新型。
[0022] 請參閱圖1和圖2,本實用新型提供的具有時序控制的S0C模塊包括S0C忍片U1 和第一RC延時電源模塊10,所述第一RC延時電源模塊10包括：第一電源模塊101，及由 第一電阻R1和第一電容C1構(gòu)成的第一延時電路102 ;所述第一電阻R1的一端連接供電端 VSYS，第一電阻R1的另一端連接第一電源模塊101的電源使能端、還通過第一電容C1接 地，所述第一電源模塊101的輸出端連接S0C忍片U1的第一電源輸入端化0G。
[0023] 在第一RC延時電源模塊10上電時，先給第一電容C1充電進行延時，根據(jù)RC延時 電路的特性，通過RC電流的使能信號會被延時，其延時時間具體通過W下公式獲得：
[0024] Tl=-RlXClXln((E-V)/巧 陽0巧]其中，R1為第一電阻R1的阻值，Cl為第一電容Cl的容值，E為供電端VSYS的電 壓，V為第一電源模塊為電源使能端的有效電壓。因此，只需調(diào)整第一電阻R1和第一電容 C1的值來滿足不同的電源模塊對時序的要求，從而達到不使用GPIO的軟件控制方式也能 解決電源模塊對時序要求的問題，并且由于采用了簡單的RC電路設計，使整個電路的硬件 設計和LAYOUT設計都比較簡單。
[00%] 請繼續(xù)參閱圖1和圖2,所述第一電源模塊101包括第一電源忍片U2、第二電 阻R2、第=電阻R3、第二電容C2和第=電容C3。所述第一電源忍片U2的使能端（即 空再技持端）為第一電源模塊101的電源使能端、連接所述第一電阻R1的另一端，所述第一 電源忍片肥的IN端連接所述供電端VSYS、還通過第二電容C2接地，所述第一電源忍片U2 的FB/0UT端為第一電源模塊101的輸出端、連接第二電阻R2的一端和S0C忍片U1的第一 電源輸入端化0G、還通過第S電容C3接地，所述第一電源忍片U2的BP端連接第二電阻R2 的另一端、還通過第=電阻R3接地。
[0027] 其中，所述第二電阻R2為限流電阻、第S電阻R3為下拉電阻，第二電容C2和第S 電容C3均為濾波電容。第一電源忍片U2為SGM2019-AD