技術(shù)總結(jié)
一種時鐘同步電路包括用于生成多個經(jīng)延遲時鐘的多相時鐘生成器，每個經(jīng)延遲時鐘具有相對于源時鐘的唯一性延遲。該時鐘同步電路進一步包括選擇電路，其根據(jù)相位誤差選擇經(jīng)延遲時鐘中的一個經(jīng)延遲時鐘以形成本地時鐘，該本地時鐘被驅(qū)動到本地時鐘路徑中并在該時鐘同步電路處被接收作為收到本地時鐘。該選擇電路通過將收到本地時鐘與參考時鐘進行比較來確定相位誤差。

技術(shù)研發(fā)人員：X·黃;Y-H·程;P·M·克洛維斯;S·奇盧庫里
受保護的技術(shù)使用者：高通股份有限公司
文檔號碼：201580038400
技術(shù)研發(fā)日：2015.05.22
技術(shù)公布日：2017.03.22