相關(guān)申請(qǐng)

本申請(qǐng)要求于2014年7月18日提交的美國(guó)專利申請(qǐng)序列號(hào)14/335,185的權(quán)益，其通過引用整體納入于此。

技術(shù)領(lǐng)域

本申請(qǐng)涉及一時(shí)鐘信號(hào)相對(duì)于另一時(shí)鐘信號(hào)的同步。

背景技術(shù)：

現(xiàn)代ASIC(諸如片上系統(tǒng)(SOC))將許多功能集成到單個(gè)芯片中。為了解決現(xiàn)代設(shè)計(jì)中增加的復(fù)雜度，系統(tǒng)時(shí)鐘往往被拆分成若干個(gè)本地時(shí)鐘域。通過以此方式拆分系統(tǒng)時(shí)鐘，降低了全局時(shí)鐘上的負(fù)載，這進(jìn)而減小了插入延遲和時(shí)鐘抖動(dòng)。接收本地時(shí)鐘的本地電路由此因減小的抖動(dòng)而獲益于的減小的不確定性并且在工藝和溫度變化上更為穩(wěn)健。

盡管多個(gè)時(shí)鐘域由此與使用單個(gè)全局時(shí)鐘相比是有吸引力的替換方案，但本地時(shí)鐘仍必須與全局時(shí)鐘相位對(duì)準(zhǔn)。用于保持多個(gè)時(shí)鐘相位對(duì)準(zhǔn)的常規(guī)技術(shù)涉及鎖相環(huán)(PLL)的使用。但來自PLL的同步通常由于它們的低帶寬而是緩慢的。例如，供常規(guī)PLL將一個(gè)時(shí)鐘與另一時(shí)鐘對(duì)準(zhǔn)的鎖定時(shí)間在數(shù)十或數(shù)百微秒的量級(jí)上。另外，每個(gè)附加時(shí)鐘域需要另一PLL,從而N個(gè)時(shí)鐘域需要(N-1)個(gè)PLL。此類眾多PLL的使用隨時(shí)鐘域的數(shù)目N增大而需要過大的管芯面積并導(dǎo)致高功耗。

相應(yīng)地，在本領(lǐng)域中需要改進(jìn)的時(shí)鐘同步技術(shù)和電路。

概述

提供了一種同步電路，其包括用于生成多相時(shí)鐘的多相生成器。該多相時(shí)鐘包括源時(shí)鐘的一系列經(jīng)延遲版本。該同步電路進(jìn)一步包括選擇器電路，其根據(jù)相位誤差從經(jīng)延遲版本中進(jìn)行選擇以形成被驅(qū)動(dòng)到時(shí)鐘路徑中的本地時(shí)鐘。該選擇器電路在本地時(shí)鐘傳播通過時(shí)鐘路徑之后接收本地時(shí)鐘作為收到本地時(shí)鐘并且還接收參考時(shí)鐘。該選擇器電路將收到本地時(shí)鐘與參考時(shí)鐘進(jìn)行比較以生成相位誤差。

可參考以下詳細(xì)描述更好地領(lǐng)會(huì)這些有利特征。

附圖簡(jiǎn)述

圖1是示例時(shí)鐘同步系統(tǒng)的框圖。

圖2是圖1的多相時(shí)鐘生成器和選擇器電路的實(shí)施例的示意圖。

圖3是圖2中的各種時(shí)鐘信號(hào)在相位對(duì)準(zhǔn)之前和之后的時(shí)序圖。

圖4是用于同步多個(gè)本地時(shí)鐘的示例時(shí)鐘同步電路的框圖。

圖5是時(shí)鐘同步系統(tǒng)的示例操作方法的流程圖。

所公開的時(shí)鐘同步系統(tǒng)的各實(shí)施例及其優(yōu)點(diǎn)通過參照以下詳細(xì)描述而被最好地理解。應(yīng)當(dāng)領(lǐng)會(huì)，在一個(gè)或多個(gè)附圖中所解說的相同的參考標(biāo)記被用來標(biāo)識(shí)相同的元件。

詳細(xì)描述

為了滿足本領(lǐng)域中對(duì)改進(jìn)的時(shí)鐘同步電路和技術(shù)的該需求，提供了一種時(shí)鐘同步電路，該時(shí)鐘同步電路包括用于生成多個(gè)經(jīng)延遲時(shí)鐘的多相時(shí)鐘生成器并且進(jìn)一步包括用于從該多個(gè)經(jīng)延遲時(shí)鐘中進(jìn)行選擇以形成本地時(shí)鐘的選擇器電路。該選擇器電路響應(yīng)于本地時(shí)鐘的收到版本與參考時(shí)鐘之間的相位誤差而作出選擇。以此方式，所選經(jīng)延遲時(shí)鐘解決了相位誤差以使得收到本地時(shí)鐘與參考時(shí)鐘相位對(duì)準(zhǔn)。

圖1中示出了示例時(shí)鐘同步電路100。時(shí)鐘源105(諸如鎖相環(huán)(PLL))產(chǎn)生源時(shí)鐘110。多相時(shí)鐘生成器115基于源時(shí)鐘110生成多相時(shí)鐘120。具體地，多相時(shí)鐘120包括從第一經(jīng)延遲時(shí)鐘到最終第m經(jīng)延遲時(shí)鐘相繼排列的多個(gè)(m個(gè))經(jīng)延遲時(shí)鐘，第一經(jīng)延遲時(shí)鐘相對(duì)于源時(shí)鐘110相移達(dá)相移最終第m經(jīng)延遲時(shí)鐘相對(duì)于源時(shí)鐘110相移達(dá)其中m是大于1的整數(shù)。每個(gè)相繼的經(jīng)延遲時(shí)鐘相對(duì)于前一經(jīng)延遲時(shí)鐘相移達(dá)例如，第二經(jīng)延遲時(shí)鐘相對(duì)于第一經(jīng)延遲時(shí)鐘相移達(dá)類似地，第三經(jīng)延遲時(shí)鐘(未解說)相對(duì)于第二經(jīng)延遲時(shí)鐘相移達(dá)第m經(jīng)延遲時(shí)鐘由此相對(duì)于第(m–1)經(jīng)延遲時(shí)鐘(未解說)相移達(dá)

相移等效于延遲Δ，延遲Δ取決于源時(shí)鐘110的時(shí)鐘循環(huán)周期T和經(jīng)延遲時(shí)鐘的數(shù)目m。具體地，延遲Δ等于T/m。等效相移等于2π/m。選擇器電路125從多相時(shí)鐘120中進(jìn)行選擇以輸出所選經(jīng)延遲時(shí)鐘其中i是表示所選經(jīng)延遲時(shí)鐘的整數(shù)。例如，如果選擇器電路125選擇第一經(jīng)延遲時(shí)鐘則i等于1。相反，如果選擇器電路125選擇第二經(jīng)延遲時(shí)鐘則i等于2，依此類推，以使得如果選擇器電路125選擇第m經(jīng)延遲時(shí)鐘則i等于m。選擇器電路125驅(qū)動(dòng)出所選經(jīng)延遲時(shí)鐘作為在由緩沖器130表示的本地時(shí)鐘路徑上承載的本地時(shí)鐘。在傳播通過該本地時(shí)鐘路徑之后，該本地時(shí)鐘再次被選擇器電路125接收作為收到本地時(shí)鐘135。

選擇器電路125被配置成確定參考時(shí)鐘140與收到本地時(shí)鐘135之間的相位誤差。在一個(gè)實(shí)施例中，參考時(shí)鐘140可以包括源時(shí)鐘110的經(jīng)緩沖或經(jīng)延遲版本。然而，參考時(shí)鐘140無需從源時(shí)鐘110導(dǎo)出，只要它具有相同的頻率即可。基于相位誤差，選擇器電路125選擇所選經(jīng)延遲時(shí)鐘以使得相位誤差被最小化。換言之，選擇器電路125作出其選擇以使得收到本地時(shí)鐘135與參考時(shí)鐘140邊沿對(duì)準(zhǔn)(或等效地，同相)。

圖2中示出了多相時(shí)鐘生成器115和選擇器電路125的示例實(shí)施例。在一個(gè)實(shí)施例中，多相時(shí)鐘生成器115包括延遲鎖定環(huán)(DLL)115，其包括具有多個(gè)(m個(gè))延遲元件的延遲線，該多個(gè)(m個(gè))延遲元件與形成多相時(shí)鐘120的多個(gè)(m個(gè))經(jīng)延遲時(shí)鐘相匹配。使整數(shù)m為2的冪是方便的，如將在本文中進(jìn)一步解釋的。在一個(gè)實(shí)施例中，m可由此等于2⁴＝16以使得DLL 115中的延遲元件的范圍從第零延遲元件(延遲0)205到第十五延遲元件(延遲15)210。緩沖延遲元件200接收源時(shí)鐘110并將源時(shí)鐘延遲為驅(qū)動(dòng)第零延遲元件205的經(jīng)緩沖時(shí)鐘dinp。如圖2中所示，源時(shí)鐘110可以包括差分時(shí)鐘，盡管也可以使用單端版本。

每個(gè)延遲元件產(chǎn)生對(duì)應(yīng)的經(jīng)延遲時(shí)鐘作為多相時(shí)鐘120的一部分，多相時(shí)鐘120被表示為d<0:15>。例如，第零延遲元件205產(chǎn)生經(jīng)延遲時(shí)鐘d<0>，而第十五延遲元件210產(chǎn)生經(jīng)延遲時(shí)鐘d<15>。類似地，第i延遲元件(未解說)產(chǎn)生第i經(jīng)延遲時(shí)鐘d<i>。DLL 115包括產(chǎn)生控制電壓(vcntrl)220的相位檢測(cè)器和反饋控制單元215。每個(gè)延遲單元被配置成響應(yīng)于控制電壓220而調(diào)節(jié)其施加于其經(jīng)延遲時(shí)鐘的延遲量。相位檢測(cè)器和反饋控制單元215控制控制電壓220以實(shí)現(xiàn)反饋環(huán)路235，反饋環(huán)路235保持經(jīng)延遲時(shí)鐘d<15>與經(jīng)緩沖輸入時(shí)鐘dinp相位對(duì)準(zhǔn)。以此方式，在收到本地時(shí)鐘(clk_out)的相位校正之前的檢測(cè)階段中以及在校正階段期間在收到本地時(shí)鐘的相位校正之后，經(jīng)延遲時(shí)鐘d<1:15>與源時(shí)鐘110具有如圖3中所示的相位關(guān)系。周期T的源時(shí)鐘110在十六個(gè)均等分布的點(diǎn)處被采樣，以使得第i經(jīng)延遲時(shí)鐘d<i>在相對(duì)于經(jīng)緩沖輸入時(shí)鐘dinp的上升沿的((i)*(T/16))+(T/16)處具有上升沿。例如，d<0>的上升沿相對(duì)于經(jīng)緩沖輸入時(shí)鐘dinp的上升沿延遲達(dá)T/16。類似地，d<1>的上升沿相對(duì)于經(jīng)緩沖輸入時(shí)鐘dinp的上升沿延遲達(dá)2T/16，依此類推。

再次參照?qǐng)D2，選擇器電路125包括多相檢測(cè)器(PD)240，PD 240將收到本地時(shí)鐘(clk_out)135與參考時(shí)鐘140進(jìn)行比較以生成數(shù)字相位誤差245。相位誤差245是數(shù)字碼，其在復(fù)用器250處選擇經(jīng)延遲時(shí)鐘d<0:15>中所選擇的一個(gè)經(jīng)延遲時(shí)鐘。復(fù)用器250將所選經(jīng)延遲時(shí)鐘(由d<i>表示)作為本地時(shí)鐘發(fā)射，該本地時(shí)鐘傳播通過由緩沖器130表示的本地時(shí)鐘域，隨后作為收到本地時(shí)鐘135返回到多相檢測(cè)器240。將領(lǐng)會(huì)，本地時(shí)鐘域可以包括邏輯門和路線/路由的任何合適的集合。如關(guān)于源時(shí)鐘110所討論的，多相時(shí)鐘120、收到本地時(shí)鐘135以及參考時(shí)鐘140都可以是差分或單端時(shí)鐘信號(hào)。類似于復(fù)用器250，多相檢測(cè)器240還接收經(jīng)延遲時(shí)鐘d<0:15>，從而這些經(jīng)延遲時(shí)鐘可被用于確定參考時(shí)鐘140的相位并確定收到本地時(shí)鐘135的相位。例如，多相檢測(cè)器240可以針對(duì)每個(gè)經(jīng)延遲時(shí)鐘包括一觸發(fā)器(未解說)。在具有16個(gè)經(jīng)延遲時(shí)鐘d<0:15>的實(shí)施例中，多相檢測(cè)器240可由此包括16個(gè)觸發(fā)器，這些觸發(fā)器可按串行方式使用以確定參考時(shí)鐘140和收到本地時(shí)鐘135的相位。

替換地，多相檢測(cè)器240可以包括三十二個(gè)觸發(fā)器(一組十六個(gè)觸發(fā)器用于分析參考時(shí)鐘140，而另一組十六個(gè)觸發(fā)器用于分析收到本地時(shí)鐘135)。再次參照串行實(shí)施例，每個(gè)觸發(fā)器可由正被分析的對(duì)應(yīng)時(shí)鐘信號(hào)中的時(shí)鐘沿(例如，上升時(shí)鐘沿)觸發(fā)。例如，假設(shè)參考時(shí)鐘140具有如圖3中所示的傳入相位并被用于觸發(fā)對(duì)應(yīng)于十六個(gè)經(jīng)延遲時(shí)鐘d<0:15>的十六個(gè)觸發(fā)器。第零觸發(fā)器寄存d<0>，第一觸發(fā)器寄存d<1>，依此類推，以使得第十六觸發(fā)器寄存d<15>。

在給定如圖3中所示的參考時(shí)鐘140的定相的情況下，對(duì)應(yīng)于d<0>的觸發(fā)器將寄存邏輯高值，而對(duì)應(yīng)于d<1>到d<8>的觸發(fā)器將寄存邏輯低值。類似地，對(duì)應(yīng)于d<9>到d<15>的觸發(fā)器將寄存邏輯高值。觸發(fā)器中的寄存值可由此被多相檢測(cè)器240用作表示參考時(shí)鐘140的相位的數(shù)字字。觸發(fā)器隨后可被重置(在串行實(shí)施例中)，從而收到本地時(shí)鐘135的相位可被類似地確定，以使得觸發(fā)器隨后將被收到本地時(shí)鐘135中的對(duì)應(yīng)時(shí)鐘沿觸發(fā)。作為結(jié)果，多相檢測(cè)器240可比較兩個(gè)得到的數(shù)字字(一個(gè)表示收到本地時(shí)鐘135的相位，而另一個(gè)表示參考時(shí)鐘140的相位)以確定數(shù)字相位誤差245。例如，多相檢測(cè)器240可將兩個(gè)數(shù)字字相減以確定數(shù)字相位誤差245。

注意，在相位計(jì)算之前，復(fù)用器250必須已經(jīng)發(fā)射本地時(shí)鐘，否則將沒有收到本地時(shí)鐘135要測(cè)量。在相位測(cè)量之前，相位誤差245可由此具有默認(rèn)值(諸如全部是二進(jìn)制0)以選擇默認(rèn)的經(jīng)延遲時(shí)鐘(諸如d<0>)。在檢測(cè)操作階段期間默認(rèn)的經(jīng)延遲時(shí)鐘作為本地時(shí)鐘從復(fù)用器250發(fā)射的情況下，多相檢測(cè)器240將由此接收到收到本地時(shí)鐘135以使得相位測(cè)量可以開始。

在一個(gè)實(shí)施例中，復(fù)用器250可被認(rèn)為包括用于響應(yīng)于相位誤差而從多個(gè)經(jīng)延遲時(shí)鐘中進(jìn)行選擇以形成所選經(jīng)延遲時(shí)鐘并用于將所選經(jīng)延遲時(shí)鐘驅(qū)動(dòng)到時(shí)鐘路徑的第一端中的裝置。類似地，多相檢測(cè)器240可被認(rèn)為包括用于將從時(shí)鐘路徑的第二端接收到的時(shí)鐘與參考時(shí)鐘進(jìn)行比較以確定相位誤差的裝置。

由多相檢測(cè)器240施加的相位校正是相對(duì)于默認(rèn)的經(jīng)延遲時(shí)鐘的。例如，考慮如圖3中所示的在檢測(cè)操作階段期間參考時(shí)鐘140與收到本地時(shí)鐘135之間的定時(shí)關(guān)系。在圖3中所示的示例定時(shí)關(guān)系中，這些時(shí)鐘的上升沿之間的相位差等于6*T/16。換言之，參考時(shí)鐘140的上升沿可被認(rèn)為與如在以上所討論的相位測(cè)量過程中確定的經(jīng)延遲時(shí)鐘d<0>的上升沿相對(duì)應(yīng)。類似地，收到本地時(shí)鐘135的上升沿可被認(rèn)為與經(jīng)延遲時(shí)鐘d<6>的上升沿相對(duì)應(yīng)。由此可容易地領(lǐng)會(huì)，此類上升沿在d<0>到d<15>的串行排列中被分隔開六個(gè)時(shí)鐘位移。如以上所討論的，每個(gè)相繼的經(jīng)延遲時(shí)鐘相對(duì)于前一經(jīng)延遲時(shí)鐘延遲達(dá)T/16。相應(yīng)地，圖3中所示的在檢測(cè)操作階段期間參考時(shí)鐘140與收到本地時(shí)鐘130之間的延遲或偏斜為6T/16。

注意到此相位差意味著：默認(rèn)的經(jīng)延遲時(shí)鐘傳播通過本地時(shí)鐘域130并變成相對(duì)于參考時(shí)鐘140延遲達(dá)6T/16。如果復(fù)用器250可由此發(fā)射具有相對(duì)于默認(rèn)的經(jīng)延遲時(shí)鐘提前6T/16的上升沿的經(jīng)延遲時(shí)鐘d<i>，則收到本地時(shí)鐘135將隨后與參考本地時(shí)鐘140相位對(duì)準(zhǔn)。在此示例中，默認(rèn)的本地時(shí)鐘是d<0>，從而由復(fù)用器250選擇的經(jīng)延遲時(shí)鐘應(yīng)當(dāng)為d<[(0-6)mod 16]>＝d<10>。如圖3中所示，在d<10>以此方式作為本地時(shí)鐘發(fā)射的情況下的校正之后，收到本地時(shí)鐘135隨后與參考時(shí)鐘140相位對(duì)準(zhǔn)。更一般地，在具有m個(gè)默認(rèn)的經(jīng)延遲時(shí)鐘的實(shí)施例中，假設(shè)默認(rèn)時(shí)鐘是d<i>。另外，假設(shè)由多相檢測(cè)器240進(jìn)行的相位測(cè)量指示收到本地時(shí)鐘135相對(duì)于參考本地時(shí)鐘140延遲達(dá)n個(gè)延遲增量(每個(gè)延遲增量等于T/m)。在這種情形中所選經(jīng)延遲時(shí)鐘將是d<[(i-n)mod m]>。

這種相位對(duì)準(zhǔn)是相當(dāng)有利的，因?yàn)橄辔粰z測(cè)器240僅需要幾個(gè)時(shí)鐘循環(huán)來進(jìn)行相位測(cè)量和調(diào)節(jié)。以1GHz的時(shí)鐘速率，這僅是幾納秒。相比之下，常規(guī)的使用PLL將收到本地時(shí)鐘135與參考時(shí)鐘140對(duì)準(zhǔn)將需要數(shù)十微秒或更長(zhǎng)，這慢了多個(gè)數(shù)量級(jí)。另外，多相檢測(cè)器240內(nèi)的數(shù)字電路系統(tǒng)(諸如先前所討論的觸發(fā)器)相對(duì)緊湊并且低功率。類似地，復(fù)用器250也需要相對(duì)較少的晶體管來構(gòu)造。相比之下，PLL體積顯著更大并且消耗實(shí)質(zhì)上更多的功率。

當(dāng)多個(gè)選擇器電路125被用于同步對(duì)應(yīng)的多個(gè)本地時(shí)鐘時(shí)，如圖4中所示，管芯面積和功率節(jié)省被進(jìn)一步增強(qiáng)。單個(gè)時(shí)鐘源105(諸如PLL)和多相時(shí)鐘生成器115(諸如DLL)提供分發(fā)給各種選擇器電路125的共用多相時(shí)鐘120(d<0,m>)。整數(shù)m表示用于多相時(shí)鐘120內(nèi)的相位數(shù)目的某一任意的2的冪。如關(guān)于圖2所討論的，十六是示例相位數(shù)目，但是也可以使用其他的2的冪(諸如八或三十二)。實(shí)際上，相位的數(shù)目不限于僅2的冪，但是這種形式在通過數(shù)字相位誤差245在復(fù)用器250處的高效選擇方面當(dāng)然是方便的。

每個(gè)選擇器電路125接收參考時(shí)鐘，該參考時(shí)鐘可獨(dú)立于由剩余選擇器電路125接收的參考時(shí)鐘。每個(gè)選擇器電路125中的多相檢測(cè)器240使用其參考時(shí)鐘來同步收到本地時(shí)鐘，如關(guān)于圖2所討論的。例如，第一選擇器電路125同步來自第一本地時(shí)鐘域的第一收到本地時(shí)鐘(clk_out0)。類似地，第二選擇器電路125同步來自第二本地時(shí)鐘域的第二收到本地時(shí)鐘(clk_out1)，依此類推，以使得第n選擇器電路125同步來自第n本地時(shí)鐘域的第n收到本地時(shí)鐘(clk_out(N-1))，其中n是表示正被同步的本地時(shí)鐘域的數(shù)目的復(fù)數(shù)正整數(shù)。

如關(guān)于圖2所討論的，與PLL的常規(guī)使用相比，每個(gè)選擇器電路125內(nèi)的各組件相對(duì)緊湊并且低功率。圖4中所示的排列是相當(dāng)有利的，因?yàn)閚個(gè)本地時(shí)鐘可使用僅一個(gè)PLL來同步。相反，n個(gè)本地時(shí)鐘的常規(guī)同步需要n-1個(gè)PLL。與需要如此多PLL相比，選擇器電路125消耗實(shí)質(zhì)上更少的功率并且是非常密集的。

現(xiàn)在將討論用于時(shí)鐘同步電路100的示例操作方法。注意到這種方法是關(guān)于檢測(cè)操作時(shí)段或階段繼之以校正操作階段來定義的。檢測(cè)階段發(fā)生在校正階段之前。就此而言，選擇器電路125不能檢測(cè)未經(jīng)同步的本地時(shí)鐘135的相位直到復(fù)用器250驅(qū)動(dòng)出默認(rèn)的經(jīng)延遲時(shí)鐘。換言之，時(shí)鐘必須被驅(qū)動(dòng)出以使得收到本地時(shí)鐘135可與多個(gè)經(jīng)延遲時(shí)鐘120進(jìn)行比較。如先前所討論的，哪個(gè)經(jīng)延遲時(shí)鐘形成默認(rèn)時(shí)鐘是任意的，但是無論選擇哪一個(gè)時(shí)鐘，由復(fù)用器250響應(yīng)于相位誤差245而作出的后續(xù)選擇是相對(duì)于默認(rèn)時(shí)鐘的相位的。例如，假設(shè)d<8>是默認(rèn)時(shí)鐘。如果收到本地時(shí)鐘135相對(duì)于參考時(shí)鐘具有延遲達(dá)3T/16的上升沿，則可容易地領(lǐng)會(huì)將所發(fā)射的本地時(shí)鐘的相位提前達(dá)3T/16將使收到本地時(shí)鐘135與參考時(shí)鐘相位對(duì)準(zhǔn)。一般而言，這種相位提前是相對(duì)于被選作默認(rèn)時(shí)鐘的無論哪個(gè)經(jīng)延遲時(shí)鐘來作出的。

一旦形成相位誤差信號(hào)，選擇器電路125就可以行進(jìn)至調(diào)節(jié)階段。為了防止毛刺，復(fù)用器250可被控制成在從分別表示參考時(shí)鐘140和收到本地時(shí)鐘135的相位的兩個(gè)捕捉到的數(shù)字字計(jì)算相位誤差245期間閘門關(guān)斷其到本地時(shí)鐘路徑的輸出。就此而言，多相檢測(cè)器240接收所有經(jīng)延遲時(shí)鐘120并由此知曉它們的上升沿何時(shí)發(fā)生。多相檢測(cè)器240由此可在將作為由復(fù)用器250驅(qū)動(dòng)出的所選經(jīng)延遲時(shí)鐘的時(shí)鐘的上升沿之前斷言相位誤差245。經(jīng)同步的收到時(shí)鐘135由此將是無毛刺的。這是相當(dāng)有利的，因?yàn)樵撏绞窍鄬?duì)即時(shí)的(僅花費(fèi)幾個(gè)時(shí)鐘循環(huán)來完成)，而且還可以是無毛刺的。

圖5是概述此種操作方法的流程圖。步驟500包括生成多個(gè)經(jīng)延遲時(shí)鐘以使得每個(gè)經(jīng)延遲時(shí)鐘具有相對(duì)于源時(shí)鐘的唯一性延遲。以上關(guān)于DLL 115的操作討論了此種動(dòng)作。該方法還包括響應(yīng)于相位誤差而從多個(gè)經(jīng)延遲時(shí)鐘中進(jìn)行選擇以形成所選經(jīng)延遲時(shí)鐘的動(dòng)作505。因?yàn)樵撨x擇響應(yīng)于相位誤差，所以該選擇表示在校正操作階段期間發(fā)生在復(fù)用器250中的選擇。相反，如先前所討論的，復(fù)用器250在確定階段期間輸出默認(rèn)的經(jīng)延遲時(shí)鐘。默認(rèn)的經(jīng)延遲時(shí)鐘不是響應(yīng)于相位誤差而選擇的—實(shí)際上其是在確定相位誤差之前生成的。

該方法還包括將所選經(jīng)延遲時(shí)鐘驅(qū)動(dòng)到本地時(shí)鐘路徑中的第一端中的動(dòng)作510。在圖2中所示的示例實(shí)施例中，該本地時(shí)鐘路徑的第一端是復(fù)用器250的輸出。另外，該方法包括從本地時(shí)鐘路徑的第二端接收收到本地時(shí)鐘的動(dòng)作515。在多相位檢測(cè)器240處接收收到本地時(shí)鐘135是動(dòng)作515的一個(gè)示例。最后，該方法包括將收到本地時(shí)鐘與參考時(shí)鐘進(jìn)行比較以確定相位誤差的動(dòng)作520。此種動(dòng)作發(fā)生在確定階段期間，如以上關(guān)于相位誤差245的確定所討論的。

如本領(lǐng)域普通技術(shù)人員至此將領(lǐng)會(huì)的并取決于手頭的具體應(yīng)用，可以在本公開的設(shè)備的材料、裝置、配置和使用方法上做出許多修改、替換和變動(dòng)而不會(huì)脫離本公開的精神和范圍。有鑒于此，本公開的范圍不應(yīng)當(dāng)被限定于本文所解說和描述的特定實(shí)施例的范圍(因?yàn)槠鋬H是作為本公開的一些示例)，而應(yīng)當(dāng)與所附權(quán)利要求及其功能等同方案的范圍完全相當(dāng)。