1.一種時(shí)鐘同步電路，包括：
多相時(shí)鐘生成器，其被配置成接收源時(shí)鐘并生成多個(gè)經(jīng)延遲時(shí)鐘，每個(gè)經(jīng)延遲時(shí)鐘具有相對(duì)于所述源時(shí)鐘的唯一性延遲；以及
選擇器電路，其被配置成基于相位誤差選擇所述經(jīng)延遲時(shí)鐘中的一個(gè)經(jīng)延遲時(shí)鐘，所述選擇器電路被進(jìn)一步配置成將所述經(jīng)延遲時(shí)鐘中所選擇的所述一個(gè)經(jīng)延遲時(shí)鐘發(fā)射通過(guò)時(shí)鐘路徑以從所述時(shí)鐘路徑接收收到本地時(shí)鐘，所述選擇器電路被進(jìn)一步配置成將所述收到本地時(shí)鐘與參考時(shí)鐘進(jìn)行比較以確定所述相位誤差。
2.如權(quán)利要求1所述的時(shí)鐘同步電路，其特征在于，所述選擇器電路包括用于響應(yīng)于所述相位誤差而選擇所述經(jīng)延遲時(shí)鐘中所選擇的一個(gè)經(jīng)延遲時(shí)鐘的復(fù)用器。
3.如權(quán)利要求1所述的時(shí)鐘同步電路，其特征在于，所述選擇器電路包括多相檢測(cè)器，其被配置成將所述收到本地時(shí)鐘與所述多個(gè)經(jīng)延遲時(shí)鐘進(jìn)行比較以確定第一數(shù)字字并將所述參考時(shí)鐘與所述多個(gè)經(jīng)延遲時(shí)鐘進(jìn)行比較以確定第二數(shù)字字，并且其中所述多相檢測(cè)器被進(jìn)一步配置成比較所述第一數(shù)字字和所述第二數(shù)字字以確定所述相位誤差。
4.如權(quán)利要求1所述的時(shí)鐘同步電路，其特征在于，所述選擇器電路被進(jìn)一步配置成將所述經(jīng)延遲時(shí)鐘中所選擇的一個(gè)經(jīng)延遲時(shí)鐘發(fā)射到所述時(shí)鐘路徑的第一端中并從所述時(shí)鐘路徑的相對(duì)的第二端接收所述收到本地時(shí)鐘。
5.如權(quán)利要求1所述的時(shí)鐘同步電路，其特征在于，所述多相時(shí)鐘生成器包括延遲鎖定環(huán)(DLL)。
6.如權(quán)利要求5所述的時(shí)鐘同步電路，其特征在于，所述DLL包括具有串聯(lián)排列的多個(gè)延遲元件的延遲線(xiàn)。
7.如權(quán)利要求6所述的時(shí)鐘同步電路，其特征在于，所述多個(gè)延遲元件對(duì)應(yīng)于所述多個(gè)經(jīng)延遲時(shí)鐘，并且其中每個(gè)延遲元件被配置成產(chǎn)生對(duì)應(yīng)的經(jīng)延遲時(shí)鐘。
8.如權(quán)利要求7所述的時(shí)鐘同步電路，其特征在于，進(jìn)一步包括用于產(chǎn)生所述源時(shí)鐘的時(shí)鐘源。
9.如權(quán)利要求8所述的時(shí)鐘同步，其特征在于，所述時(shí)鐘源包括鎖相環(huán)(PLL)。
10.如權(quán)利要求6所述的時(shí)鐘同步電路，其特征在于，每個(gè)延遲電路被配置成響應(yīng)于控制電壓，并且其中所述DLL包括相位檢測(cè)器和控制電路，其被配置成生成所述控制電壓以使得來(lái)自所述串聯(lián)中的最終延遲元件的經(jīng)延遲時(shí)鐘與來(lái)自所述串聯(lián)中的最初延遲元件的經(jīng)延遲時(shí)鐘相位對(duì)準(zhǔn)。
11.如權(quán)利要求1所述的時(shí)鐘同步電路，其特征在于，所述選擇器電路包括多個(gè)選擇器電路以用于同步對(duì)應(yīng)的多個(gè)收到本地時(shí)鐘。
12.一種方法，包括：
生成多個(gè)經(jīng)延遲時(shí)鐘以使得每個(gè)經(jīng)延遲時(shí)鐘具有相對(duì)于源時(shí)鐘的唯一性延遲；
響應(yīng)于相位誤差而從所述多個(gè)經(jīng)延遲時(shí)鐘中進(jìn)行選擇以形成所選經(jīng)延遲時(shí)鐘；
將所述所選經(jīng)延遲時(shí)鐘驅(qū)動(dòng)到本地時(shí)鐘路徑的第一端中；
從所述本地時(shí)鐘路徑的第二端接收收到本地時(shí)鐘；以及
將所述收到本地時(shí)鐘與參考時(shí)鐘進(jìn)行比較以確定所述相位誤差。
13.如權(quán)利要求12所述的方法，其特征在于，生成所述多個(gè)經(jīng)延遲時(shí)鐘包括：串行延遲所述源時(shí)鐘以使得所述源時(shí)鐘的每個(gè)串行延遲形成所述經(jīng)延遲時(shí)鐘中對(duì)應(yīng)的一個(gè)經(jīng)延遲時(shí)鐘。
14.如權(quán)利要求13所述的方法，其特征在于，所述多個(gè)經(jīng)延遲時(shí)鐘包括正整數(shù)m個(gè)經(jīng)延遲時(shí)鐘，并且其中串行延遲所述源時(shí)鐘包括在m級(jí)上串行地針對(duì)每一級(jí)將所述源時(shí)鐘延遲達(dá)所述源時(shí)鐘的周期的1/m的延遲。
15.如權(quán)利要求12所述的方法，其特征在于，進(jìn)一步包括延遲所述源時(shí)鐘以形成所述參考時(shí)鐘。
16.如權(quán)利要求12所述的方法，其特征在于，將所述收到本地時(shí)鐘與所述參考時(shí)鐘進(jìn)行比較包括：將所述參考時(shí)鐘與所述多個(gè)經(jīng)延遲時(shí)鐘進(jìn)行比較以形成第一數(shù)字字。
17.如權(quán)利要求16所述的方法，其特征在于，將所述收到本地時(shí)鐘與所述參考時(shí)鐘進(jìn)行比較進(jìn)一步包括：將所述收到本地時(shí)鐘與所述多個(gè)經(jīng)延遲時(shí)鐘進(jìn)行比較以形成第二數(shù)字字。
18.如權(quán)利要求17所述的方法，其特征在于，將所述收到本地時(shí)鐘與所述參考時(shí)鐘進(jìn)行比較進(jìn)一步包括從所述第一數(shù)字字減去所述第二數(shù)字字以確定所述相位誤差。
19.如權(quán)利要求12所述的方法，其特征在于，進(jìn)一步包括：
在從所述經(jīng)延遲時(shí)鐘中進(jìn)行選擇以形成所述所選經(jīng)延遲時(shí)鐘之前，將所述經(jīng)延遲時(shí)鐘中的一個(gè)默認(rèn)經(jīng)延遲時(shí)鐘驅(qū)動(dòng)到所述本地時(shí)鐘路徑的所述第一端中。
20.如權(quán)利要求19所述的方法，其特征在于，將所述參考時(shí)鐘與所述收到本地時(shí)鐘進(jìn)行比較確定相對(duì)于所述經(jīng)延遲時(shí)鐘中的所述一個(gè)默認(rèn)經(jīng)延遲時(shí)鐘的所述相位誤差。
21.一種系統(tǒng)，包括：
多相時(shí)鐘生成器，其被配置成生成多個(gè)經(jīng)延遲時(shí)鐘，每個(gè)經(jīng)延遲時(shí)鐘相對(duì)于源時(shí)鐘延遲達(dá)唯一性延遲；
用于響應(yīng)于相位誤差而從所述多個(gè)經(jīng)延遲時(shí)鐘中進(jìn)行選擇以形成所選經(jīng)延遲時(shí)鐘并用于將所述所選經(jīng)延遲時(shí)鐘驅(qū)動(dòng)到時(shí)鐘路徑的第一端中的裝置；以及
用于將從所述時(shí)鐘路徑的第二端接收到的收到時(shí)鐘與參考時(shí)鐘進(jìn)行比較以確定所述相位誤差的裝置。
22.如權(quán)利要求21所述的系統(tǒng)，其特征在于，所述多相時(shí)鐘生成器包括延遲鎖定環(huán)(DLL)。
23.如權(quán)利要求22所述的系統(tǒng)，其特征在于，所述DLL包括具有串聯(lián)排列的多個(gè)延遲元件的延遲線(xiàn)。
24.如權(quán)利要求23所述的系統(tǒng)，其特征在于，所述多個(gè)延遲元件對(duì)應(yīng)于所述多個(gè)經(jīng)延遲時(shí)鐘，并且其中每個(gè)延遲元件被配置成產(chǎn)生對(duì)應(yīng)的經(jīng)延遲時(shí)鐘。
25.如權(quán)利要求21所述的系統(tǒng)，其特征在于，進(jìn)一步包括用于產(chǎn)生所述源時(shí)鐘的時(shí)鐘源。
26.如權(quán)利要求25所述的系統(tǒng)，其特征在于，所述時(shí)鐘源包括鎖相環(huán)(PLL)。
27.一種方法，包括：
將源時(shí)鐘串行延遲為從第一經(jīng)延遲時(shí)鐘到最后經(jīng)延遲時(shí)鐘串聯(lián)排列的多個(gè)經(jīng)延遲時(shí)鐘以使得所述串聯(lián)中的每個(gè)相繼的經(jīng)延遲時(shí)鐘相對(duì)于所述串聯(lián)中的前一源時(shí)鐘延遲達(dá)所述源時(shí)鐘的周期的分?jǐn)?shù)；
在確定操作時(shí)段期間：
將所述經(jīng)延遲時(shí)鐘中的一個(gè)默認(rèn)經(jīng)延遲時(shí)鐘驅(qū)動(dòng)到時(shí)鐘路徑中以接收收到本地時(shí)鐘；
在校正操作時(shí)段期間：
將所述收到本地時(shí)鐘與參考時(shí)鐘進(jìn)行比較以確定所述收到本地時(shí)鐘與所述參考時(shí)鐘之間的相位誤差；
響應(yīng)于所述相位誤差而從所述經(jīng)延遲時(shí)鐘中進(jìn)行選擇以形成所選經(jīng)延遲時(shí)鐘；以及
將所述所選經(jīng)延遲時(shí)鐘驅(qū)動(dòng)到所述時(shí)鐘路徑中以將所述收到本地時(shí)鐘與所述參考時(shí)鐘相位對(duì)準(zhǔn)。
28.如權(quán)利27所述的方法，其特征在于，所述比較步驟和所述選擇步驟需要一處理時(shí)間量來(lái)完成，所述方法進(jìn)一步包括：在所述校正時(shí)段中：在所述處理時(shí)間期間保持到所述時(shí)鐘路徑的輸入。
29.如權(quán)利28所述的方法，其特征在于，進(jìn)一步包括在將所述所選經(jīng)延遲時(shí)鐘驅(qū)動(dòng)到所述時(shí)鐘路徑中之前釋放對(duì)到所述時(shí)鐘路徑的輸入的保持。
30.如權(quán)利27所述的方法，其特征在于，進(jìn)一步包括使用PLL生成所述源時(shí)鐘。