本發(fā)明通常涉及集成電路，并且更具體地涉及具有滯后的比較器電路。
背景技術(shù)：
：比較器是對(duì)兩個(gè)輸入信號(hào)的電壓電平作比較并且產(chǎn)生指示了一個(gè)輸入信號(hào)是否大于另一個(gè)輸入信號(hào)的輸出信號(hào)的電路。例如，在一些應(yīng)用中，第二輸入信號(hào)是固定參考信號(hào)，并且比較器(i)當(dāng)?shù)谝惠斎胄盘?hào)大于第二參考輸入信號(hào)時(shí)產(chǎn)生高電壓輸出信號(hào)(例如對(duì)應(yīng)于邏輯一數(shù)值)以及(ii)當(dāng)?shù)谝惠斎胄盘?hào)并非大于第二參考輸入信號(hào)時(shí)產(chǎn)生低電壓輸出信號(hào)(例如對(duì)應(yīng)于邏輯零數(shù)值)。在一些有噪聲應(yīng)用中，第一輸入信號(hào)以及甚至可能第二參考輸入信號(hào)具有相對(duì)較高頻率的電壓波動(dòng)，這可以導(dǎo)致震顫(chattering)，在震顫中當(dāng)兩個(gè)輸入信號(hào)具有相似電壓電平時(shí)輸出信號(hào)在高和低電壓輸出電平之間快速反復(fù)變化。為了避免震顫，已知設(shè)計(jì)具有內(nèi)建滯后的比較器，其中對(duì)于輸出信號(hào)從低轉(zhuǎn)變至高所需的閾值電壓電平要高于對(duì)于輸出信號(hào)從高轉(zhuǎn)變至低所需的閾值電壓電平。例如，在滯后的一個(gè)實(shí)施方式中，如果第一輸入信號(hào)之前基本上小于第二輸入信號(hào)使得輸出信號(hào)之前為低，則僅當(dāng)?shù)谝惠斎胄盘?hào)的電壓比第二輸入信號(hào)的電壓大至少指定的第一滯后電壓差時(shí)比較器輸出將從低轉(zhuǎn)變至高。此外，如果第一輸入信號(hào)之前基本上大于第二輸入信號(hào)使得輸出信號(hào)之前為高，則僅當(dāng)?shù)谝惠斎胄盘?hào)的電壓比第二輸入信號(hào)的電壓小至少指定的第二滯后電壓差時(shí)比較器輸出將從高轉(zhuǎn)變至低。在該特定情形中，比較器的總滯后電壓差是第一和第二滯后電壓差的總和。注意，在其他實(shí)施方式中，僅需要兩個(gè)滯后電壓差的一個(gè)以提供滯后。圖1是具有內(nèi)建滯后的傳統(tǒng)比較器100的示意性電路圖。比較器100具有輸入級(jí)110，滯后電流注入電路120，輸出級(jí)150，施密特觸發(fā)器電路160，以及兩個(gè)反相器170和180。輸入級(jí)110包括p型晶體管P0-P1，n型晶體管N0-N1，以及兩個(gè)恒流源I1和I2。滯后電流注入電路120包括p型晶體管P2和 P3，以及恒定滯后電流源Ihy。輸出級(jí)150包括p型晶體管P4-P7，以及n型晶體管N4-N7。在一個(gè)實(shí)施方式中，比較器100中的p型晶體管均為PMOS晶體管，而n型晶體管均為NMOS晶體管。比較器100是將施加至輸入級(jí)110的差分輸入配對(duì)P0/P1和N0/N1的電壓差I(lǐng)NP、INN轉(zhuǎn)換為注入輸出級(jí)150中的差分電流的差分比較器，這使得當(dāng)輸出級(jí)150是一個(gè)管腳中的上升電流水平越過(guò)輸出級(jí)150另一管腳中的下降電流水平時(shí)施密特觸發(fā)器電路160開(kāi)啟。輸出級(jí)150包括P級(jí)聯(lián)，其包括(i)由晶體管P4和P5形成的上部P門以及(ii)由晶體管P6和P7形成的中間P門。輸出級(jí)150也包括N級(jí)聯(lián)，其包括(i)由晶體管N6和N7形成的中間N門以及(ii)由晶體管N4和N5形成的下部N門。參考信號(hào)VPU是用于上部P門的電壓偏置，參考信號(hào)VPM是用于中間P門的電壓偏置，以及參考信號(hào)VNM是用于中間N門的電壓偏置。注意，用于N級(jí)聯(lián)的下部N門的偏置電壓是晶體管P6和N6的漏極電壓。比較器100被設(shè)計(jì)使得對(duì)于正常工作，流過(guò)晶體管P4的電流IP4等于流過(guò)晶體管P5的電流IP5，該電流也在此稱作偏置電流IBIAS。此外，由電流源I1產(chǎn)生的電流I1等于由電流源I2產(chǎn)生的電流I2，該電流也在此稱作尾電流ITAIL。通常，流過(guò)晶體管N4的電流IN4由以下方程(1)給定：IN4＝IP4+IP2-IN0+IP0(1)以及流過(guò)晶體管N5的電流IN5由以下方程(2)給定：IN5＝IP5+IP3-IN1+IP1.(2)假設(shè)輸入信號(hào)INP初始為低(也即處于或者靠近接地電壓GND)，互補(bǔ)的輸入信號(hào)INN為高(也即處于或靠近電源電壓VDD)，輸出信號(hào)OUT為低，并且互補(bǔ)輸出信號(hào)OUTN為高。在該情形中，晶體管P2將導(dǎo)通，晶體管P3將關(guān)斷，以及滯后電流Ihy將注入晶體管N0的漏極中。在該情形中，流過(guò)晶體管N4的電流IN4將由以下方程(3)給定：IN4＝IP4+IP2-IN0+IP0＝IBIAS+Ihy-IN0+IP0(3)以及流過(guò)晶體管N5的電流IN5將由以下方程(4)給定：IN5＝IP5+IP3-IN1+IP1＝IBIAS-IN1+IP1.(4)因此，當(dāng)輸入信號(hào)INP為低并且互補(bǔ)輸入信號(hào)INN為高時(shí)，IN1＞IN0，IP1＞IP0，并且流過(guò)晶體管N4的電流IN4大于流過(guò)晶體管N5的電流IN5。當(dāng)輸入信號(hào)INP增大并且互補(bǔ)輸入信號(hào)INN減小時(shí)，流過(guò)晶體管N0的電 流增大，并且流過(guò)晶體管N1的電流減小。與此同時(shí)，流過(guò)晶體管P0的電流減小，并且流過(guò)晶體管P1的電流增大。同樣地，流過(guò)晶體管N4的電流IN4減小，并且流過(guò)晶體管N5的電流IN5增大。當(dāng)且如果流過(guò)晶體管N4的下降電流IN4變?yōu)榈扔诹鬟^(guò)晶體管N5的上升電流IN5時(shí)，施密特觸發(fā)器電路160的輸出將從低切換至高，這使得(i)輸出信號(hào)OUT從低變?yōu)楦卟⑶?ii)互補(bǔ)輸出信號(hào)OUTN從高變?yōu)榈?，由此關(guān)斷了晶體管P2、導(dǎo)通了晶體管P3、并且將滯后電流Ihy從晶體管N4的輸出管腳立即切換至晶體管N5的輸出管腳。施密特觸發(fā)器電路160是具有其自身滯后電壓的傳統(tǒng)數(shù)字緩沖器電路，其自身滯后電壓的功能是降低在比較器100的輸出處的噪聲影響。如果輸入信號(hào)INP繼續(xù)增大并且互補(bǔ)輸入信號(hào)INN繼續(xù)減小，流過(guò)晶體管N5的電流IN5將變?yōu)榇笥诹鬟^(guò)晶體管N4的電流IN4。隨著輸出信號(hào)OUT為高并且互補(bǔ)輸出信號(hào)OUTN為低，晶體管P2將關(guān)斷，晶體管P3將導(dǎo)通，以及滯后電流Ihy將注入晶體管N1的漏極中。在該情形中，流過(guò)晶體管N4的電流IN4將由以下方程(5)給定：IN4＝IP4+IP2-IN0+IP0＝IBIAS+0-ITAIL+0＝IBIAS-IN0+IP0(5)以及流過(guò)晶體管N5的電流IN5將由以下方程(6)給定：IN5＝IP5+IP3-IN1+IP1＝IBIAS+Ihy-0+ITAIL＝IBIAS+Ihy+-IN1+.IP1.(6)因此，當(dāng)輸入信號(hào)INP為高并且互補(bǔ)輸入信號(hào)INN為低時(shí)，IN0＞IN1，IP1＞IP0，并且流過(guò)晶體管N5的電流IN5大于流過(guò)晶體管N4的電流IN4。當(dāng)且如果輸入信號(hào)INP減小以及互補(bǔ)輸入信號(hào)INN增大時(shí)，流過(guò)晶體管N0的電流減小，以及流過(guò)晶體管N1的電流增大。與此同時(shí)，流過(guò)晶體管P0的電流增大，以及流過(guò)晶體管P1的電流減小。同樣，流過(guò)晶體管N4的電流IN4增大，并且流過(guò)晶體管N5的電流IN5減小。當(dāng)且如果流過(guò)晶體管N4的上升電流IN4變?yōu)榈扔诹鬟^(guò)晶體管N5的下降電流IN5時(shí)，施密特觸發(fā)器160的輸出將從高切換至低，這使得(i)輸出信號(hào)OUT從高變?yōu)榈鸵约?ii)互補(bǔ)輸出信號(hào)OUTN從低變?yōu)楦撸纱藢?dǎo)通了晶體管P2，關(guān)斷了晶體管P3，以及將來(lái)自晶體管N5的輸出管腳的滯后電流Ihy立即切換回至晶體管N4的輸出管腳。施密特觸發(fā)器160確保了(i)OUT＝0且OUTN＝1或者(ii)OUT＝1 且OUTN＝0。同樣地，(i)IP2＝Ihy且IP3＝0或者(ii)IP2＝0且IP3＝Ihy。通常，當(dāng)流過(guò)晶體管N4的電流IN4等于流過(guò)晶體管N5的電流IN5時(shí)，方程(1)和(2)得到了如下的方程(7)：IP4+IP2-IN0+IP0＝IP5+IP3-IN1+IP1.(7)因?yàn)镮P4＝IP5，方程(7)可以重寫為以下方程(8)：|(IP1-IP0)+(IN0-IN1)|＝Ihy，(8)其中，符號(hào)取決于兩個(gè)輸出條件中哪一個(gè)存在。比較器100中包括滯后電流發(fā)生電路120導(dǎo)致輸出信號(hào)OUT從低切換至高所在的上升輸入信號(hào)INP的電壓電平要高于輸出信號(hào)OUT從高切換至低所在的下降輸入信號(hào)INP的電壓電平。該滯后電壓差ΔV抑制了在噪聲環(huán)境中輸出信號(hào)OUT中不希望的震顫。滯后電壓差ΔV與流過(guò)兩個(gè)輸入晶體管配對(duì)P0、P1和N0、N1的差分電流之間的相互關(guān)系可以由方程(9)和(10)表示如下：gmp＊ΔV＝IP1-IP0(9)以及gmn＊ΔV＝IN0-IN1，(10)其中，gmp是輸入配對(duì)P0、P1的跨導(dǎo)，以及gmn是輸入配對(duì)N0、N1的跨導(dǎo)。比較器100的總跨導(dǎo)gm是兩個(gè)輸入配對(duì)的跨導(dǎo)的總和或(gmp+gmn)。對(duì)gmp和gmn替換方程(9)和(10)并且應(yīng)用方程(8)產(chǎn)生了如下方程(11)：ΔV＝Ihy/gm.(11)方程(11)指示，對(duì)于恒定滯后電流源Ihy，滯后電壓差ΔV將對(duì)于所有工作條件為恒定，如果比較器100的總跨導(dǎo)gm也恒定。然而，比較器100的跨導(dǎo)gm并非對(duì)于所有共模電壓電平Vcm均是恒定的，而是替代地由如下方程(12)給定：IDζn*VTVcm<Vthngm=IDVT(1ζn+1ζp)Vthn≤Vcm≤VDD-VthpIDζp*VTVcm≥VDD-Vthp---(12)]]>其中：ID是流過(guò)工作在弱反型區(qū)域中的n型或p型輸入MOS晶體管(例如N0、N1、P0、P1)的漏極端子的電流。在該情形中，ID＝0.5＊ITAIL；VT是熱電壓；ζn是從在n型輸入MOS晶體管(例如N0、N1)中氧化物電容Cox與耗盡電容Cjsn之間的分壓器得到的因子，其中ζp是從p型輸入MOS晶體管(例如P0、P1)中氧化物電容Cox與耗盡電容Cjsn之間的分壓器得到的因子，其中Vcm是共模電壓，其等于(INP+INN)/2；Vthn是對(duì)n型晶體管的閾值電壓；Vthp是對(duì)p型晶體管的閾值電壓。當(dāng)電流I1和I2相等時(shí)，則滯后電壓差ΔV由如下方程給定：ΔV=kVT/(1ζn+1ζp)---(13)]]>其中k是比例Ihy/ID。如方程(X1)中所示，比較器100的跨導(dǎo)gm對(duì)共模電壓Vcm的不同范圍而不同。同樣，方程(11)指示了滯后電壓差ΔV對(duì)共模電壓電平Vcm的所有數(shù)值并非恒定。特別地，當(dāng)輸入配對(duì)N0、N1工作在亞閾值下(也即在器件的弱反型區(qū)域中)時(shí)，比較器100經(jīng)受了跨導(dǎo)退化，在跨導(dǎo)退化中當(dāng)共模電壓接近電源電壓VDD或接地電壓GND時(shí)滯后曲線急劇增大。具有變化的共模電壓電平的該非均勻滯后特性在某些應(yīng)用中是不希望的。附圖說(shuō)明本發(fā)明的實(shí)施例從以下詳細(xì)說(shuō)明書、所附權(quán)利要求以及附圖將變得更完全明確，其中相同附圖標(biāo)記標(biāo)識(shí)類似或相同的元件。圖1是具有內(nèi)建滯后的傳統(tǒng)比較器的示意性電路圖；以及圖2是根據(jù)本發(fā)明一個(gè)實(shí)施例的具有內(nèi)建滯后的比較器的示意性電路圖。具體實(shí)施方式在此公開(kāi)了本發(fā)明的詳細(xì)示意性實(shí)施例。然而，在此公開(kāi)的具體結(jié)構(gòu)和功能細(xì)節(jié)僅是為了描述本發(fā)明示例性實(shí)施例的代表。本發(fā)明可以以許多備選形式實(shí)施并且不應(yīng)構(gòu)造為僅限于在此列舉的實(shí)施例。此外，在此使用的術(shù)語(yǔ)僅是為了描述特定實(shí)施例的目的，并且并非意在限制本發(fā)明的示例性實(shí)施例。如在此使用的，單數(shù)形式“一”、“一個(gè)”和“該”意在也包括復(fù)數(shù)形式，除非上下文明確給出相反指示。應(yīng)該進(jìn)一步理解的是，術(shù)語(yǔ)“包括”、“包含”、“含有”和/或“具有”規(guī)定了所述特征、步驟或部件的存在，但是并非排除一個(gè)或多個(gè)其他特征、步驟或部件的存在或添加。也應(yīng)該注意的是，在一些備選實(shí)施方式中， 所述功能/動(dòng)作可以以附圖中所述順序之外的順序而發(fā)生。例如，連續(xù)顯示的兩個(gè)附圖可以實(shí)際上基本同時(shí)執(zhí)行，或者有時(shí)可以以相反順序執(zhí)行，取決于所涉及的功能/動(dòng)作。在一個(gè)實(shí)施例中，比較器包括輸入級(jí)，滯后電流注入電路，以及輸出級(jí)。輸入級(jí)包括電阻器耦合的源極跟隨器電路，其與用于實(shí)現(xiàn)源極跟隨電路的晶體管的工作區(qū)而將差分輸入電壓轉(zhuǎn)換為差分電流無(wú)關(guān)。滯后電流注入電路將滯后電流注入在輸入級(jí)中產(chǎn)生的差分電流中以將滯后電壓添加至比較器的操作，其中滯后電壓與用于實(shí)現(xiàn)源極跟隨器電路的晶體管的工作區(qū)無(wú)關(guān)。輸出級(jí)處理由輸入級(jí)所提供的差分電流以控制比較器的輸出。圖2是根據(jù)本發(fā)明一個(gè)實(shí)施例的、具有內(nèi)建滯后的比較器200的示意性電路圖。類似于圖1的現(xiàn)有技術(shù)的比較器100，比較器200具有輸入級(jí)210，滯后電流注入電路220，輸出級(jí)250，施密特觸發(fā)器電路260，以及兩個(gè)反相器270和280。此外，比較器200具有兩個(gè)共模(CM)檢測(cè)電路230和240。輸入級(jí)210具有四個(gè)超級(jí)源極跟隨器(SSF)子電路214(1)-214(4)。第一SSF子電路214(1)包括p型輸入晶體管P0，兩個(gè)n型電流鏡晶體管N8和N9，以及兩個(gè)恒流源I2和I3。第二SSF子電路214(2)包括p型輸入晶體管P1，兩個(gè)n型電流鏡晶體管N10和N11，以及兩個(gè)恒流源I2和I3。第三SSF子電路214(3)包括n型輸入晶體管N0，兩個(gè)p型電流鏡晶體管P8和P9，以及兩個(gè)恒流源I0和I1。第四SSF子電路214(4)包括n型輸入晶體管N1，兩個(gè)p型電流鏡晶體管P10和P11，以及兩個(gè)恒流源I0和I1。第一和第二SSF子電路214(1)和214(2)由上部電阻器R0耦合在晶體管P0和P1的源極處以形成輸入級(jí)210的上部P側(cè)212(P)。類似地，第三和第四SSF子電路214(3)和214(4)由具有與上部電阻器R0相同電阻的下部電阻器R0而耦合在晶體管N0和N1的源極處以形成輸入級(jí)210的下部N側(cè)212(N)。滯后電流注入電路220具有兩個(gè)滯后電流注入(HCI)子電路222(1)和222(2)。第一HCI子電路222(1)包括兩個(gè)p型晶體管P2和P3以及上部恒定滯后電流源Ihy，而第二HCI子電路222(2)包括兩個(gè)n型晶體管N2和N3以及下部恒定滯后電流源Ihy。參照第一SSF子電路214(1)，如果施加至輸入晶體管P0柵極的電壓為Vinp，則在輸入晶體管P0源極處的電壓將為(Vinp+ΔV)，其中ΔV的數(shù)值取 決于由電流裝置I3所產(chǎn)生的電流I3。流過(guò)晶體管N8的電流為(I2-I3)，并且，當(dāng)輸入電壓Vinp改變時(shí)，輸入晶體管P0源極處的電壓將以相等量改變。類似地，對(duì)于第二SSF子電路214(2)，如果施加至輸入晶體管P1柵極的電壓為Vinn，則在輸入晶體管P1源極處的電壓將為(Vinn+ΔV)。流過(guò)晶體管N10的電流為(I2-I3)，并且，當(dāng)輸入電壓Vinn改變時(shí)，輸入晶體管P1源極處電壓將以相等量改變。暫時(shí)忽略滯后電流Ihy的存在，當(dāng)Vinp＝Vinn＝Vcm(也即共模電壓)時(shí)，流過(guò)晶體管N8的電流將等于流過(guò)晶體管P10的電流。在該情形下，晶體管P0源極處電壓Vp0S以及晶體管P1源極處電壓Vp1S將均等于(Vcm+ΔV)。同樣地，電阻器R0兩端的電壓差將為零，沒(méi)有電流流過(guò)電阻器R0(也即IR0＝0)，并且流過(guò)晶體管N8和N10的電流將均為(I2-I3)。當(dāng)且如果輸入電壓Vinp上升至互補(bǔ)輸入電壓Vinn之上使得(Vinp-Vinn)＝ΔV1時(shí)，則電阻器R0兩端的電壓VR0將由以下方程(X1)給定：VR0＝(VP0S-VP1S)＝ΔV1.(X1)在該情形下，流過(guò)電阻器R0的電流IR0將由以下方程(X2)給定：IR0＝ΔV1/R0，(X2)其中R0是電阻器R0的電阻值。此外，流過(guò)晶體管N8和N10的電流IN8和IN10將分別由如下方程(X3)和(X4)給定：IN8＝I2-I3-IR0(X3)以及IN10＝I2-I3+IR0.(X4)這兩個(gè)差分電流IN8和IN10分別由晶體管N9和N11鏡像復(fù)制，并且施加至上部CM檢測(cè)電路230的節(jié)點(diǎn)PA和PB。以類似方式，由具有與上部電阻器R0相同電阻值R0的下部電阻器R0所連接的第三和第四SSF子電路214(3)和214(4)產(chǎn)生并且將分別由如下方程(X5)和(X6)給定的兩個(gè)差分電流電流IP8和IP10施加至下部CM檢測(cè)電路240的節(jié)點(diǎn)NA和NB：IP8＝I0-I1-IR0(X5)以及IP10＝I0-I1+IR0，(X6)其中I0是由電流源I0所產(chǎn)生的電流，以及I1是由電流源I1所產(chǎn)生的電流。在該情形中，流過(guò)輸出級(jí)250左側(cè)管腳的電流(如圖2中所示)將大于流過(guò)輸出級(jí)250右側(cè)管腳的電流，以及觸發(fā)器電路260將使得輸出信號(hào)OUT為高并且互補(bǔ)輸出信號(hào)OUTN為低。以類似方式，當(dāng)且如果互補(bǔ)輸入電壓Vin升高至輸入電壓Vinp之上使得(Vinn-Vinp)＝ΔV1時(shí)，電壓差將由每個(gè)上部和下部源極耦合電阻器R0轉(zhuǎn)換為引起差分電流流過(guò)晶體管N8和N10以及流過(guò)晶體管P8和P10的電流，該差分電流由晶體管N9和N11以及由晶體管P9和P11鏡像復(fù)制，使得流過(guò)輸出級(jí)250右側(cè)管腳的電流大于流過(guò)輸出級(jí)250左側(cè)管腳的電流，使得觸發(fā)器電路260將引起輸出信號(hào)OUT為低并且互補(bǔ)輸出信號(hào)OUTN為高。從方程(X3)和(X4)，晶體管N8和N10之間的電流差由如下方程(X7)給定：IN10-IN8＝2＊IR0.(X7)類似地，從方程(X5)和(X6)，晶體管P8與P10之間電流差由如下方程(X8)給定：IP10-IP8＝2＊IR0.(X8)從方程(X2)、(X7)和(X8)，輸入級(jí)210的跨導(dǎo)gm由如下方程(X9)給定：gm＝2/R0，(X9)其僅取決于源極耦合電阻器R0的電阻值，并且與輸入級(jí)210中p型和n型晶體管的工作區(qū)(例如，飽和區(qū)域vs亞閾值區(qū)域)無(wú)關(guān)。到目前為止在圖2的比較器200的該說(shuō)明中，已經(jīng)忽略了滯后電流Ihy的存在。在此時(shí)，將考慮由滯后電流Ihy的注入所引起的對(duì)滯后電壓產(chǎn)生的影響。假設(shè)輸入電壓Vinp過(guò)去是并且仍然是充分地大于互補(bǔ)輸入電壓Vinn使得輸出OUT為高(也即，邏輯1)。在該情形中，晶體管P2將關(guān)斷而晶體管P3將導(dǎo)通，使得滯后電流Ihy將注入晶體管P1的源極節(jié)點(diǎn)中。同樣地，流過(guò)晶體管N10的電流IN10將由如下方程(X10)給定：IN10＝I2-I3+IR0+Ihy(X10)以及從方程(X3)和(X10)，晶體管N8與N10之間的電流差由如下方程(X11)給定：IN10-IN9＝2＊IR0+Ihy.(X11)當(dāng)且如果輸入電壓Vinp變低并且低于互補(bǔ)輸入電壓Vinn時(shí)，在某一時(shí)刻，流過(guò)電阻器R0的電流方向?qū)⒎崔D(zhuǎn)。隨著輸入電壓Vinp繼續(xù)變低，在某一時(shí)刻，流過(guò)晶體管N10的電流IN10將等于流過(guò)晶體管N8的電流IN8。在差分電流(IN10-IN8)為零時(shí)的差分輸入電壓ΔV1由如下方程(X12)給定：ΔV1＝-0.5＊Ihy＊R0.(X12)如果輸入電壓Vinp繼續(xù)變低，則輸出OUT將從高切換為低(也即邏輯0)。在該情形中，晶體管P2將導(dǎo)通，晶體管P3將關(guān)斷，以及滯后電流Ihy將注入晶體管P0的源極節(jié)點(diǎn)中。當(dāng)且如果輸入電壓Vinp再次升高并且高于互補(bǔ)輸入電壓Vinn時(shí)，流過(guò)電阻器R0的電流方向?qū)⒃俅巫罱K反向，并且差分電流(IN10-IN8)將再次最終為零。在該情形中，在差分電流(IN10-IN8)為零時(shí)的差分輸入電壓ΔV1由如下方程(X13)給定：ΔV1＝0.5＊Ihy＊R0.(X13)以類似方式，可以顯示出方程(X12)和(X13)同樣很好地適用于輸入級(jí)210的N側(cè)212(N)。同樣地，對(duì)比較器200的總滯后電壓為(Ihy＊R0)，其類似于方程(X9)的跨導(dǎo)，僅取決于源極耦合電阻器R0的電阻值，并且與輸入級(jí)210中p型和n型晶體管的工作區(qū)(例如飽和區(qū)域vs亞閾值區(qū)域)無(wú)關(guān)。如果共模電壓Vcm大于(VDD-Vthp)，其中Vthp為對(duì)于p型晶體管P0和P1的閾值電壓，則電流I2將由于受限的電壓活動(dòng)空間(headroom)而減小。在該情形中，輸入級(jí)210的P側(cè)212(P)的第一和第二SSF子電路214(1)和214(2)將不良好工作，并且由P側(cè)212(P)所產(chǎn)生的電流將不適合注入輸出級(jí)250中。提供CM檢測(cè)電路230以抑制那些不合適的電流注入輸出級(jí)250中。特別地，當(dāng)Vcm大于(VDD-Vthp)時(shí)，Vinp和Vinn均足夠高使得CM檢測(cè)電路230的所有四個(gè)p型晶體管P12-P15均關(guān)斷，由此防止施加在節(jié)點(diǎn)PA和PB處的電流到達(dá)節(jié)點(diǎn)PC和PD。在該情形中，比較器200的工作將依賴于輸入級(jí)210的N側(cè)212(N)的第三和第四SSF子電路214(3)和214(4)，其將在該高CM電壓電平下工作良好。另一方面，如果共模電壓Vcm小于用于n型晶體管N0和N1的閾值電壓Vthn，則電流I1將由于受限的電壓活動(dòng)空間而減小。在該情形中，輸入級(jí)210的N側(cè)212(N)的第三和第四SSF子電路214(3)和214(4)將不良好工作，并且由N側(cè)212(N)所產(chǎn)生的電流將不適合注入輸出級(jí)250中。提供CM檢測(cè)電路240以抑制那些不適合的電流注入輸出級(jí)250中。特別地，當(dāng)Vcm小于Vthn時(shí)， Vinp和Vinn均將足夠低使得CM檢測(cè)電路240的所有四個(gè)n型晶體管N12-N15均關(guān)斷，由此防止施加在節(jié)點(diǎn)NA和NB處的電流到達(dá)節(jié)點(diǎn)NC和ND。在該情形中，比較器200的工作將依賴于輸入級(jí)210的P側(cè)212(P)的第一和第二SSF子電路214(1)和214(2)，其將在該低CM電壓電平下工作良好。如上所述，比較器200的工作與用于實(shí)施比較器200的晶體管的工作區(qū)無(wú)關(guān)。特別地，比較器200的跨導(dǎo)以及總滯后電壓均與晶體管工作區(qū)無(wú)關(guān)。這意味著，當(dāng)共模電壓在比較器200的整個(gè)軌到軌范圍之上變化時(shí)，比較器200將以恒定滯后電壓工作，具有(i)從0至Vthn的CM電壓由輸入級(jí)210的P側(cè)212(P)處理，(ii)從(VDD-Vthp)至VDD的CM電壓由輸入級(jí)210的N側(cè)212(N)處理，以及(iii)在兩者之間的CM電壓由輸入級(jí)210的側(cè)212(P)和212(N)兩者處理。注意到，對(duì)于并非采用全軌到軌CM電壓變化而工作的實(shí)施例可以省略CM檢測(cè)電路230和240中的一個(gè)或兩者。此外，對(duì)于一些實(shí)施例，可以省略滯后電流注入子電路222(1)和222(2)之一。盡管已經(jīng)在輸入級(jí)210中具有超級(jí)源極跟隨器電路的比較器200的上下文中描述了本發(fā)明，在備選實(shí)施例中，比較器可以使用替代于超級(jí)源極跟隨器電路的慣常源極跟隨器電路而實(shí)施。此外為了該說(shuō)明書的目的，術(shù)語(yǔ)“耦合”、“耦聯(lián)”、“耦接”、“連接”、“聯(lián)接”或“聯(lián)結(jié)”涉及本領(lǐng)域已知或稍后研發(fā)的任何方式，其中能量允許在兩個(gè)或多個(gè)元件之間傳輸，并且也考慮一個(gè)或多個(gè)額外元件的插入，盡管并非要求。相反地，術(shù)語(yǔ)“直接耦合”、“直接連接”等暗示了缺乏這些額外元件。此外，為了該公開(kāi)的目的，應(yīng)該理解的是，所有柵極從固定電壓電源域(或多個(gè)域)和接地供電，除非示出相反指示。因此，所有數(shù)字信號(hào)通常具有范圍從近似接地電勢(shì)至電源域之一并且快速轉(zhuǎn)變(回轉(zhuǎn))的電壓。然而除非明確給出相反指示，接地可以視作具有近似零伏電壓的電源，并且具有任何所需電壓的電源可以替代接地。因此，所有柵極可以由至少兩個(gè)電源供電，具有由此具有范圍在電源的近似電壓之間電壓的隨屬數(shù)字信號(hào)。信號(hào)以及對(duì)應(yīng)的節(jié)點(diǎn)、端口或路徑可以涉及相同名稱，并且為了在此目的而可互相交換。晶體管通常為了示意性目的而示出為單個(gè)器件。然而，本領(lǐng)域技術(shù)人員應(yīng) 該理解的是，晶體管將具有各種尺寸(例如柵極寬度和長(zhǎng)度)和特性(例如閾值電壓、增益等)，并且可以由并聯(lián)耦合的多個(gè)晶體管構(gòu)成以從組合獲得所需的電學(xué)特性。此外，所示晶體管可以是復(fù)合晶體管。如在該說(shuō)明書和權(quán)利要求中所使用的，術(shù)語(yǔ)“溝道節(jié)點(diǎn)”通常涉及金屬氧化物半導(dǎo)體(MOS)晶體管器件(也稱作MOSFET)的源極或者漏極，術(shù)語(yǔ)“溝道”涉及在源極與漏極之間通過(guò)器件的路徑，以及術(shù)語(yǔ)“控制節(jié)點(diǎn)”通常涉及MOSFET的柵極。類似地，如在權(quán)利要求中所使用的，術(shù)語(yǔ)“源極”、“漏極”和“柵極”應(yīng)該理解為涉及MOSFET的源極、漏極和柵極，或者當(dāng)使用雙極晶體管技術(shù)實(shí)施本發(fā)明的實(shí)施例時(shí)涉及雙極器件的發(fā)射極、集電極和基極。除非明確給出相反指示，每個(gè)數(shù)值和范圍應(yīng)該解釋為是近似的，如同詞語(yǔ)“大約”或“近似”在數(shù)值或范圍之前。應(yīng)該進(jìn)一步理解的是，可以由本領(lǐng)域技術(shù)人員對(duì)已經(jīng)描述并且示出以便于解釋本發(fā)明實(shí)施例的部分做出細(xì)節(jié)、材料或設(shè)置的改變而并非脫離由隨附權(quán)利要求書所涵蓋的本發(fā)明的實(shí)施例。在包括任何權(quán)利要求的本說(shuō)明書中，術(shù)語(yǔ)“每個(gè)”可以用于涉及之前引用的多個(gè)元件或步驟的一個(gè)或多個(gè)指定特性。當(dāng)用于開(kāi)放式術(shù)語(yǔ)“包括”時(shí)，術(shù)語(yǔ)“每個(gè)”的引用并非排除額外的、未引用的元件或步驟。因此，應(yīng)該理解的是，設(shè)備可以具有額外的未引用的元件，以及方法可以具有額外的未引用的步驟，其中額外的未引用元件或步驟并非具有一個(gè)或多個(gè)指定特性。在此提及“一個(gè)實(shí)施例”或“一實(shí)施例”意味著，結(jié)合實(shí)施例描述的特定特征、結(jié)構(gòu)或特性可以包括在本發(fā)明至少一個(gè)實(shí)施例中。說(shuō)明書中各個(gè)位置處短語(yǔ)“在一個(gè)實(shí)施例中”的出現(xiàn)并非必須均涉及相同的實(shí)施例，也并非是必須與其他實(shí)施例互斥的分立或備選實(shí)施例。同理適用于術(shù)語(yǔ)“實(shí)施方式”。當(dāng)前第1頁(yè)1 2 3