本公開涉及電子可變模擬延遲線，其具有信號路徑和地返回路徑以在短延遲模式和長延遲模式中電子地改變電子可變模擬延遲線的電感。

背景技術(shù)：

差分輸入探頭通常被用來使用單一測試和測量儀器通道從被測設(shè)備（DUT）獲取諸如在高速串行數(shù)據(jù)總線上的標(biāo)稱差分信號。TriMode^TM探頭具有獲取共模信號或作為單端信號的差分對信號的任一側(cè)的附加能力。

理想的差分信號包括在兩個分離的導(dǎo)線上發(fā)送的兩個互補信號。在DUT中的布線的兩側(cè)到測試和測量儀器之間的和/或在測試和測量儀器本身內(nèi)的延遲中的任何偏斜（skew）或差異引起差分信號的模式轉(zhuǎn)換。模式轉(zhuǎn)換在差分信號的一部分表現(xiàn)為共模信號時，或反之亦然。歸因于偏斜的模式轉(zhuǎn)換在較高的頻率處逐漸變得較糟。例如，在25GHz處的僅一皮秒（ps）的偏斜將導(dǎo)致超過15%的共模電壓表現(xiàn)為差分信號。

在共同未決的美國申請?zhí)?4/745,757（代理人案號9025-1177）中討論了一種使歸因于偏斜相關(guān)的模式轉(zhuǎn)換的誤差最小化的方法，所述美國申請被加標(biāo)題TRI-MODE PROBE WITH AUTOMATIC SKEW ADJUSTMENT、在2015年6月22日被提交并且被通過引用以其整體結(jié)合于本文中。

在美國申請?zhí)?4/745,757（代理人案號9025-1177）中的電子可變延遲可以是寬帶的DC耦合的電子可調(diào)整模擬延遲線，其被使用固定的電感器和變?nèi)荻O管（電壓可變電容器）實現(xiàn)為集總元件傳輸線。然而，這樣的類型的電子可調(diào)整模擬延遲線使得特性阻抗連同延遲改變，從而要求最大對最小延遲的比不大于阻抗的被允許的比以維持令人滿意的終止（termination）。該被限制的比一般導(dǎo)致比所需要的延遲范圍長得多的標(biāo)稱延遲，其繼而導(dǎo)致比所期望的插入損耗高的插入損耗。并且，變?nèi)荻O管將對信號電壓以及可調(diào)整的偏置電壓進行響應(yīng)，引起某些信號非線性。

另一已知的方法是建造具有微電機系統(tǒng)（MEM）開關(guān)的分段延遲線，所述微電機系統(tǒng)開關(guān)被配置成接入或斷開不同的段長度來實現(xiàn)步進延遲控制。該方法避免了在延遲的情況下的特性阻抗中的改變，但要求專門的制造過程并且可能遭受歸因于MEM開關(guān)的接觸電阻的顯著插入損耗。

又一方法是使用被切換的活動（active）延遲元件（例如，給予信號相對已知的延遲的單位增益放大器）。該方法與標(biāo)準(zhǔn)集成芯片（IC）過程兼容，但由于活動階段中的噪聲生成而降低了信噪比，并且可能要求比其他方法多的操作電力。

所公開的技術(shù)的實施例解決了現(xiàn)有技術(shù)中的這些和其他限制。

技術(shù)實現(xiàn)要素：

所公開的技術(shù)的實施例包括一種電子可變模擬延遲線，其包括具有電子可變電感的至少一段。至少一段包括信號路徑、地返回路徑和被配置成改變段的電感的多個開關(guān)。

所公開的技術(shù)的實施例也包括一種用于延遲電子可變模擬延遲線上的信號的方法。方法包括在短延遲模式和長延遲模式之間切換，在信號路徑上發(fā)送信號，在長延遲模式中時向信號路徑添加電容以使信號延遲第一量，以及在短延遲模式中時經(jīng)由接通位于地返回路徑的一個末端處的第一開關(guān)和位于地返回路徑的另一末端處的第二開關(guān)使地返回路徑接地以使信號延遲第二量。

附圖說明

圖1示出了根據(jù)所公開的技術(shù)的實施例的具有多個段的電子可變模擬延遲線。

圖2圖示了根據(jù)所公開的技術(shù)的某些實施例的圖1的電子可變模擬延遲線的段。

圖3圖示了根據(jù)所公開的技術(shù)的其他實施例的圖1的電子可變模擬延遲線的段。

具體實施方式

在不一定成比例的圖中，所公開的系統(tǒng)和方法的相同或?qū)?yīng)的元件由相同的參考數(shù)字表示。

圖1圖示了使用電容器、開關(guān)和耦合傳輸線的段建造的集總元件傳輸線，而圖2圖示了示例段。

圖1示出了六段電子可變模擬延遲線100，其具有有著（在短延遲模式中）標(biāo)稱4ps或（在長延遲模式中）標(biāo)稱6.4ps的可切換延遲的四個相等延遲段10、20、30和40，隨后是具有大致一半和四分之一長度的兩個附加段50和60。例如，段50可以是四個相等延遲段的長度的0.5倍（導(dǎo)致在短延遲模式中標(biāo)稱2ps的延遲和在長延遲模式中標(biāo)稱3.2ps的延遲）而段60是四個相等延遲段的長度的0.25倍（導(dǎo)致在短延遲模式中標(biāo)稱1ps的延遲和在長延遲模式中標(biāo)稱1.6ps的延遲）。這提供了標(biāo)稱12ps的凈（net）延遲范圍以及標(biāo)稱0.6ps的延遲分辨率。每段的6.4ps最大延遲低于遠遠超過該示例電路的期望的25GHz操作頻率范圍的四分之一波長。如下面較詳細地討論的那樣，每段的最大延遲必須低于期望的操作頻率的四分之一波長。

針對每段示出了兩個控制電流12和14?？刂齐娏?2控制地返回路徑線22中的開關(guān)來調(diào)整有效的線電感，并且控制電流14控制與額外的電容器串聯(lián)的開關(guān)來調(diào)整有效的線電容。在操作中，用于每段的控制電流12和14兩者被一起切換來調(diào)整延遲同時維持標(biāo)稱恒定的特性阻抗。然而，出于測試和評估目的，可能有利的是允許獨立的切換以便區(qū)分這兩個效果。

為了創(chuàng)建可調(diào)整的延遲，段10-60可以在短延遲或長延遲模式中切換以得到期望量的時間延遲。盡管在圖1中示出了六個段，但是任何數(shù)量的段可以被使用以達到期望的延遲時間和分辨率。

圖2示出了一個延遲段200的原理圖。延遲段200可以是上面討論的延遲元件10-60中的任一個。延遲段中的每個包括相同的原理圖，盡管部件的各種值和長度可以基于期望的延遲時間來調(diào)整。由具有例如129?的偶模阻抗、31?的奇模阻抗和均勻電介質(zhì)（因此對于偶模和奇模相同的傳播速度）的耦合傳輸線對提供基礎(chǔ)延遲。然而，任何類型的傳輸線可以被使用并且所公開的實施例不限于示例值。示例傳輸線通常可在IC過程上實現(xiàn)。例如，被放置超過SiO₂電介質(zhì)中的地平面12.4μm的具有3.5μm間隔的兩個4.0μm高、4.2μm寬的線將接近這些阻抗。

在每段中的耦合線中的一個——信號線16攜帶將被延遲的信號而另一個線被選擇性地切換為地返回路徑的部分。在某些實施例中，開關(guān)可以是PIN二極管開關(guān)。在短延遲模式中，地返回路徑線22的每個末端被切換到地，與公共地并聯(lián)地放置地返回路徑線22，降低該段中的信號線16的凈電感。在短延遲模式中，信號基本上以光速經(jīng)過信號線16。在長延遲模式中，地返回路徑線22的末端沒有被接地，這迫使地返回電流通過公共地，增加該段中的信號線16的電感。此外，地返回路徑線22的中心被切換到地以便維持線的互電容，并且額外的電容被切換到信號線16上以按照與電感被提高相同的比來提高段電容。這按照該相同的比增加段的延遲，同時使特性阻抗未被改變。

集總元件傳輸線的段可以被獨立地切換，以便在總的延遲中提供多個步驟，如下面較詳細地討論的那樣。在被切換用于長延遲模式的段中，段長度被設(shè)置足夠短以滿足期望的延遲分辨率并且以使地返回路徑線22的開路末端上的反射的影響最小化。

將被延遲的信號從節(jié)點“入”向下經(jīng)過耦合傳輸線對的信號線16到節(jié)點“出”。當(dāng)DC控制電流被發(fā)出到控制節(jié)點“sell”中時，電流將流經(jīng)第二線到PIN二極管開關(guān)18和20，使得它們接通成低阻抗。這將地返回路徑線22與公共地平面并聯(lián)地放置，將線16的阻抗降低到：

　　　　　　　　　　?。?）

如果控制節(jié)點“selc”被保持低于地，反向偏置PIN二極管開關(guān)24和26以將它們切斷，則額外的電容器28和32被從載荷信號線16有效地移除，維持期望的50?的阻抗。在該控制狀態(tài)中，段的延遲將等于耦合傳輸線的固有延遲，其針對SiO₂中的每150μm的長度大致是1ps，或在該示例中大致是4ps。即，在該示例中，段200在短延遲模式中。

電阻器38、42、44、46、48和52存在以確保即使在存在通過電容器28和32的信號耦合情況下二極管開關(guān)24和26也保持反向偏置，但被選擇在值上足夠高以不表示通過電容器耦合的AC信號上顯著負荷。例如，電阻器38和46可以是20k?，電阻器42和48可以是14k?并且電阻器44和52可以是6k?。當(dāng)段在短延遲模式中時，這些電阻器對二極管開關(guān)24和26設(shè)置反向偏置水平使它們免于接通。

然而，為了將段200放置在長延遲模式中，控制節(jié)點“sell”中的控制電流12的極性被反向，因此PIN二極管開關(guān)18和20將切斷并且PIN二極管開關(guān)34將代替地接通。這繼續(xù)使地返回路徑線22保持在地處，因為對地電容而維持線之間的互電容的效應(yīng)。盡管在圖2中示出了三個PIN二極管開關(guān)18、20和34，但是在替代的實施例中，地返回路徑線22的一個末端可以被永久接地而地返回路徑線22的另一末端被切換到地或保持開著。信號線16的電容保持：

　　　　　　　?。ǎ玻?/p>

但是，在末端開著的情況下，信號的地返回電流可以不再沿著線22流動，因此線16和22之間的互電感的影響被破壞。如果地返回路徑線22是浮動的，則信號線16阻抗是：

　　　　　　　　　　　?。ǎ常?/p>

因此，在沒有作為地返回路徑的地返回路徑線22情況下得到的信號線16電感是：

　　　　　　　?。ǎ矗?/p>

發(fā)出到控制節(jié)點“selc”中的DC控制電流14將流入PIN二極管開關(guān)24和26中，使它們接通并且將電容器28和32與信號線16并聯(lián)地放置。該額外的電容（即，電容器28和32的和）可以被設(shè)置成：

　　?。ǎ担?/p>

如果如在等式（5）中示出的那樣設(shè)置Cextra，則針對段的集總元件等價傳輸線阻抗將與針對短延遲控制狀態(tài)的情況相同，但延遲將已經(jīng)被按照如下比增加：

延遲比　　　　　　　（６）

線的較緊耦合將提供甚至較高的延遲比。針對典型IC設(shè)計過程中的線耦合的實際水平，段的延遲比可以達到2:1或更多，比將針對僅有電容器的調(diào)諧方法中的阻抗比可接受的延遲比高得多。如在圖2中看到的那樣，在所公開的技術(shù)中的PIN二極管開關(guān)24和26被放置在地返回路徑22中或與電容器串聯(lián)。因此，開關(guān)24和26沒有看到DC信號水平并且不被DC信號水平影響，避免了上面討論的變?nèi)荻O管方法的延遲改變和非線性。

可以通過期望的延遲分辨率或通過保持段延遲遠遠低于針對集總元件延遲線的四分之一波長標(biāo)準(zhǔn)來限制段長度。如上面提及的那樣，集總元件延遲段應(yīng)該被保持低于期望的操作頻率范圍的四分之一波長。僅很少二進制加權(quán)段需要被期望的延遲分辨率限制，但所有段需要遠遠低于針對集總元件延遲線的四分之一波長標(biāo)準(zhǔn)。例如，如上面提及的那樣，段50和60被期望的分辨率限制，而剩余的段10-40提供每段的最大延遲量，同時低于期望的操作頻率的四分之一波長。

較高的線耦合提供較高的延遲比和因此較短的總延遲來實現(xiàn)目標(biāo)延遲范圍。然而，針對固定的目標(biāo)阻抗（2/(1/Zeven+1/Zodd）)，這要求較高值的Zeven，其暗示針對給定延遲的導(dǎo)體中的較瘦（skinnier）信號線和較多電阻性損耗。針對任何特定過程和目標(biāo)阻抗，將存在通過在（低耦合處的）太長的延遲對（高耦合處的）每單位延遲的太多損耗之間權(quán)衡而使損耗最小化的最佳線耦合。

PIN二極管開關(guān)18、20、24、26和34的最佳確定大小一般是導(dǎo)通電阻（ON resistance）（支持大面積以降低電阻）和斷開電容（OFF capacitance）（支持小面積以降低電容）之間的權(quán)衡。在PIN二極管開關(guān)18和20中的過多導(dǎo)通電阻將向短延遲模式中的段添加損耗，然而過多斷開電容將允許某些高頻電流流出線的末端，降低高頻電感并且改變長延遲模式中的延遲。

類似地， PIN二極管開關(guān)24和26中的過多導(dǎo)通電阻將向長延遲模式中的段添加高頻損耗，然而過多斷開電容將影響短延遲模式中的段的阻抗和延遲。

PIN二極管開關(guān)34是獨特的因為它必須被確定大小為大以維持低的導(dǎo)通電阻用于低高頻損耗，但它對斷開電容相當(dāng)不敏感，因為在任一延遲模式中在該節(jié)點處標(biāo)稱上沒有信號電壓存在。

在長延遲模式中，支配的線損耗是信號線16中和地平面下面中的電阻性損耗的組合。在短延遲模式中，通過耦合線的并聯(lián)的地返回路徑22用來降低地損耗，但在耦合線中的開關(guān)中的導(dǎo)通電阻用來提高地損耗。地平面和開關(guān)電阻的適當(dāng)?shù)拇_定大小可以匹配這些效果，因此在任一延遲模式中損耗標(biāo)稱上相同。盡管未被示出，但遠離具有低得多的電阻的耦合線結(jié)構(gòu)某距離的替代的地連接可以被使用，如果期望在兩個延遲模式中使低頻處的地損耗最小化而仍允許匹配在較高的頻率處的地返回損耗的話，其中互電感迫使地返回電流到耦合線下面的地平面中（并且在短延遲模式中，也到接地的耦合線中）。

可以基于電路仿真和實際要求做出其他調(diào)整。例如，如果某量的阻抗變化是可接受的，則可以通過針對Cextra選擇比在等式（5）中示出的值高的值來增加段的有效延遲范圍。并且，盡管Cextra被示出為被添加在沿著段線的四分之一和四分之三點處的兩個塊中，但可以依靠布局的細節(jié)和相關(guān)聯(lián)的寄生效應(yīng)來優(yōu)選不同的數(shù)量和/或布置的額外電容。例如，如在圖3中看到的那樣，示出了替代的段300，Cextra可以被添加為信號線16中間的單個電容器36。

已經(jīng)在本文的優(yōu)選實施例中描述和闡明了所公開的技術(shù)的原理，應(yīng)該顯然的是，可以在不脫離這樣的原理的情況下在布置和細節(jié)上修改所公開的技術(shù)。我們要求保護進入以下權(quán)利要求的精神和范圍內(nèi)的所有修改和變化。