1.一種基于或非門和與門的抗輻射鎖存器的制備方法,其特征在于,使用一個或非門和一個與門構(gòu)成一個基本單元,然后再用八個基本單元相互絞合連接,構(gòu)造一個抗輻射鎖存器;其包括下述步驟:
步驟1:按照圖1所示電路結(jié)構(gòu),采用傳統(tǒng)集成電路設(shè)計(jì)方法設(shè)計(jì)抗輻射鎖存器電路;
步驟2:對圖1中鎖存器的時鐘輸入端CLK進(jìn)行操作,使數(shù)據(jù)能寫入該鎖存器,并使該鎖存器具有抗輻射特性。
2.按權(quán)利要求1所述的方法,其特征在于,所述的步驟1)中,按所述的電路結(jié)構(gòu),設(shè)計(jì)抗輻射鎖存器電路;其中或非門N1和與門A1構(gòu)成第一個基本單元;或非門N2和與門A2構(gòu)成第二個基本單元;或非門N3和與門A3構(gòu)成第三個基本單元;或非門N4和與門A4構(gòu)成第四個基本單元;或非門N5和與門A5構(gòu)成第五個基本單元;或非門N6和與門A6構(gòu)成第六個基本單元;或非門N7和與門A7構(gòu)成第七個基本單元;或非門N8和與門A8構(gòu)成第八個基本單元;基本單元中或非門實(shí)現(xiàn)邏輯或非功能,與門實(shí)現(xiàn)邏輯與功能;與門A1、A3、A5和A7的輸入端均為鎖存器的數(shù)據(jù)輸入端D與時鐘輸入端CLK,輸出端分別為D1、D3、D5和D7;鎖存器的數(shù)據(jù)輸入端D經(jīng)反相器V1輸出持相反值的信號Db;與門A2、A4、A6和A8的輸入端均為Db與時鐘輸入端CLK,輸出端分別為D2、D4、D6和D8;或非門N1-N8的輸入端、輸出端如表1所示;當(dāng)時鐘輸入端CLK值為1時,數(shù)據(jù)輸入端D的值和反相器V1輸出端Db的值(Db值為D的相反值)寫入鎖存器,數(shù)據(jù)輸出端Q的值為輸入端D的值;當(dāng)時鐘輸入端CLK值為0時,寫入的D和Db值存入鎖存器的存儲節(jié)點(diǎn)C1-C7和輸出端Q;存儲節(jié)點(diǎn)C1、C2、C3和數(shù)據(jù)輸出端Q存儲D的值,存儲節(jié)點(diǎn)C4、C5、C6、C7存儲數(shù)Db的值;如果存儲節(jié)點(diǎn)C1-C7和數(shù)據(jù)輸出端Q中任何一個節(jié)點(diǎn)值因輻射發(fā)生暫時變化,相互絞合連接的其它節(jié)點(diǎn)會通過或非門抑制這種變化,待輻射效應(yīng)消失后使發(fā)生錯誤變化的節(jié)點(diǎn)恢復(fù)以前的正確值;
表1 或非門輸入和輸出
。
3.按權(quán)利要求1所述的方法,其特征在于,所述的步驟2)包括:
圖1所示的鎖存器,該鎖存器有兩種模式:寫入數(shù)據(jù)、穩(wěn)定存儲數(shù)據(jù);
其中,鎖存器如果在寫入數(shù)據(jù)模式下,時鐘輸入端CLK值設(shè)置為1,數(shù)據(jù)輸入端D的值和Db的值(Db值為D的相反值)寫入鎖存器,數(shù)據(jù)輸出端Q的值為輸入端D的值;
鎖存器如果在穩(wěn)定存儲數(shù)據(jù)模式下,時鐘輸入端CLK值設(shè)置為0,寫入鎖存器的D和Db值存入鎖存器的存儲節(jié)點(diǎn)C1-C7和輸出端Q;存儲節(jié)點(diǎn)C1、C2、C3和數(shù)據(jù)輸出端Q存儲D的值,存儲節(jié)點(diǎn)C4、C5、C6、C7存儲Db的值;如果存儲節(jié)點(diǎn)C1-C7和數(shù)據(jù)輸出端Q中任何一個節(jié)點(diǎn)值因輻射發(fā)生暫時變化,相互絞合連接的其它節(jié)點(diǎn)會通過或非門抑制這種變化,待輻射效應(yīng)消失后使發(fā)生錯誤變化的節(jié)點(diǎn)恢復(fù)以前的正確值。