技術(shù)總結(jié)
本發(fā)明提供了一種延遲單元，該延遲單元至少一個(gè)第一PMOS晶體管，第一PMOS晶體管的源極接電源，延遲單元還包括至少一個(gè)第二NMOS晶體管，第二NMOS晶體管的柵長大于等于第一PMOS晶體管的柵長，至少一個(gè)第二NMOS晶體管中至少有一個(gè)第二NMOS晶體管的柵長為第一PMOS晶體管柵長的兩倍以上，且每個(gè)第二NMOS晶體管包括以下連接關(guān)系：第二NMOS晶體管的漏極連接至少一個(gè)第一PMOS晶體管的漏極，第二NMOS晶體管的柵極接電源，且第二NMOS晶體管的源極接地；或第二NMOS晶體管的漏極連接至少一個(gè)第一PMOS晶體管的漏極，且第二NMOS晶體管的柵極接電源。使通過NMOS晶體管的信號在上升沿被大幅度地延遲，最終在保證SNFP具有足夠的讀裕度的同時(shí)，有效地降低了SNSP的延遲時(shí)間過大對器件性能的影響。

技術(shù)研發(fā)人員：李智
受保護(hù)的技術(shù)使用者：中芯國際集成電路制造（上海）有限公司
文檔號碼：201510339118
技術(shù)研發(fā)日：2015.06.17
技術(shù)公布日：2017.01.11