一種基于格點(diǎn)的單元級(jí)的三維集成電路的電壓降分析方法
【專利摘要】本發(fā)明涉及一種基于格點(diǎn)的單元級(jí)的三維集成電路的電壓降分析方法。本發(fā)明的一種基于格點(diǎn)的單元級(jí)的三維集成電路的電壓降分析方法，首先，將三維集成電路的電源傳輸網(wǎng)絡(luò)格點(diǎn)化，三維集成電路的每一個(gè)電流源或者電路交叉點(diǎn)均作為格點(diǎn)，并將電源網(wǎng)絡(luò)等效為等效互連電路；然后，將高斯?賽德爾迭代法應(yīng)用于三維集成電路的電壓降分析，逐層逐點(diǎn)計(jì)算電源傳輸網(wǎng)絡(luò)的格點(diǎn)電壓，根據(jù)格點(diǎn)電壓計(jì)算得到全局電壓降。其有益效果是：本發(fā)明的電壓降分析方法將三維集成電路的電源傳輸網(wǎng)絡(luò)格點(diǎn)化；然后運(yùn)用高斯?賽德爾迭代法(基于格點(diǎn))應(yīng)用于三維集成電路電源傳輸網(wǎng)絡(luò)分析，逐層逐點(diǎn)計(jì)算全局電壓降值；逐層逐點(diǎn)計(jì)算全局電壓降，節(jié)省了內(nèi)存空間。
【專利說明】
一種基于格點(diǎn)的單元級(jí)的三維集成電路的電壓降分析方法
技術(shù)領(lǐng)域
[0001] 本發(fā)明涉及三維集成電路(3D-IC)電源傳輸網(wǎng)絡(luò)分析領(lǐng)域，特別涉及一種基于格 點(diǎn)的單元級(jí)的三維集成電路的電壓降分析方法。
【背景技術(shù)】
[0002] 與二維集成電路相比，三維集成電路的供電需求增加，能量的傳輸路徑更為復(fù)雜， 需要大量的電流通過電源網(wǎng)絡(luò)進(jìn)行配送，導(dǎo)致互連線上電壓降增加，因此帶來了新的能量 傳輸和電路性能問題。三維集成電路的供電電壓有逐漸降低的趨勢(shì)，電源供應(yīng)不充足，電壓 降導(dǎo)致電路性能下降，因此電壓降帶來的問題不容忽視。由于運(yùn)行時(shí)間和內(nèi)存空間的問題， 三維集成電路電壓降的計(jì)算成為一種亟待解決的問題。
[0003] 現(xiàn)有的計(jì)算三維集成電路靜態(tài)電壓降的方法是在二維集成電路的研究基礎(chǔ)上對(duì) 其進(jìn)行改進(jìn)。將電源網(wǎng)絡(luò)等效為由電壓源、恒定電流源和互連線寄生電阻組成的電源網(wǎng)絡(luò)， 如圖1所示，其中101為電源娃通孔(Power TSV); 102為電源焊球(power bump); 103為第二 層裸片(die2); 104為第一層裸片(diel)。典型的計(jì)算電壓值方法是根據(jù)基爾霍夫電流定律 的矩陣方法Ax = b，將電源網(wǎng)絡(luò)等效為N · N均勻電源網(wǎng)狀陣列，其中A為互連線電導(dǎo)矩陣，b 為獨(dú)立電流源向量，X為電壓源向量，若三維集成電路為m層結(jié)構(gòu)，則矩陣A的規(guī)模為(m · N2) (m · N2)，矩陣規(guī)模非常大，計(jì)算時(shí)所占內(nèi)存很大。Jianyong Xie和Madhavan Swaminathan 提出了有限體積法和共輒梯度法，該方法依賴于電阻率計(jì)算電壓降，解決了實(shí)際電源網(wǎng)格 電阻不均勻的問題，主要從封裝的角度考慮三維集成電路的能量傳輸。如圖2所示，三維集 成電路一般采用電源娃通孔101 (Power TSV)技術(shù)連接相鄰層之間的電源軌204(power rail)和頂層金屬206(top metal)，電源娃通孔的著陸點(diǎn)202(power TSV landing pad)不 僅增加了整個(gè)設(shè)計(jì)的面積，如果著陸點(diǎn)（landing pad)的高度大于單元器件的高度，則影響 電源軌204布局布線。Sheldon Tan Moongon Jung和Sung Kyu Lim采用串聯(lián)電阻鏈模型，將 每一條電源軌204等效為一條串聯(lián)電阻鏈，考慮片上(on-chip)電源傳輸情況，但只考慮電 源軌204上電源互連網(wǎng)絡(luò)，忽略了電源條(power stripes)和電源環(huán)(power ring)上的能量 傳輸情況。附圖2中201為層間介質(zhì)(Poly active ILD)，203為電源金屬層(Metal 2) ;205為 地軌(ground rail)。
[0004] 實(shí)際的三維集成電路的電源傳輸網(wǎng)絡(luò)分析中，為了減少因大量電源硅通孔的插入 而增加的面積和對(duì)布局布線的需求，考慮片上的電源傳輸網(wǎng)絡(luò)更加精確的電壓降預(yù)估十分 重要。

【發(fā)明內(nèi)容】

[0005] 本發(fā)明的目的在于克服現(xiàn)有技術(shù)的不足，提供一種基于單元級(jí)(cell-level)的三 維集成電路的電壓降分析方法，本發(fā)明的電壓降分析方法逐層逐點(diǎn)計(jì)算全局電壓，節(jié)省內(nèi) 存空間，使用更加精確的等效電路模型，確保三維集成電路電壓降的預(yù)估更加精確。
[0006] 本發(fā)明提供的一種基于格點(diǎn)的單元級(jí)的三維集成電路的電壓降分析方法，其技術(shù) 方案為：
[0007] 一種基于格點(diǎn)的單元級(jí)的三維集成電路的電壓降分析方法，首先，將三維集成電 路的電源傳輸網(wǎng)絡(luò)格點(diǎn)化，三維集成電路的每一個(gè)電流源或者電路交叉點(diǎn)均作為格點(diǎn)，并 將電源網(wǎng)絡(luò)等效為等效互連電路;然后，將高斯-賽德爾迭代法應(yīng)用于三維集成電路的電壓 降分析，逐層逐點(diǎn)計(jì)算電源傳輸網(wǎng)絡(luò)的格點(diǎn)電壓，根據(jù)格點(diǎn)電壓計(jì)算得到全局電壓降。
[0008] 其中，等效互連電路是基于標(biāo)準(zhǔn)單元和宏模塊的功耗庫(kù)，將電源軌、電源環(huán)和電源 條、電源硅通孔等效為互連電阻；形成包括電壓源、恒定電流源和互連電阻的等效互連電 路。
[0009] 其中，根據(jù)標(biāo)準(zhǔn)單元和宏模塊的功耗庫(kù)，獲取二維集成電路電源傳輸網(wǎng)絡(luò)的單元 級(jí)的格點(diǎn)互連電阻和獨(dú)立電流源參數(shù)，將二維集成電路的電源傳輸網(wǎng)絡(luò)構(gòu)建成三維集成電 路電源傳輸網(wǎng)絡(luò)。
[0010] 其中，格點(diǎn)電壓根據(jù)以下公式計(jì)算：
[0011]
[0012] 其中，i代表第i個(gè)格點(diǎn)；j代表相鄰層連接的格點(diǎn)；k代表三維集成電路的第k層； v( i, k+υ表示第k+1層的第i個(gè)格點(diǎn)的電壓值;jk表示三維集成電路中第k層的格點(diǎn);Ni表示與 格點(diǎn)i相連的所有格點(diǎn)；g(i, j,k+i)表不第k+Ι層的第i個(gè)格點(diǎn)的互連線電導(dǎo);V(j,k+1)表不第k+1 層的第j個(gè)格點(diǎn)的電壓值；gtl表示硅通孔電導(dǎo)；VG, k)表示第k層的第j個(gè)格點(diǎn)的電壓值； I(i,k+υ表示第k+i層的與第i個(gè)格點(diǎn)連接的獨(dú)立電流源的電流值。
[0013] 其中，將高斯-賽德爾迭代法應(yīng)用于三維集成電路的電壓降分析，逐層逐點(diǎn)計(jì)算電 源傳輸網(wǎng)絡(luò)的格點(diǎn)電壓的具體步驟如下：
[0014] 1)、三維集成電路的能量由下向上傳輸，計(jì)算電壓值時(shí)從最底層的格點(diǎn)開始，層數(shù) j = l，計(jì)算最底層格點(diǎn)的電壓值Vi;
[0015] 2)、最底層上的格點(diǎn)￥1計(jì)算完后，更新V1電壓值，再計(jì)算下一個(gè)格點(diǎn)V( 1+1)，逐點(diǎn)進(jìn) 行電壓值的計(jì)算；
[0016] 3)、計(jì)算完底層后，層數(shù)j+Ι，再計(jì)算上一層，逐層向上計(jì)算；
[0017] 4)、所有格點(diǎn)的電壓值都計(jì)算完記為一次迭代，迭代次數(shù)n+1;
[0018] 5)、判斷迭代誤差是否達(dá)到迭代精度，若達(dá)到迭代精度，結(jié)束迭代計(jì)算；否則重復(fù) 步驟1_4。
[0019] 本發(fā)明的優(yōu)點(diǎn)和積極效果是：
[0020] 本發(fā)明提出了基于格點(diǎn)的單元級(jí)的三維集成電路的電壓降分析方法，將二維集成 電路電源傳輸網(wǎng)絡(luò)構(gòu)建三維集成電路電源傳輸網(wǎng)絡(luò);然后將高斯-賽德爾迭代法(基于格 點(diǎn)）應(yīng)用于三維集成電路電源傳輸網(wǎng)絡(luò)分析，逐層逐點(diǎn)計(jì)算全局電壓值;步驟簡(jiǎn)單，并節(jié)省 了內(nèi)存空間。使用的格點(diǎn)模型忽略了過孔陣列的電阻，將電源環(huán)、電源條、電源軌、硅通孔、 電壓源、和獨(dú)立電流源組成三維集成電路等效互連電路，電源傳輸模型更加精確。
【附圖說明】
[0021]圖1為格點(diǎn)分布均勻的三維集成電路電源傳輸網(wǎng)絡(luò)等效電路示意圖。
[0022]圖2為一種基于單元級(jí)的三維集成電路的硅通孔技術(shù)示意圖。
[0023]圖3a為一種基于單元級(jí)的三維集成電路的單層電路電源傳輸網(wǎng)絡(luò)示意圖。
[0024]圖3b為一種基于單元級(jí)的三維集成電路的單層電路電源傳輸網(wǎng)絡(luò)等效電路示意 圖。
[0025]圖4為一種基于格點(diǎn)的單元級(jí)的三維集成電路的單個(gè)格點(diǎn)互連等效電路示意圖。
[0026] 圖5為一種基于格點(diǎn)的單元級(jí)的三維集成電路的電壓預(yù)估的流程示意圖。
[0027] 圖6為電源/地網(wǎng)格結(jié)構(gòu)的電壓降示意圖。
【具體實(shí)施方式】
[0028] 下面將結(jié)合實(shí)施例以及附圖對(duì)本發(fā)明加以詳細(xì)說明，需要指出的是，所描述的實(shí) 施例僅旨在便于對(duì)本發(fā)明的理解，而對(duì)其不起任何限定作用。
[0029 ]本實(shí)施例提供的一種基于格點(diǎn)的單元級(jí)的三維集成電路的電壓降分析方法，包括 以下步驟：
[0030] 1、將二維集成電路電源傳輸網(wǎng)絡(luò)構(gòu)建為三維集成電路電源傳輸網(wǎng)絡(luò)
[0031]本實(shí)施例中使用的等效互連模型是基于標(biāo)準(zhǔn)單元行（standard cell row)，根據(jù) 標(biāo)準(zhǔn)單元和宏模塊(macro blocks)的功耗庫(kù)(power library)，將電源軌(power rail)、電 源環(huán)(power ring)和電源條(power stripes)、娃通孔(power TSV)等效為互連電阻，組成 由電壓源、恒定電流源和互連電阻組成的等效電源網(wǎng)格，并考慮片上的能量傳輸，單層電路 電源傳輸模型等效互連電路如圖3a和圖313所示，其中301為宏模塊(macro blocks);302為 標(biāo)準(zhǔn)單元區(qū)域；303為電源環(huán)電阻（power ring resistance) ;304為電源軌電阻（power rail resistance);305 為水平方向的電源條電阻（horizontal power stripes resistance);306為豎直方向的電源條電阻（vertical power stripes resistance)。
[0032] 使用EDA工具構(gòu)建三維集成電路電源傳輸網(wǎng)絡(luò)，過程如下:將二維集成電路網(wǎng)表綜 合例化后，使用Encounter對(duì)其進(jìn)行布局布線，導(dǎo)出詳細(xì)布局布線之后的def、netlist等文 件，使用StarRC抽取寄生參數(shù)spef文件，根據(jù)標(biāo)準(zhǔn)單元和宏模塊的功耗庫(kù)，使用工具EPS獲 取二維集成電路電源傳輸網(wǎng)絡(luò)的單元級(jí)的格點(diǎn)互連電阻和獨(dú)立電流源參數(shù)，使用Perl腳本 將二維集成電路的電源傳輸網(wǎng)絡(luò)構(gòu)建成三維集成電路電源傳輸網(wǎng)絡(luò)。三維集成電路的每一 個(gè)電流源或者交叉點(diǎn)均作為一個(gè)格點(diǎn)。
[0033] 2、將高斯-賽德爾迭代法應(yīng)用于三維集成電路電源傳輸網(wǎng)絡(luò)分析，逐層逐點(diǎn)計(jì)算 全局電壓值；
[0034] 電壓值的計(jì)算可以使用MATLAB執(zhí)行。本發(fā)明中基于格點(diǎn)的電壓降算法只需根據(jù)電 源網(wǎng)絡(luò)結(jié)構(gòu)，逐點(diǎn)進(jìn)行計(jì)算，無需建立結(jié)構(gòu)復(fù)雜的電導(dǎo)矩陣。由于電源和地的電壓降的計(jì)算 原理類似，因此僅從電源的角度分析三維集成電路電源傳輸網(wǎng)絡(luò)。
[0035] 首先只考慮一個(gè)格點(diǎn)，如圖4所示，第k+Ι層格點(diǎn)為i(k+1)，假設(shè)格點(diǎn)i(k+1)同層周圍 有四個(gè)相鄰的格點(diǎn)，互連線電導(dǎo)為g(U,k +1)，與相鄰層的格點(diǎn)jk通過硅通孔相連，硅通孔的 電導(dǎo)為gti，格點(diǎn)處連接的獨(dú)立電流源為根據(jù)基爾霍夫電流定律(KCL)，可以得出方 程⑴：
[00361
⑴：
[0037] 其中N1=I;」|陰辛0}眞表示與格點(diǎn)i相連的所有格點(diǎn)，方程(1)可以寫成：
[0038]
[0039]其中，i代表第i個(gè)格點(diǎn)；j代表相鄰層連接的格點(diǎn)；k代表三維集成電路的第k層； V(i,k+υ表示第k+1層的第i個(gè)格點(diǎn)的電壓值;jk表示三維集成電路中第k層的格點(diǎn);Ni表示與 格點(diǎn)i相連的所有格點(diǎn)；g(i, j,k+i)表不第k+Ι層的第i個(gè)格點(diǎn)的互連線電導(dǎo);V(j,k+i)表不第k+1 層的第j個(gè)格點(diǎn)的電壓值；gtl表示硅通孔電導(dǎo)；V ai0表示第k層的第j個(gè)格點(diǎn)的電壓值； Iu,k+υ表示第k+i層的與第i個(gè)格點(diǎn)連接的獨(dú)立電流源的電流值。
[0040]其中，各個(gè)格點(diǎn)的初始電壓值可以是任意值，本實(shí)施例中，連接電壓源的格點(diǎn)的電 壓值是定值，計(jì)算該點(diǎn)時(shí)，假設(shè)沒有其他格點(diǎn)與之相連接，即Vak)均為0,且電流〖(,^設(shè)為-1.2,電導(dǎo)之和為1，用這種方法將該格點(diǎn)電壓值固定。本實(shí)施例中，假設(shè)初始時(shí)每個(gè)格點(diǎn)上 均連接硅通孔，但其電阻值為無窮大，相當(dāng)于斷路，電導(dǎo)g tl = 〇,相鄰兩層之間有連接關(guān)系 時(shí)，通過電源硅通孔將對(duì)應(yīng)格點(diǎn)連接，此時(shí)gti辛0。
[0041 ]本實(shí)施例中格點(diǎn)法的算法流程如圖5所示，具體步驟如下：
[0042] 1)、三維集成電路的能量由下向上傳輸，計(jì)算電壓值時(shí)從最底層的格點(diǎn)開始，層數(shù) j = l，計(jì)算最底層格點(diǎn)的電壓值Vi;
[0043] 2)、最底層上的格點(diǎn)算完后，更新V1電壓值，再計(jì)算下一個(gè)格點(diǎn)V(1+1)，逐點(diǎn)進(jìn) 行電壓值的計(jì)算；
[0044] 3)、計(jì)算完底層后，層數(shù)j+Ι，再計(jì)算上一層，逐層向上計(jì)算；
[0045] 4)、所有格點(diǎn)的電壓值都計(jì)算完記為一次迭代，迭代次數(shù)n+1;
[0046] 5)、判斷迭代誤差是否達(dá)到迭代精度，若達(dá)到迭代精度，結(jié)束迭代計(jì)算；否則重復(fù) 步驟1 _4。
[0047] 本實(shí)施例的電源/地網(wǎng)格結(jié)構(gòu)的電壓降示意圖如圖6所示，其中601為封裝引腳， 602為電源焊球(￥00?&(1)，603為地焊球(￥33?3(1)，604為電源網(wǎng)格(￥(1(184(1)，605為地網(wǎng) 格(Vss grid)，606為電壓降A(chǔ)V。由于寄生參數(shù)的存在，在電源焊球VDD pad和芯片上各個(gè) 器件的電源引腳之間存在電壓損失A V，使各電路器件不能獲得理想的電源電壓。電壓損失 A V稱為電壓降，計(jì)算完成后使用Λ V = VDD-Vdd或Δ V = VSS-Vss可得到每個(gè)格點(diǎn)的電壓降， VDD為電壓源的電壓值，Vdd為電源格點(diǎn)的電壓值，VSS為地的電壓值，Vs s為地網(wǎng)絡(luò)格點(diǎn)的電 壓值。電壓降的值是電源格點(diǎn)兩端電壓的差值。
[0048] 從以上計(jì)算過程可以得出，將高斯-賽德爾迭代法應(yīng)用于三維集成電路的電壓降 分析的格點(diǎn)法的方程(2)，與現(xiàn)有的基于矩陣的高斯-賽德爾迭代法的方程(3)是等價(jià)的，基 于格點(diǎn)的電壓降算法與高斯-賽德爾迭代法是等效的。
[0049] 但是，基于矩陣的高斯-賽德爾迭代法是基于Ax = b公式，根據(jù)公式中系數(shù)矩陣A進(jìn) 行迭代計(jì)算的，隨著電路規(guī)模的增大，電導(dǎo)矩陣A規(guī)模也會(huì)增大，受到內(nèi)存空間的限制。針對(duì) 基于矩陣的高斯-賽德爾迭代法如下：
[0050]
(3)
[0051 ] 求解線性方程
[0052]其中#+1)是向量Xi的第k+Ι次迭代的結(jié)果，bi是向量b的分量，a(i,j)是不在矩陣A對(duì) 角線上的系數(shù)，a(M)是在矩陣A對(duì)角線上的系數(shù)，xf+1)是X冊(cè)第k+Ι次迭代結(jié)果，^是幻的 第k次迭代結(jié)果。
[0053]本實(shí)施例中將基于格點(diǎn)的高斯-賽德爾迭代法應(yīng)用于實(shí)際的三維集成電路電源網(wǎng) 絡(luò)分析，不需要構(gòu)建電導(dǎo)矩陣A，只需根據(jù)實(shí)際電源傳輸網(wǎng)絡(luò)結(jié)構(gòu)，逐層逐點(diǎn)計(jì)算全局電壓 降值，節(jié)省了內(nèi)存空間。而且操作步驟更為簡(jiǎn)化，具體步驟為將二維集成電路電源傳輸網(wǎng)絡(luò) 構(gòu)建三維集成電路電源傳輸網(wǎng)絡(luò);然后將高斯-賽德爾迭代法應(yīng)用于三維集成電路電源傳 輸網(wǎng)絡(luò)分析，逐層逐點(diǎn)計(jì)算全局電壓值;步驟簡(jiǎn)單。使用的格點(diǎn)模型忽略了過孔陣列的電 阻，將電源環(huán)、電源條、電源軌、硅通孔、電壓源、和獨(dú)立電流源組成三維集成電路等效互連 電路，電源傳輸模型更加精確。將高斯-賽德爾迭代法應(yīng)用于三維集成電路電源傳輸網(wǎng)絡(luò)分 析中，逐層逐點(diǎn)計(jì)算全局電壓值，節(jié)省了內(nèi)存空間。
[0054]本實(shí)施例中的術(shù)語解釋：
[0055] 電壓降：指集成電路中電源網(wǎng)絡(luò)上電壓下降或地網(wǎng)絡(luò)上電壓上升的現(xiàn)象。
[0056] 標(biāo)準(zhǔn)單元(standard cell):標(biāo)準(zhǔn)單元是指把一些基本單元乃至具有相當(dāng)強(qiáng)功能 的模塊預(yù)先設(shè)計(jì)好，作為標(biāo)準(zhǔn)單元存入CAD系統(tǒng)中，構(gòu)成標(biāo)準(zhǔn)單元庫(kù)，設(shè)計(jì)時(shí)從標(biāo)準(zhǔn)單元庫(kù) 調(diào)用所需的單元。在同一標(biāo)準(zhǔn)單元庫(kù)中，標(biāo)準(zhǔn)單元的高是相同的，這樣標(biāo)準(zhǔn)單元擺放的時(shí)候 都是整齊的一行一行的，標(biāo)準(zhǔn)單元行(standard cell row)的間距就是標(biāo)準(zhǔn)單元的高度。
[0057] 宏模塊(macro blocks):指的是一些通用的知識(shí)產(chǎn)權(quán)核，方便設(shè)計(jì)中復(fù)用。
[0058] 高斯-賽德爾迭代(Gauss-Seidel method):-種線性代數(shù)方程組的迭代求解方 法。由高斯-賽德爾發(fā)明，因此命名為高斯-賽德爾迭代法。
[0059]格點(diǎn):每一個(gè)電流源或者交叉點(diǎn)處就是一個(gè)格點(diǎn)。
[0060]最后應(yīng)當(dāng)說明的是，以上實(shí)施例僅用以說明本發(fā)明的技術(shù)方案，而非對(duì)本發(fā)明保 護(hù)范圍的限制，盡管參照較佳實(shí)施例對(duì)本發(fā)明作了詳細(xì)地說明，本領(lǐng)域的普通技術(shù)人員應(yīng) 當(dāng)理解，可以對(duì)本發(fā)明的技術(shù)方案進(jìn)行修改或者等同替換，而不脫離本發(fā)明技術(shù)方案的實(shí) 質(zhì)和范圍。
【主權(quán)項(xiàng)】
1. 一種基于格點(diǎn)的單元級(jí)的三維集成電路的電壓降分析方法，其特征在于:首先，將三 維集成電路的電源傳輸網(wǎng)絡(luò)格點(diǎn)化，三維集成電路的每一個(gè)電流源或者電路交叉點(diǎn)均作為 格點(diǎn)，并將電源網(wǎng)絡(luò)等效為等效互連電路;然后，將高斯-賽德爾迭代法應(yīng)用于三維集成電 路的電壓降分析，逐層逐點(diǎn)計(jì)算電源傳輸網(wǎng)絡(luò)的格點(diǎn)電壓，根據(jù)格點(diǎn)電壓計(jì)算得到全局電 壓降。2. 根據(jù)權(quán)利要求1所述的一種基于格點(diǎn)的單元級(jí)的三維集成電路的電壓降分析方法， 其特征在于：等效互連電路是基于標(biāo)準(zhǔn)單元和宏模塊的功耗庫(kù)，將電源軌、電源環(huán)和電源 條、電源硅通孔等效為互連電阻；形成包括電壓源、恒定電流源和互連電阻的等效互連電 路。3. 根據(jù)權(quán)利要求1所述的一種基于格點(diǎn)的單元級(jí)的三維集成電路的電壓降分析方法， 其特征在于:根據(jù)標(biāo)準(zhǔn)單元和宏模塊的功耗庫(kù)，獲取二維集成電路的電源傳輸網(wǎng)絡(luò)的單元 級(jí)的格點(diǎn)互連電阻和獨(dú)立電流源參數(shù)，將二維集成電路的電源傳輸網(wǎng)絡(luò)構(gòu)建成三維集成電 路電源傳輸網(wǎng)絡(luò)。4. 根據(jù)權(quán)利要求1~3任一所述的一種基于格點(diǎn)的單元級(jí)的三維集成電路的電壓降分 析方法，其特征在于:格點(diǎn)電壓根據(jù)以下公式計(jì)算：其中，i代表第i個(gè)格點(diǎn)；j代表相鄰層連接的格點(diǎn)；k代表三維集成電路的第k層;VU,k+1) 表示第k+1層的第i個(gè)格點(diǎn)的電壓值;jk表示三維集成電路中第k層的格點(diǎn);Ni表示與格點(diǎn)i 相連的所有格點(diǎn)；g(i,j,k+i)表不第k+1層的第i個(gè)格點(diǎn)的互連線電導(dǎo);V(j,k+i)表不第k+1層的 第j個(gè)格點(diǎn)的電壓值;gti表不娃通孔電導(dǎo);V( j, k)表不第k層的第j個(gè)格點(diǎn)的電壓值；I (i, k+i)表 示第k+1層的與第i個(gè)格點(diǎn)連接的獨(dú)立電流源的電流值。5. 根據(jù)權(quán)利要求1~3任一所述的一種基于格點(diǎn)的單元級(jí)的三維集成電路的電壓降分 析方法，其特征在于:將高斯-賽德爾迭代法應(yīng)用于三維集成電路的電壓降分析，逐層逐點(diǎn) 計(jì)算電源傳輸網(wǎng)絡(luò)的格點(diǎn)電壓的具體步驟如下： 1) 、三維集成電路的能量由下向上傳輸，計(jì)算電壓值時(shí)從最底層的格點(diǎn)開始，層數(shù)j = 1，計(jì)算最底層格點(diǎn)的電壓值Vi; 2) 、最底層上的格點(diǎn)1計(jì)算完后，更新I電壓值，再計(jì)算下一個(gè)格點(diǎn)V(1+1)，逐點(diǎn)進(jìn)行電壓 值的計(jì)算； 3) 、計(jì)算完底層后，層數(shù)j+1，再計(jì)算上一層，逐層向上計(jì)算； 4) 、所有格點(diǎn)的電壓值都計(jì)算完記為一次迭代，迭代次數(shù)n+1; 5) 、判斷迭代誤差是否達(dá)到迭代精度，若達(dá)到迭代精度，結(jié)束迭代計(jì)算；否則重復(fù)步驟 卜4〇
【文檔編號(hào)】G06F17/50GK106055744SQ201610340954
【公開日】2016年10月26日
【申請(qǐng)日】2016年5月20日
【發(fā)明人】陳曉明, 耿保林, 李松松, 張建偉
【申請(qǐng)人】大連理工大學(xué)