電子電路及驅(qū)動(dòng)電路的制作方法
【專利摘要】本實(shí)用新型的實(shí)施方式涉及電子電路及驅(qū)動(dòng)電路。生成器電路被耦合以對(duì)功率晶體管的柵極端子施加控信號(hào)，以驅(qū)動(dòng)輸出節(jié)點(diǎn)。生成基準(zhǔn)電壓，基準(zhǔn)電壓具有作為控制信號(hào)的基準(zhǔn)的第一電壓值并且具有用于在壓力測(cè)試中使用的更高的第二電壓值。在基準(zhǔn)電壓和功率晶體管柵極之間提供鉗位電路以在兩種模式中進(jìn)行工作。在一種模式中，鉗位電路在生成器電路施加控制信號(hào)時(shí)施加第一鉗位電壓以對(duì)功率晶體管的柵極處的電壓進(jìn)行鉗位。在另一種模式中，鉗位電路在柵極壓力測(cè)試期間施加更高的第二鉗位電壓以對(duì)功率晶體管的柵極進(jìn)行鉗位。
【專利說明】電子電路及驅(qū)動(dòng)電路

【技術(shù)領(lǐng)域】
[0001] 本實(shí)用新型總體上涉及一種電子電路，尤其涉及驅(qū)動(dòng)電路。

【背景技術(shù)】
[0002] 本領(lǐng)域技術(shù)人員熟悉在高端驅(qū)動(dòng)器、低端驅(qū)動(dòng)器或半橋驅(qū)動(dòng)器拓?fù)渲胁捎肗M0S 功率晶體管的驅(qū)動(dòng)器電路的設(shè)計(jì)和實(shí)施方式。例如，在高端實(shí)施方式中，NM0S功率晶體管 的漏極端子禪合至供給電壓節(jié)點(diǎn)，并且NM0S功率晶體管的源極端子禪合至所要驅(qū)動(dòng)的輸 出節(jié)點(diǎn)。NM0S功率晶體管的柵極端子被禪合W接收柵極控制信號(hào)，其電壓水平對(duì)該N0M0S 晶體管被導(dǎo)通或關(guān)斷的程度進(jìn)行控制。
[0003] 許多常見設(shè)計(jì)要求與驅(qū)動(dòng)器電路的設(shè)計(jì)相關(guān)聯(lián)，諸如：確保NM0S晶體管的最低導(dǎo) 通電阻，柵極控制信號(hào)需要具有高電壓并且優(yōu)選地該電壓是準(zhǔn)確的；b)在諸如具有作為電 機(jī)驅(qū)動(dòng)器應(yīng)用的半橋式拓?fù)涞囊恍Ｓ脩?yīng)用中，可能需要對(duì)輸出節(jié)點(diǎn)處的電流進(jìn)行限制； C)提供內(nèi)置柵極壓力電路W確保驅(qū)動(dòng)器電路的魯棒操作；d)對(duì)NM0S晶體管的柵極至源極 電壓進(jìn)行控制在需要在一些條件下（諸如具有快速瞬態(tài)）使用謝位電路；W及e)確保謝位 電路并不影響柵極壓力測(cè)試。
[0004] 滿足W上的所有常見設(shè)計(jì)要求已經(jīng)被證明對(duì)于電路設(shè)計(jì)人員而言是一項(xiàng)困難的 任務(wù)。例如，如果電路設(shè)計(jì)人員使用不準(zhǔn)確的柵極謝位，則謝位電壓將會(huì)由于溫度和工藝角 變化而表現(xiàn)出寬的操作電壓范圍。實(shí)際上，在一些情況下，該變化可能重疊至驅(qū)動(dòng)器電路的 正常工作范圍之內(nèi)并且會(huì)延伸通過晶體管設(shè)備的絕對(duì)最大額定值（AMR)。如果設(shè)計(jì)人員另 外選擇準(zhǔn)確的柵極謝位，則電路設(shè)計(jì)變得非常復(fù)雜，該部分是由于需要實(shí)施在輸出上具有 額外偏置電流的額外電路裝置。再進(jìn)一步地，需要復(fù)雜的電路裝置而在壓力測(cè)試期間將驅(qū) 動(dòng)器控制電路裝置從NM0S晶體管的柵極端子斷開連接并且進(jìn)一步將謝位電路斷開連接。
[0005] 因此，本領(lǐng)域需要一種利用NM0S功率晶體管的驅(qū)動(dòng)器電路，該電路具有在正常工 作模式期間和柵極壓力測(cè)試模式期間都支持柵極保護(hù)（謝位）的柵極謝位。 實(shí)用新型內(nèi)容
[0006]如上所述，本申請(qǐng)針對(duì)的技術(shù)問題是旨在提供一種利用NM0S功率晶體管的驅(qū)動(dòng) 器電路，該電路具有在正常工作模式期間和柵極壓力測(cè)試模式期間都支持柵極保護(hù)（謝 位）的柵極謝位。
[0007] 在一個(gè)實(shí)施例中，一種電子電路包括：生成器電路，被配置為在基準(zhǔn)節(jié)點(diǎn)接收基準(zhǔn) 電壓并且輸出控制信號(hào)W便施加于功率晶體管的柵極端子；第一電流源，被配置為生成第 一電流W便施加于所述基準(zhǔn)節(jié)點(diǎn)；第二電流源，被配置為生成第二電流；開關(guān)電路，被配置 為響應(yīng)于柵極壓力測(cè)試使能信號(hào)而選擇性地將第二電流禪合至所述基準(zhǔn)節(jié)點(diǎn)；第一電阻 器，禪合在基準(zhǔn)節(jié)點(diǎn)和功率晶體管的驅(qū)動(dòng)節(jié)點(diǎn)之間，基準(zhǔn)電壓跨接該第一電阻器而生成；其 中所述基準(zhǔn)電壓是可變的，其在壓力測(cè)試未被使能時(shí)具有作為第一電流的函數(shù)的較低值并 且在柵極壓力測(cè)試被使能時(shí)具有作為第一和第二電流的函數(shù)的較高值；和謝位電路，禪合 在所述基準(zhǔn)節(jié)點(diǎn)和功率晶體管的柵極端子之間并且被配置為施加作為基準(zhǔn)電壓的函數(shù)的 謝位電壓。
[000引在一個(gè)實(shí)施例中，一種電子電路包括：生成器電路，被配置為在基準(zhǔn)節(jié)點(diǎn)接收基準(zhǔn) 電壓并且輸出控制信號(hào)W便施加于被配置為驅(qū)動(dòng)輸出節(jié)點(diǎn)的功率晶體管的柵極端子；第一 晶體管；第二晶體管；其中所述第一和第二晶體管的源極-漏極路徑串聯(lián)禪合在所述基準(zhǔn) 節(jié)點(diǎn)和功率晶體管的柵極端子之間；第H晶體管，與第二晶體管相禪合W形成電流鏡像電 路；和第四晶體管，具有禪合在功率晶體管的柵極端子和輸出節(jié)點(diǎn)之間的源極-漏極路徑 W及禪合至電流鏡像電路的輸出的柵極端子。
[0009] 在一個(gè)實(shí)施例中，提供一種驅(qū)動(dòng)電路，其用于具有柵極端子和輸出端子的功率晶 體管，該驅(qū)動(dòng)電路包括；生成器電路，被配置為對(duì)功率晶體管的柵極端子施加驅(qū)動(dòng)控制信號(hào) W便驅(qū)動(dòng)所述輸出端子；基準(zhǔn)電壓生成器，被配置為在基準(zhǔn)節(jié)點(diǎn)生成基準(zhǔn)電壓，該基準(zhǔn)電壓 具有作為控制信號(hào)的基準(zhǔn)的第一電壓值W及用于在壓力測(cè)試期間使用的更高的第二值；禪 合在基準(zhǔn)節(jié)點(diǎn)和功率晶體管的柵極端子之間的電路裝置，所述電路裝置可操作W用作可變 柵極謝位電路，其表現(xiàn)出；第一謝位電壓，其在生成器電路施加控制信號(hào)時(shí)被施加W對(duì)功率 晶體管的柵極處的電壓進(jìn)行謝位；和更高的第二謝位電壓，其在生成器電路在柵極壓力測(cè) 試模式期間從功率晶體管的柵極斷開連接時(shí)被施加W對(duì)功率晶體管的柵極處的電壓進(jìn)行 謝位。
[0010] 根據(jù)本申請(qǐng)的實(shí)施方式，能夠提供一種利用NM0S功率晶體管的驅(qū)動(dòng)器電路，該電 路具有在正常工作模式期間和柵極壓力測(cè)試模式期間都支持柵極保護(hù)（謝位）的柵極謝 位。

【專利附圖】

【附圖說明】
[0011] 為了更為完整地理解本公開內(nèi)容及其優(yōu)勢(shì)，現(xiàn)在參考W下結(jié)合附圖所進(jìn)行的描 述，其中：
[0012] 圖1A圖示正常工作模式期間的驅(qū)動(dòng)器電路的配置；
[0013] 圖1B圖示柵極壓力測(cè)試模式期間的驅(qū)動(dòng)器電路的配置；和
[0014] 圖2圖示驅(qū)動(dòng)器電路的電路圖。

【具體實(shí)施方式】
[0015] 現(xiàn)在參考圖1A，其圖示正常工作模式期間（即，當(dāng)進(jìn)行操作W對(duì)負(fù)載進(jìn)行驅(qū)動(dòng)時(shí)） 的驅(qū)動(dòng)器電路10的配置。驅(qū)動(dòng)器電路10包括NM0S功率晶體管12。NM0S功率晶體管12 的漏極（D)端子禪合至供給電壓節(jié)點(diǎn)14,并且NM0S功率晶體管的源極（巧端子禪合至所要 驅(qū)動(dòng)的輸出節(jié)點(diǎn)（〇UT)16。在所圖示的實(shí)施例中，并且僅作為示例并非局限或限制，驅(qū)動(dòng) 器電路10是高端驅(qū)動(dòng)器并且供給電壓節(jié)點(diǎn)14是正供給電壓VB。NM0S功率晶體管的柵極 佑）端子禪合至傳送柵極控制信號(hào)的控制信號(hào)線路18。
[0016] 線路18上的柵極控制信號(hào)由VGS生成器電路20所生成。用于VGS生成器電路的 操作的基準(zhǔn)電壓（RE巧由電流源22所生成，其被配置為輸出跨電阻器R1而施加的固定基 準(zhǔn)電流II。電流源22例如可W生成作為帶隙電壓（VBG)的函數(shù)的固定基準(zhǔn)電流II而使得 II=VBG/RBG(RBG包括帶隙電路電阻且VGB= 1. 25V)。電阻器R1禪合在在其處生成基準(zhǔn) 電壓觸巧的節(jié)點(diǎn)24與輸出節(jié)點(diǎn)16之間。電流源22禪合在在其處生成基準(zhǔn)電壓觸巧 的節(jié)點(diǎn)24與供給節(jié)點(diǎn)26之間。在所圖示的實(shí)施例中，并且僅作為示例，供給節(jié)點(diǎn)26是電 荷粟電路（未明確示出）所生成的正供給電壓VCP，其中VCP>VB(例如，VCP=VB+10V)， 而使得來自VGS生成器電路20的柵極控制信號(hào)輸出能夠超過NMOS功率晶體管12的漏極 端子處的電壓。
[0017]VGS生成器電路20對(duì)輸入信號(hào)（1腳進(jìn)行響應(yīng)并且生成具有等于基準(zhǔn)電壓觸巧 的最大電壓的柵極控制信號(hào)。VGS謝位電路30禪合在NM0S功率晶體管12的柵極端子和源 極端子之間，并且用來將柵極端子上的最大電壓謝位為大于基準(zhǔn)電壓（RE巧但是小于NM0S 功率晶體管12的絕對(duì)最大額定（AMR)電壓的數(shù)值。
[0018] 現(xiàn)在參考圖1B，其圖示了柵極壓力測(cè)試模式期間的驅(qū)動(dòng)器電路的配置。該電路響 應(yīng)于壓力使能信號(hào)巧腳而進(jìn)入壓力測(cè)試模式，該壓力使能信號(hào)將VGS生成器電路20的輸 出從NM0S功率晶體管12的柵極端子斷開連接（響應(yīng)于信號(hào)EN/bar)，從而使得柵極端子 浮動(dòng)，并且將壓力電壓生成器32連接在NM0S功率晶體管12浮動(dòng)的柵極端子和源極端子之 間。電壓生成器32生成壓力電壓（Vst)，其被施加W對(duì)NM0S功率晶體管12的浮動(dòng)?xùn)艠O端 子施加壓力。壓力電壓（Vst)應(yīng)當(dāng)超過基準(zhǔn)電壓（RE巧并且進(jìn)一步應(yīng)當(dāng)優(yōu)選地超過NM0S 功率晶體管12的絕對(duì)最大額定（AMR)電壓。在該樣的情況下，VGS謝位電路30進(jìn)一步通 過從NM0S功率晶體管12的浮動(dòng)?xùn)艠O端子斷開連接或者可替換地表現(xiàn)出超過絕對(duì)最大額定 (AMR)電壓的謝位電壓而對(duì)壓力使能信號(hào)巧腳進(jìn)行響應(yīng)。
[0019] 現(xiàn)在參考圖2,其圖示了驅(qū)動(dòng)器電路110的電路圖。驅(qū)動(dòng)器電路110包括NM0S功 率晶體管112。NM0S功率晶體管112的漏極（D)端子禪合至供給電壓節(jié)點(diǎn)114,并且NM0S 功率晶體管的源極（巧端子禪合至所要驅(qū)動(dòng)的輸出節(jié)點(diǎn)（OUT)。在所圖示的實(shí)施例中，并 且僅作為示例而非限制，驅(qū)動(dòng)器電路110是高端驅(qū)動(dòng)器而供給電壓節(jié)點(diǎn)114是正供給電壓 VB。NM0S功率晶體管的柵極（G)端子禪合至傳送柵極控制信號(hào)的控制信號(hào)線路118。
[0020] 線路118上的柵極控制信號(hào)由VGS生成器電路120所生成。具有用于VGS生成器 電路的操作的較低的第一電壓值（VI)的可變基準(zhǔn)電壓（VarRE巧由第一電流源122所生 成，第一電流源122被配置為輸出跨電阻器R1所施加的固定基準(zhǔn)電流II。電流源122例如 可W生成作為帶隙電壓（VBG)的函數(shù)的固定基準(zhǔn)電流II而使得II=VBG/RBG1 (RBG1包括 第一帶隙電路電阻且VGB= 1. 25V)。電阻器R1禪合在在其處生成可變基準(zhǔn)電壓（VarRE巧 的節(jié)點(diǎn)124與輸出節(jié)點(diǎn)116之間。第一電流源122禪合在在其處生成基準(zhǔn)電壓觸巧的節(jié) 點(diǎn)124與供給節(jié)點(diǎn)126之間。在所圖示的實(shí)施例中，并且僅作為示例，供給節(jié)點(diǎn)126是由電 荷粟電路（未明確示出）所生成的正供給電壓VCP，其中VCP>VB(例如，VCP=VB+10V)， 而使得來自VGS生成器電路120的柵極控制信號(hào)輸出能夠超過NM0S功率晶體管112的漏 極端子處的電壓。
[0021]VGS生成器電路對(duì)輸入信號(hào)（1腳進(jìn)行響應(yīng)，并且生成具有等于可變基準(zhǔn)電壓 (VarRE巧較低的第一電壓值（VI)的最大電壓的柵極控制信號(hào)。
[002引VGS謝位電路130禪合在NM0S功率晶體管112的柵極端子和源極端子之間，并且 在正常模式中用來將柵極端子上的最大電壓謝位為大于基準(zhǔn)電壓（RE巧但是小于NM0S功 率晶體管112的絕對(duì)最大額定（AMR)電壓的值。VGS謝位電路130包括NM0S晶體管132和 PM0S晶體管134,具有串聯(lián)禪合在在其處生成可變基準(zhǔn)電壓（VarRE巧的節(jié)點(diǎn)124與在NM0S 功率晶體管112的柵極（G)端子處的線路118之間的源極-漏極路徑。在該配置中，晶體 管132和134的源極在節(jié)點(diǎn)136禪合在一起。NMOS晶體管132的柵極端子禪合至NMOS功 率晶體管112的柵極佑）端子處的線路118。PMOS晶體管134的柵極端子禪合至節(jié)點(diǎn)136。 在正常操作模式中，晶體管132和134都被關(guān)斷并且它們的體二極管（未明確示出）防止 在NMOS功率晶體管112的柵極佑）端子和節(jié)點(diǎn)124之間的電流流動(dòng)。然而，如W下將要描 述的，當(dāng)用作謝位電路時(shí)，晶體管132和134導(dǎo)通。
[0023]VGS謝位電路130進(jìn)一步包括PM0S晶體管138,其源極-漏極路徑在NMOS功率晶 體管112的柵極佑）端子處的線路118和輸出節(jié)點(diǎn)（OUT) 116之間、在節(jié)點(diǎn)140處電阻器R2 串聯(lián)禪合。PM0S晶體管138的柵極端子禪合至PM0S晶體管134的柵極端子而形成電流鏡 像電路142。VGS謝位電路130進(jìn)一步包括NMOS晶體管144,其漏極端子禪合至NMOS功率 晶體管112的柵極佑）端子處的線路118,并且其源極端子禪合至輸出節(jié)點(diǎn)（OUT) 116。NMOS 晶體管144的柵極端子禪合至節(jié)點(diǎn)140。
[0024] 驅(qū)動(dòng)器電路110進(jìn)一步包括柵極壓力電路132,柵極壓力電路132包括被配置為生 成固定基準(zhǔn)電流12的第二電流源150。電流源150例如可W生成作為帶隙電壓（VBG)的函 數(shù)的固定基準(zhǔn)電流12而使得I2 =VBG/RBG2(RBG2包括第二帶隙電路電阻且VGB= 1. 25V)。 開關(guān)電路152禪合在第二電流源150的輸出和在其處生成可變基準(zhǔn)電壓（VarRE巧的節(jié)點(diǎn) 124之間。開關(guān)電路152由壓力使能信號(hào)巧腳所控制，其在壓力測(cè)試模式期間有選擇地連 接電流12而與節(jié)點(diǎn)124處的電流II相加W便跨電阻器R1進(jìn)行施加，W生成用于可變基準(zhǔn) 電壓（VarRE巧的較高的第二電壓值（V2)。
[0025] 在當(dāng)壓力使能信號(hào)巧腳例如處于邏輯低時(shí)的驅(qū)動(dòng)器電路110的正常操作模式中， 開關(guān)電路152開路并且僅跨電阻器R1在節(jié)點(diǎn)124施加電流II而生成等于較低的第一電 壓值（VI)的可變基準(zhǔn)電壓（VarRE巧，其中： 窩1 觀A V祂備= V\ = V霸*1\餐R\ = V〇u,八BG* KiKil
[0027]VGS謝位電路130表現(xiàn)出依據(jù)W下等式的作為晶體管132和134的函數(shù)的謝位電 壓VClamp: i?l
[0028] VClamp=VBG ^ '脯+戸邸(。4) +尸助(悅）
[0029] 可W通過調(diào)節(jié)晶體管132的大小而使得漏極至源極電壓非常小。電壓VGB是穩(wěn)定 的。因此，謝位電壓VClamp的量級(jí)主要被晶體管134的柵極至源極電壓W及施加于帶隙電 壓VBG的縮放比例化1/RBG1)所影響。
[0030] 當(dāng)NMOS功率晶體管112的柵極至源極電壓（VVdut)小于VClamp時(shí)，晶體管132、 134、138和144被關(guān)斷。與晶體管132和134相關(guān)聯(lián)的寄生體二極管用來阻止電流從節(jié)點(diǎn) 124向NMOS功率晶體管112的柵極似端子處的線路118進(jìn)行流動(dòng)。VGS謝位電路130因 此并不影響NMOS功率晶體管112的柵極佑）端子，并且進(jìn)而并不向輸出節(jié)點(diǎn)（OUT) 116注 入電流。
[003。 然而，當(dāng)NMOS功率晶體管112的柵極至源極電壓（V(；-Vdut)超過VClamp時(shí)，電流通 過晶體管132和134從NMOS功率晶體管112的柵極似端子處的線路118朝向節(jié)點(diǎn)124 流動(dòng)。該電流被通過晶體管138的電流鏡像142所鏡像并且跨電阻器R2所施加，該增大了 節(jié)點(diǎn)140處的電壓。當(dāng)跨電阻器R2的壓降上升至足夠的水平時(shí)，晶體管144導(dǎo)通而將NMOS 功率晶體管112的柵極佑）端子拉下。NMOS功率晶體管112的柵極佑）端子處的電壓因 此被謝位為較低的第一電壓值（VI)。在優(yōu)選實(shí)施例中，電阻器R2具有非常高的數(shù)值（例 女口，?兆歐姆）。
[0032] 在當(dāng)壓力使能信號(hào)巧腳例如處于邏輯高時(shí)的驅(qū)動(dòng)器電路110的柵極壓力測(cè)試模 式中，開關(guān)電路152閉合并且跨電阻器R1在節(jié)點(diǎn)124施加電流II和電流12而生成等于較 高的第二電壓值（V2)的可變基準(zhǔn)電壓（VarRE巧，其中：
[0033] F灼課=F2 = F復(fù)牛（/1+/2)哀1 = F〇w牛贈(zèng)滬說(^+-巧
[0034] 邏輯高的壓力使能信號(hào)巧腳將VGS生成器電路120的輸出從NMOS功率晶體管 112的柵極端子斷開連接（響應(yīng)于信號(hào)EN/bar)，從而使得晶體管112的柵極端子浮動(dòng)。此 時(shí)，可W使用壓力測(cè)試電壓源（例如，參見圖1B中的標(biāo)記32)將壓力測(cè)試電壓施加于柵極 端子。處于較高的第二值（V2)的可變基準(zhǔn)電壓（VarRE巧用來提升在謝位電路130另一側(cè) 上的電壓并且增大VClamp電壓。該確保了謝位電路不會(huì)在壓力測(cè)試電壓（Vst)被電源32 施加于晶體管112的柵極端子時(shí)不合需要地導(dǎo)通。
[0035] 如果NMOS功率晶體管112的柵極至源極電壓（Ve-VwT)小于增大后的VClamp水 平，則晶體管112的柵極端子上沒有電流并且因此謝位電路130對(duì)于柵極壓力測(cè)試模式?jīng)] 有影響。
[0036] 如果NMOS功率晶體管112的柵極至源極電壓（\-Vdut)超過增大后的VClamp水 平，則盡管施加了壓力測(cè)試電壓，電流仍然通過晶體管134和144而從晶體管112的柵極端 子流向節(jié)點(diǎn)124而將柵極電壓謝制在增大后的VClamp水平。
[0037] 驅(qū)動(dòng)器電路表現(xiàn)出了多種優(yōu)勢(shì)；a)由于對(duì)于基準(zhǔn)電壓而言僅存在一條電流路徑， 所W該電路將基準(zhǔn)和謝位融合在一起W減小輸出上的電流；b)由于晶體管132和134通過 兩個(gè)背靠背二極管提供隔離而使得謝位電路僅在柵極電壓超過可變基準(zhǔn)電壓（VarRE巧時(shí) 才活躍，從而與節(jié)點(diǎn)124相關(guān)的謝位對(duì)于AMR、柵極至源極電壓、柵極壓力測(cè)試W及正常工 作的所有情形而言都具有足夠的準(zhǔn)確度，并且進(jìn)一步地謝位并不影響正常工作；C)電路通 過增大節(jié)點(diǎn)124上的偏置而W柵極壓力測(cè)試進(jìn)行操作而將謝位水平提高至所期望的值，同 時(shí)避免了斷開連接的電路配置；d)電路的M0SFET設(shè)備（132、134、138)并不需要對(duì)柵極至 源極電壓進(jìn)行額外保護(hù)（它們是自行保護(hù)的）。
[0038] 本領(lǐng)域技術(shù)人員將會(huì)注意到，當(dāng)謝位電路被激活時(shí)存在兩個(gè)回路。存在負(fù)反饋回 路，其具有從晶體管122的柵極端子經(jīng)由晶體管138和144W及電阻器R2到輸出節(jié)點(diǎn)116 的電流。還存在正反饋回路，其具有從晶體管112的柵極到節(jié)點(diǎn)124的電流，其將使得節(jié)點(diǎn) 124處的電壓有所增大并且因此提高謝位電壓水平。正反饋電流在負(fù)反饋電流之前傳導(dǎo)。 通過對(duì)電阻器R1和晶體管144的值進(jìn)行適當(dāng)設(shè)置，即使非常小的正向nA電流也能夠通過 晶體管144產(chǎn)生數(shù)mA的下拉電流。謝位動(dòng)作足夠強(qiáng)而對(duì)功率晶體管112的柵極進(jìn)行保護(hù)。
[0039] 雖然圖2中W示例性方式利用高端拓?fù)鋵?duì)驅(qū)動(dòng)器電路110進(jìn)行了圖示，但是將要 理解的是，本領(lǐng)域技術(shù)人員能夠針對(duì)低端拓?fù)鋀及半橋式拓?fù)鋵?shí)施該設(shè)計(jì)。
[0040] 本領(lǐng)域技術(shù)人員將會(huì)易于理解，材料和方法可W有所變化而仍然處于本實(shí)用新型 的范圍之內(nèi)。還要意識(shí)到的是，本實(shí)用新型提供了用來對(duì)實(shí)施例進(jìn)行說明的具體環(huán)境w外 的許多可應(yīng)用的創(chuàng)造性概念。因此，所附權(quán)利要求意在將該樣的處理、機(jī)器、制造、物質(zhì)組 合、手段、方法或步驟包括在其范圍之內(nèi)。
【權(quán)利要求】
1. 一種電子電路，其特征在于，包括： 生成器電路，被配置為在基準(zhǔn)節(jié)點(diǎn)接收基準(zhǔn)電壓并且輸出控制信號(hào)以便施加于功率晶 體管的柵極端子； 第一電流源，被配置為生成第一電流以便施加于所述基準(zhǔn)節(jié)點(diǎn)； 第二電流源，被配置為生成第二電流； 開關(guān)電路，被配置為響應(yīng)于柵極壓力測(cè)試使能信號(hào)而選擇性地將所述第二電流耦合至 所述基準(zhǔn)節(jié)點(diǎn)； 第一電阻器，耦合在所述基準(zhǔn)節(jié)點(diǎn)和所述功率晶體管的驅(qū)動(dòng)節(jié)點(diǎn)之間，所述基準(zhǔn)電壓 跨所述第一電阻器而生成； 其中所述基準(zhǔn)電壓是可變的，在壓力測(cè)試未被使能時(shí)具有作為所述第一電流的函數(shù)的 較低值，并且在柵極壓力測(cè)試被使能時(shí)具有作為所述第一電流和所述第二電流的函數(shù)的較 高值；以及 鉗位電路，耦合在所述基準(zhǔn)節(jié)點(diǎn)和所述功率晶體管的所述柵極端子之間并且被配置為 施加作為所述基準(zhǔn)電壓的函數(shù)的鉗位電壓。
2. 根據(jù)權(quán)利要求1所述的電子電路，其特征在于，進(jìn)一步包括所述功率晶體管，所述功 率晶體管具有所述柵極端子和耦合至所述驅(qū)動(dòng)節(jié)點(diǎn)的源極-漏極路徑。
3. 根據(jù)權(quán)利要求1所述的電子電路，其特征在于，所述鉗位電路包括： 第一晶體管； 第二晶體管； 其中所述第一晶體管和所述第二晶體管的源極-漏極路徑串聯(lián)耦合在所述基準(zhǔn)節(jié)點(diǎn) 和所述功率晶體管的所述柵極端子之間。
4. 根據(jù)權(quán)利要求3所述的電子電路，其特征在于，所述鉗位電路進(jìn)一步包括： 耦合至所述功率晶體管的所述柵極端子的所述第一晶體管的柵極端子；以及 耦合至處于所述第一晶體管和所述第二晶體管的串聯(lián)耦合點(diǎn)的中間節(jié)點(diǎn)的所述第二 晶體管的柵極端子。
5. 根據(jù)權(quán)利要求4所述的電子電路，其特征在于，所述鉗位電路進(jìn)一步包括第三晶體 管，所述第三晶體管與所述第二晶體管相耦合以形成電流鏡像電路。
6. 根據(jù)權(quán)利要求5所述的電子電路，其特征在于，所述鉗位電路進(jìn)一步包括第二電阻 器，所述第二電阻器在所述功率晶體管的所述柵極端子和所述驅(qū)動(dòng)節(jié)點(diǎn)之間與所述第三晶 體管的源極-漏極路徑串聯(lián)耦合。
7. 根據(jù)權(quán)利要求6所述的電子電路，其特征在于，所述鉗位電路進(jìn)一步包括第四晶體 管，所述第四晶體管具有耦合在所述功率晶體管的所述柵極端子和所述驅(qū)動(dòng)節(jié)點(diǎn)之間的源 極-漏極路徑以及耦合至所述第二電阻器的柵極端子。
8. 根據(jù)權(quán)利要求1所述的電子電路，其特征在于，所述生成器電路被配置為響應(yīng)于輸 入信號(hào)而生成所述控制信號(hào)以便施加于所述功率晶體管的所述柵極端子。
9. 根據(jù)權(quán)利要求1所述的電子電路，其特征在于，所述生成器電路進(jìn)一步被配置為在 壓力測(cè)試被使能時(shí)從所述功率晶體管的所述柵極端子斷開連接。
10. 根據(jù)權(quán)利要求1所述的電子電路，其特征在于，所述鉗位電壓在壓力測(cè)試未被使能 時(shí)較低并且在柵極壓力測(cè)試被使能時(shí)較高。
11. 一種電子電路，其特征在于，包括： 生成器電路，被配置為在基準(zhǔn)節(jié)點(diǎn)接收基準(zhǔn)電壓并且輸出控制信號(hào)以便施加于被配置 為驅(qū)動(dòng)輸出節(jié)點(diǎn)的功率晶體管的柵極端子； 第一晶體管； 第二晶體管； 其中所述第一晶體管和所述第二晶體管的源極-漏極路徑串聯(lián)耦合在所述基準(zhǔn)節(jié)點(diǎn) 和所述功率晶體管的所述柵極端子之間； 第三晶體管，與所述第二晶體管相耦合以形成電流鏡像電路；以及 第四晶體管，具有耦合在所述功率晶體管的所述柵極端子和所述輸出節(jié)點(diǎn)之間的源 極-漏極路徑以及耦合至所述電流鏡像電路的輸出的柵極端子。
12. 根據(jù)權(quán)利要求11所述的電子電路，其特征在于，進(jìn)一步包括所述功率晶體管，所述 功率晶體管具有所述柵極端子和耦合至所述輸出節(jié)點(diǎn)的源極-漏極路徑。
13. 根據(jù)權(quán)利要求11所述的電子電路，其特征在于，進(jìn)一步包括電阻器，所述電阻器 耦合在所述基準(zhǔn)節(jié)點(diǎn)和所述功率晶體管的驅(qū)動(dòng)節(jié)點(diǎn)之間，所述基準(zhǔn)電壓跨所述電阻器而生 成。
14. 根據(jù)權(quán)利要求13所述的電子電路，其特征在于，進(jìn)一步包括： 第一電流源，被配置為生成第一電流以便施加于所述基準(zhǔn)節(jié)點(diǎn)； 第二電流源，被配置為生成第二電流； 開關(guān)電路，被配置為響應(yīng)于壓力測(cè)試使能信號(hào)而選擇性地將所述第二電流耦合至所述 基準(zhǔn)節(jié)點(diǎn)； 其中所述基準(zhǔn)節(jié)點(diǎn)處的所述基準(zhǔn)電壓在壓力測(cè)試未被使能時(shí)具有作為所述第一電流 的函數(shù)的較低值，并且在壓力測(cè)試被使能時(shí)具有作為所述第一電流和所述第二電流的函數(shù) 的較高值。
15. 根據(jù)權(quán)利要求14所述的電子電路，其特征在于，所述生成器電路被配置為在壓力 測(cè)試被使能時(shí)從所述功率晶體管的所述柵極端子斷開連接。
16. 根據(jù)權(quán)利要求11所述的電子電路，其特征在于，進(jìn)一步包括耦合在所述電流鏡像 電路的輸出和所述輸出節(jié)點(diǎn)之間的電阻器。
17. 根據(jù)權(quán)利要求11所述的電子電路，其特征在于，所述第一晶體管和所述第二晶體 管響應(yīng)于壓力測(cè)試使能信號(hào)而向所述功率晶體管的所述柵極端子施加可變的鉗位電壓，所 述可變的鉗位電壓在壓力測(cè)試未被使能時(shí)較低并且在柵極壓力測(cè)試被使能時(shí)較高。
18. -種驅(qū)動(dòng)電路，用于具有柵極端子和輸出端子的功率晶體管，其特征在于，所述驅(qū) 動(dòng)電路包括： 生成器電路，被配置為對(duì)所述功率晶體管的所述柵極端子施加驅(qū)動(dòng)控制信號(hào)以便驅(qū)動(dòng) 所述輸出端子； 基準(zhǔn)電壓生成器，被配置為在基準(zhǔn)節(jié)點(diǎn)生成基準(zhǔn)電壓，所述基準(zhǔn)電壓具有作為所述控 制信號(hào)的基準(zhǔn)的第一電壓值并且具有用于在壓力測(cè)試期間使用的更高的第二電壓值； 耦合在所述基準(zhǔn)節(jié)點(diǎn)和所述功率晶體管的所述柵極端子之間的電路裝置，所述電路裝 置可操作以用作可變柵極鉗位電路，所述可變柵極鉗位電路表現(xiàn)出： 第一鉗位電壓，在所述生成器電路施加所述控制信號(hào)時(shí)被施加以對(duì)所述功率晶體管的 所述柵極處的電壓進(jìn)行鉗位；以及 更高的第二鉗位電壓，在所述生成器電路在柵極壓力測(cè)試模式期間從所述功率晶體管 的所述柵極斷開連接時(shí)被施加以對(duì)所述功率晶體管的所述柵極處的電壓進(jìn)行鉗位。
19. 根據(jù)權(quán)利要求18所述的驅(qū)動(dòng)電路，其特征在于，所述電路裝置包括： 第一晶體管，具有耦合至所述功率晶體管的所述柵極端子的柵極端子；和 第二晶體管； 其中所述第一晶體管和所述第二晶體管的源極-漏極路徑串聯(lián)耦合在所述基準(zhǔn)節(jié)點(diǎn) 和所述功率晶體管的所述柵極端子之間。
20. 根據(jù)權(quán)利要求19所述的驅(qū)動(dòng)電路，其特征在于，所述電路裝置進(jìn)一步包括： 第三晶體管，與所述第二晶體管相耦合以形成電流鏡像電路；以及 第四晶體管，具有耦合在所述功率晶體管的所述柵極端子和所述輸出端子之間的源 極-漏極路徑以及耦合至所述電流鏡像電路的輸出的柵極端子。
21. 根據(jù)權(quán)利要求18所述的驅(qū)動(dòng)電路，其特征在于，所述基準(zhǔn)電壓生成器包括： 第一電流源，被配置為生成第一電流以便施加于所述基準(zhǔn)節(jié)點(diǎn)； 第二電流源，被配置為生成第二電流； 開關(guān)電路，被配置為響應(yīng)于壓力測(cè)試使能信號(hào)而選擇性地將所述第二電流耦合至所述 基準(zhǔn)節(jié)點(diǎn)； 其中第一電壓值是在所述生成器電路施加所述控制信號(hào)時(shí)被設(shè)置為所述第一電流的 函數(shù)的較低值，并且其中所述第二電壓值是在所述生成器電路在柵極壓力測(cè)試模式期間從 所述功率晶體管的所述柵極斷開連接時(shí)被設(shè)置為所述第一電流和所述第二電流的函數(shù)的 較高值。
【文檔編號(hào)】H03K19/094GK204180046SQ201420371939
【公開日】2015年2月25日 申請(qǐng)日期:2014年6月30日 優(yōu)先權(quán)日:2014年6月30日
【發(fā)明者】曾妮 申請(qǐng)人:意法半導(dǎo)體研發(fā)(深圳)有限公司