本發(fā)明涉及電子電路設(shè)計(jì)領(lǐng)域，特別涉及一種浪涌保護(hù)電路和電子設(shè)備。

背景技術(shù)：

浪涌電壓(Surge Voltage)是一種超出正常電壓的瞬間電壓，一般指電網(wǎng)中出現(xiàn)的短時(shí)間(通常在微秒級(jí))像“浪”一樣的高壓脈沖。浪涌電壓的產(chǎn)生原因可能是雷擊、靜電放電、工業(yè)事件、高壓電源線上的動(dòng)作(電網(wǎng)上的大型負(fù)荷接通或斷開)、電網(wǎng)不穩(wěn)等等。在多數(shù)情況下，浪涌電壓會(huì)損壞電路及其部件，其損壞程度與元器件的耐壓強(qiáng)度密切相關(guān)。浪涌電壓可能引起將電路器件直接燒毀的災(zāi)難性危害，也可能由多個(gè)小的浪涌積累效應(yīng)導(dǎo)致半導(dǎo)體器件性能的衰退，壽命縮短的積累性危害。浪涌電壓現(xiàn)象日趨嚴(yán)重地危及自動(dòng)化設(shè)備安全工作，消除浪涌噪聲干擾、防止浪涌損害一直是關(guān)系到自動(dòng)化設(shè)備安全可靠運(yùn)行的核心問題。

在現(xiàn)有技術(shù)中，專利文獻(xiàn)US20140233139A1和US20150303678A1分別提出了一種浪涌保護(hù)電路，均通過設(shè)置大尺寸的晶體管作為浪涌電壓的泄放通路，以使得在電路的輸入端口上的浪涌電壓超出預(yù)設(shè)值時(shí)，所述晶體管導(dǎo)通，對所述輸入端口進(jìn)行泄流，實(shí)現(xiàn)對電路的保護(hù)。

由于浪涌電壓出現(xiàn)的時(shí)間極短，為了保證對上述輸入端口的保護(hù)效果，一方面需要浪涌保護(hù)電路快速地檢測到浪涌電壓，并開始對出現(xiàn)浪涌電壓的輸入端口進(jìn)行泄流，另一方面，在浪涌保護(hù)電路開始泄流后，泄流的速度越快越好。然而，專利文獻(xiàn)US20140233139A1中的浪涌保護(hù)電路對輸入端口的泄流速度過慢；專利文獻(xiàn)US20150303678A1中的浪涌保護(hù)電路對浪涌電壓的響應(yīng)過慢。二者均無法實(shí)現(xiàn)對輸入端口的有效保護(hù)。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明解決的一個(gè)技術(shù)問題是當(dāng)檢測到浪涌電壓時(shí)，如何實(shí)現(xiàn)對輸入端口的快速泄流，以便對輸入端口提供更有效地保護(hù)。

為解決上述技術(shù)問題，本發(fā)明實(shí)施例提供一種浪涌保護(hù)電路，耦接于輸入端口，所述浪涌保護(hù)電路包括：檢測電路，適于檢測所述輸入端口接收的輸入電壓，當(dāng)所述輸入電壓超過鉗位電壓時(shí)，所述檢測電路的輸出端產(chǎn)生第一導(dǎo)通電壓；電壓放大電路，接收所述第一導(dǎo)通電壓，適于對所述第一導(dǎo)通電壓進(jìn)行放大以得到第二導(dǎo)通電壓，并經(jīng)由所述電壓放大電路的輸出端輸出；浪涌泄流電路，接收所述第二導(dǎo)通電壓，當(dāng)所述第二導(dǎo)通電壓大于預(yù)設(shè)值時(shí)，所述浪涌泄流電路對所述輸入端口進(jìn)行泄流，其中，所述第二導(dǎo)通電壓越大，所述浪涌泄流電路對所述輸入端口泄流的速度越快。

可選地，所述電壓放大電路包括：共源極放大器，其第一輸入端接收所述第一導(dǎo)通電壓，其第二輸入端耦接所述輸入端口，其輸出端輸出第一導(dǎo)通電流；第一電阻，接收所述第一導(dǎo)通電流，適于根據(jù)所述第一導(dǎo)通電流在其第一端和第二端之間產(chǎn)生所述第二導(dǎo)通電壓。

可選地，所述共源極放大器包括：PMOS管，所述PMOS管的柵極耦接所述共源極放大器的第一輸入端，所述PMOS管的源極和襯底耦接所述共源極放大器的第二輸入端，所述PMOS管的漏極耦接所述共源極放大器的輸出端。

可選地，所述檢測電路包括：穩(wěn)壓電路和第二電阻；其中，所述穩(wěn)壓電路的輸出端經(jīng)由所述第二電阻耦接至所述輸入端口，所述穩(wěn)壓電路的輸出端檢測所述輸入電壓，當(dāng)所述輸入電壓超過所述鉗位電壓時(shí)，所述穩(wěn)壓電路的輸出端輸出第二導(dǎo)通電流；所述第二電阻適于根據(jù)所述第二導(dǎo)通電流在其第一端和第二端之間產(chǎn)生所述第一導(dǎo)通電壓。

可選地，當(dāng)所述輸入電壓大于所述鉗位電壓時(shí)，所述穩(wěn)壓電路的輸出端輸出的電壓等于所述鉗位電壓，且維持不變。

可選地，所述穩(wěn)壓電路包括一個(gè)或者多個(gè)串聯(lián)的第一穩(wěn)壓管。

可選地，所述浪涌泄流電路包括：晶體管，其輸出端耦接所述輸入端口，其控制端和輸入端之間接收所述第二導(dǎo)通電壓，所述晶體管在所述第二導(dǎo)通電壓大于其閾值電壓時(shí)導(dǎo)通，并經(jīng)由其輸出端至其輸入端對所述輸入端口進(jìn)行泄流。

可選地，所述晶體管為NMOS管，所述晶體管的輸入端接地。

可選地，所述浪涌泄流電路還包括：第二穩(wěn)壓管，其負(fù)極耦接所述晶體管的控制端，其正極耦接所述晶體管的輸入端。

為解決上述技術(shù)問題，本發(fā)明實(shí)施例還提供一種電子設(shè)備，包括所述輸入端口和所述浪涌保護(hù)電路。

與現(xiàn)有技術(shù)相比，本發(fā)明實(shí)施例的技術(shù)方案具有以下有益效果：

本發(fā)明實(shí)施例提供一種浪涌保護(hù)電路，耦接于輸入端口，所述浪涌保護(hù)電路包括：檢測電路，適于檢測所述輸入端口接收的輸入電壓，當(dāng)所述輸入電壓超過鉗位電壓時(shí)，所述檢測電路的輸出端產(chǎn)生第一導(dǎo)通電壓；電壓放大電路，接收所述第一導(dǎo)通電壓，適于對所述第一導(dǎo)通電壓進(jìn)行放大以得到第二導(dǎo)通電壓，并經(jīng)由所述電壓放大電路的輸出端輸出；浪涌泄流電路，接收所述第二導(dǎo)通電壓，當(dāng)所述第二導(dǎo)通電壓大于預(yù)設(shè)值時(shí)，所述浪涌泄流電路對所述輸入端口進(jìn)行泄流，其中，所述第二導(dǎo)通電壓越大，所述浪涌泄流電路對所述輸入端口泄流的速度越快。本實(shí)施例檢測電路檢測到所述輸入端口上可能出現(xiàn)了浪涌電壓時(shí)，可采用所述電壓放大電路將第一導(dǎo)通電壓進(jìn)行合理地放大，以得到用于控制浪涌泄流電路的第二導(dǎo)通電壓。由于第二導(dǎo)通電壓是經(jīng)過電壓放大得到的，因此所述浪涌泄流電路對所述輸入端口泄流的速度得以加快。

進(jìn)一步而言，在本實(shí)施例中，當(dāng)所述輸入電壓超過所述鉗位電壓時(shí)，也即在輸入端口上可能出現(xiàn)浪涌電壓時(shí)，所述浪涌保護(hù)電路的響應(yīng)速度取決于共源極放大器中的PMOS管的開啟速度和浪涌泄流電路中的晶體管的開啟速度之和。相比于專利文獻(xiàn)US20150303678A1的技術(shù)方案，本實(shí)施例浪涌保護(hù)電路在對浪涌電壓進(jìn)行響應(yīng)時(shí)，歷經(jīng)的電路元件較少，對浪涌電壓的響應(yīng)速度更快，可以在第一時(shí)間對浪涌電壓進(jìn)行抑制，更加有效地保護(hù)所述輸入端口。

附圖說明

圖1是現(xiàn)有技術(shù)中的一種浪涌保護(hù)電路的電路圖。

圖2是現(xiàn)有技術(shù)中的另一種浪涌保護(hù)電路的電路圖。

圖3是本發(fā)明實(shí)施例一種浪涌保護(hù)電路的示意性結(jié)構(gòu)框圖。

圖4是本發(fā)明實(shí)施例一種浪涌保護(hù)電路的電路圖。

圖5是本發(fā)明實(shí)施例浪涌保護(hù)電路的工作信號(hào)波形示意圖。

具體實(shí)施方式

如背景技術(shù)部分所述，當(dāng)輸入端口出現(xiàn)浪涌電壓時(shí)，與輸入端口耦接的浪涌保護(hù)電路需要快速地檢測浪涌電壓，并快速對所述輸入端口進(jìn)行泄流，以實(shí)現(xiàn)對輸入端口的有效保護(hù)。然而，現(xiàn)有技術(shù)中，專利文獻(xiàn)US20140233139A1和US20150303678A1分別提出了一種浪涌保護(hù)電路，二者對輸入端口保護(hù)的有效性亟需改善。

本申請發(fā)明人對上述兩種現(xiàn)有技術(shù)中的方案進(jìn)行了分析。

參照圖1，圖1示出了專利文獻(xiàn)US20140233139A1中的浪涌保護(hù)電路100。在檢測到輸入端口PAD上的電壓超過穩(wěn)壓電路Z1(包括多個(gè)串聯(lián)的穩(wěn)壓管)的等效的反向擊穿電壓，也即在輸入端口PAD上出現(xiàn)浪涌電壓時(shí)，電阻R1上出現(xiàn)穩(wěn)壓電路Z1引起的電流。一般而言，此電流為微安至毫安級(jí)。當(dāng)電阻R1兩端的電壓耦合至晶體管202A的柵源之間且超過晶體管202A的閾值電壓Vth時(shí)，晶體管202A導(dǎo)通并產(chǎn)生溝道電流，所述溝道電流的產(chǎn)生使得所述晶體管202A可以對所述輸入端口PAD向地端口GND(或襯底端口SUBSTRATE)進(jìn)行泄流，以降低所述浪涌電壓。由于穩(wěn)壓電路Z1在反相擊穿后，其兩端的電壓穩(wěn)定于其鉗位電壓(也即等于其等效的反向擊穿電壓)，因此，此時(shí)晶體管202A的源極和柵極之間的電壓Vgs等于電阻R1兩端的壓差，也即等于所述輸入端口PAD上的電壓與所述穩(wěn)壓電路Z1的鉗位電壓之差，勢必使得在所述穩(wěn)壓電路Z1剛剛被反相擊穿時(shí)，所述晶體管202A未充分開啟，也即其溝道電流的值較小，對所述輸入端口PAD的泄流速度較慢。盡管隨著所述輸入端口PAD上的電壓的增加，所述晶體管202A開始充分開啟，然而，可能意味著此時(shí)的浪涌電壓已經(jīng)很高，將嚴(yán)重影響對所述輸入端口PAD保護(hù)的有效性。盡管浪涌保護(hù)電路100可以通過將R1的阻值設(shè)置較大，對于電路面積和功耗而言，均不是最優(yōu)方案。

參照圖2，圖2示出了專利文獻(xiàn)US20150303678A1中的浪涌保護(hù)電路204。所述浪涌保護(hù)電路204至少包括穩(wěn)壓電路206和檢測泄流電路208。在檢測到輸入端口203上的電壓V_source超過所述穩(wěn)壓電路206(包括多個(gè)串聯(lián)的穩(wěn)壓管302)的等效的反向擊穿電壓，也即在輸入端口203上出現(xiàn)浪涌電壓時(shí)，電阻R1上出現(xiàn)電流。一般而言，電阻R1上的電流為微安至毫安級(jí)。PMOS電流鏡304對上述電流進(jìn)行鏡像，而后將鏡像后得到的電流作用于電阻R2，由電阻R2產(chǎn)生的電壓信號(hào)輸入至源極跟隨器306，由所述源極跟隨器306輸入的電流信號(hào)再經(jīng)由電阻R3轉(zhuǎn)化為電壓信號(hào)輸入至晶體管308的柵極。當(dāng)電阻R3兩端的電壓耦合至所述晶體管308的柵源之間且超過所述晶體管308的閾值電壓Vth時(shí)，所述晶體管308導(dǎo)通并產(chǎn)生溝道電流，所述溝道電流的產(chǎn)生使得所述晶體管308可以對所述輸入端口203向地端口210(地端口210上的電壓為V_ground)進(jìn)行泄流，以降低所述浪涌電壓。穩(wěn)壓管301適于對所述晶體管308的源極和柵極之間的電壓進(jìn)行鉗位，以保護(hù)晶體管308。在輸入端口203上出現(xiàn)浪涌電壓時(shí)，所述檢測泄流電路208對浪涌電壓的響應(yīng)不夠迅速，具體地，其響應(yīng)速度取決于PMOS電流鏡304的速度、源極跟隨器306的速度和晶體管308的開啟速度之和，可能導(dǎo)致所述輸入端口203上的電壓V_source已經(jīng)較大，檢測泄流電路208才開始對所述輸入端口203進(jìn)行泄流，嚴(yán)重影響了對輸入端口203保護(hù)的有效性。進(jìn)一步地，盡管所述源極跟隨器306的設(shè)置可以降低晶體管308的柵極上的寄生電容對電路的影響，但所述源極跟隨器306是可選的，例如在其他實(shí)施例中也可以省略源極跟隨器306。例如，本申請發(fā)明人通過對浪涌保護(hù)電路204進(jìn)行仿真得到的仿真結(jié)果表明，省略源極跟隨器306后的方案也是可以接受的。

針對以上所述的技術(shù)問題，本發(fā)明實(shí)施例提出一種浪涌保護(hù)電路，當(dāng)檢測到浪涌電壓時(shí)，能夠?qū)崿F(xiàn)對輸入端口的快速泄流，更加有效地對輸入端口提供保護(hù)。

為使本發(fā)明的上述目的、特征和有益效果能夠更為明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實(shí)施例做詳細(xì)的說明。

如圖3所示，圖3示出了本發(fā)明實(shí)施例的浪涌保護(hù)電路300，所述浪涌保護(hù)電路300可以耦接于其予以保護(hù)的輸入端口301。

在具體實(shí)施中，所述輸入端口301可以為電源端口，也可以為數(shù)據(jù)端口，本實(shí)施例不進(jìn)行特殊限制。

本實(shí)施例中，所述浪涌保護(hù)電路300可以包括檢測電路302、電壓放大電路303和浪涌泄流電路304。

其中，所述檢測電路302適于檢測所述輸入端口301接收的輸入電壓INPUT，當(dāng)所述輸入電壓INPUT超過鉗位電壓時(shí)，也即意味著所述輸入端口301上可能出現(xiàn)了浪涌電壓，此時(shí)，所述檢測電路302的輸出端產(chǎn)生第一導(dǎo)通電壓Vbreak1?？蛇x地，所述第一導(dǎo)通電壓Vbreak1的大小可以等于所述輸入電壓INPUT與所述鉗位電壓之差。

需要說明的是，所述鉗位電壓是可以經(jīng)由所述檢測電路302內(nèi)部的電路的電參數(shù)設(shè)置的，視所述輸入端口301的耐壓情況而定。

所述電壓放大電路303接收所述第一導(dǎo)通電壓Vbreak1，適于對所述第一導(dǎo)通電壓Vbreak1進(jìn)行放大以得到第二導(dǎo)通電壓Vbreak2，并經(jīng)由所述電壓放大電路303的輸出端輸出。

所述浪涌泄流電路304接收所述第二導(dǎo)通電壓Vbreak2，當(dāng)所述第二導(dǎo)通電壓Vbreak2大于預(yù)設(shè)值時(shí)，所述浪涌泄流電路304對所述輸入端口301進(jìn)行泄流，其中，所述第二導(dǎo)通電壓Vbreak2越大，所述浪涌泄流電路304對所述輸入端口301泄流的速度越快。

本實(shí)施例中，由于所述第二導(dǎo)通電壓Vbreak2越大，所述浪涌泄流電路304對所述輸入端口301泄流的速度越快。因此，可以通過在所述檢測電路302檢測到所述輸入電壓INPUT超過鉗位電壓時(shí)，也即意味著所述輸入端口301上可能出現(xiàn)了浪涌電壓時(shí)，采用所述電壓放大電路303將所述檢測電路302輸出的第一導(dǎo)通電壓Vbreak1進(jìn)行合理地放大，以得到用于控制浪涌泄流電路304的所述第二導(dǎo)通電壓Vbreak2。由于第二導(dǎo)通電壓是經(jīng)過電壓放大得到的，因此所述浪涌泄流電路對所述輸入端口泄流的速度得以加快。本實(shí)施例中，一經(jīng)檢測到可能出現(xiàn)了浪涌電壓，即可將浪涌泄流電路304對所述輸入端口301泄流的速度設(shè)置的很快，快速泄流意味著浪涌電壓的快速下降。相比于圖1所示的浪涌保護(hù)電路100，本實(shí)施例對輸入端口的泄流能力更快，能夠?qū)崿F(xiàn)對輸入端口更為有效地保護(hù)。

圖4是本發(fā)明實(shí)施例一種浪涌保護(hù)電路的電路圖。下面綜合圖3和圖4對所述浪涌保護(hù)電路300的具體實(shí)施方式進(jìn)行詳細(xì)說明。

作為一個(gè)非限制性的例子，在具體實(shí)施中，浪涌泄流電路304可以包括寬長比(W/L)較大的晶體管M2。

進(jìn)一步而言，所述晶體管M2的輸出端耦接所述輸入端口301，所述晶體管M2的控制端和輸入端之間接收所述第二導(dǎo)通電壓Vbreak2，所述晶體管在所述第二導(dǎo)通電壓大于所述預(yù)設(shè)值時(shí)導(dǎo)通，并經(jīng)由其輸出端至其輸入端對所述輸入端口301進(jìn)行泄流，以降低所述輸入端口301上的浪涌電壓。

需要說明的是，所述晶體管M2可以為MOS管，進(jìn)一步地可以為圖示中的NMOS管，但是并不限于此，例如，所述晶體管M2還可以為三極管。優(yōu)選地，所述晶體管M2為尺寸較大的功率管。

以所述晶體管M2為NMOS管為例。當(dāng)所述第二導(dǎo)通電壓Vbreak2作用于所述晶體管M2的柵極和源極之間，且所述第二導(dǎo)通電壓超過所述晶體管M2閾值電壓Vth(也即所述預(yù)設(shè)值)使其導(dǎo)通時(shí)，所述晶體管M2中將產(chǎn)生溝道電流，所述溝道電流使得所述晶體管可以對所述輸入端口301進(jìn)行泄流。

晶體管M2工作于飽和區(qū)，其產(chǎn)生的溝道電流與其柵極和源極之間的電壓Vgs的大小成正比；更準(zhǔn)確而言，所述溝道電流在所述晶體管M2的柵極和源極之間的電壓Vgs增長時(shí)，以平方率的方式增長，例如，所述晶體管M2的柵極和源極之間的電壓Vgs增長2倍，所述溝道電流增長4倍。而所述晶體管M2中的溝道電流越大，其對所述輸入端口301的泄流速度越快。也就意味著，在檢測到浪涌電壓的瞬間，較大的所述第二導(dǎo)通電壓Vbreak2作用于所述晶體管M2的柵極和源極之間，可以使得所述晶體管M2中的溝道電流陡增，可以在晶體管M2能夠承受的合理限度內(nèi)，以最快的速度泄放所述輸入端口301上的浪涌能量。

進(jìn)一步而言，一般將所述晶體管M2的尺寸設(shè)置的較大，也即其寬長比較大，使得所述晶體管M2能夠承受的最大電流值較大，可以通過合理地增大其寬長比，提高對輸入端口301的泄流速度，提高對浪涌的抑制能力。

在具體實(shí)施中，所述晶體管M2的輸入端(也即其源極)可以接地GND，使得所述輸入端口301可以直接經(jīng)由所述晶體管M2與地GND形成電流通路。但并不限于此，本實(shí)施例不限定所述晶體管M2對所述輸入端口301的泄流通路。

優(yōu)選地，所述浪涌泄流電路304還可以包括：第二穩(wěn)壓管Z2，其負(fù)極耦接所述晶體管M2的控制端，其正極耦接所述晶體管M2的輸入端。當(dāng)所述晶體管M2為MOS管時(shí)，所述第二穩(wěn)壓管Z2用于鉗位其柵極和源極電壓，防止晶體管M2發(fā)生柵氧擊穿。

所述第二穩(wěn)壓管Z2可以為齊納二極管(Zener Diode)，也可以為瞬態(tài)抑制(Transient Voltage Suppressor，TVS)二極管，但不限于此。

繼續(xù)參照圖4，在具體實(shí)施中，所述電壓放大電路303可以包括共源極放大器(圖中未標(biāo)示)和第一電阻R1。其中，所述共源極放大器的第一輸入端接收所述第一導(dǎo)通電壓Vbreak1，所述共源極放大器的第二輸入端耦接所述輸入端口301，其輸出端輸出第一導(dǎo)通電流(圖中未標(biāo)示)；所述第一電阻R1接收所述第一導(dǎo)通電流，適于根據(jù)所述第一導(dǎo)通電流在所述第一電阻R1的第一端和第二端之間產(chǎn)生所述第二導(dǎo)通電壓Vbreak2。

進(jìn)一步而言，所述共源極放大器可以包括但不限于PMOS管M1，所述PMOS管M1的柵極耦接所述共源極放大器的第一輸入端，所述PMOS管M1的源極和襯底耦接所述共源極放大器的第二輸入端，所述PMOS管的漏極耦接所述共源極放大器的輸出端。

所述共源極放大器可以將所述第一導(dǎo)通電壓Vbreak1轉(zhuǎn)化為所述第一導(dǎo)通電流，且在合理的范圍內(nèi)，二者大小成正比。通過對所述PMOS管M1的寬長比和所述第一電阻R1的阻值的設(shè)置，可以在所述輸入端口301上出現(xiàn)浪涌電壓的瞬間，只要所述第一導(dǎo)通電壓Vbreak1達(dá)到PMOS管M1的閾值電壓使之開啟，則所述共源極放大器生成較大的所述第一導(dǎo)通電流，經(jīng)由所述第一電阻R1的作用，得到較大的所述第二導(dǎo)通電壓Vbreak2(可以達(dá)到5V甚至更高)以充分打開所述晶體管M2。所述第二導(dǎo)通電壓Vbreak2。

需要說明的是，所述電壓放大電路303僅以上述共源極放大器和第一電阻R1為例，但并不以此為限。所述電壓放大電路303可以是常規(guī)的電壓放大電路。具體地，所述電壓放大電路303中可以包括壓控電流電路、流控電流電路、壓控電壓電路和流控電壓電路的一種或多種。

繼續(xù)參照圖4，在具體實(shí)施中，所述檢測電路302可以包括：穩(wěn)壓電路Z1和第二電阻R2；其中，所述穩(wěn)壓電路Z1的輸出端經(jīng)由所述第二電阻R2耦接至所述輸入端口301，所述穩(wěn)壓電路Z1的輸出端檢測所述輸入電壓INPUT，當(dāng)所述輸入電壓INPUT超過所述鉗位電壓時(shí)，所述穩(wěn)壓電路Z1的輸出端輸出第二導(dǎo)通電流(圖中未標(biāo)示，一般為10uA至10mA)；所述第二電阻R2適于根據(jù)所述第二導(dǎo)通電流在其第一端和第二端之間產(chǎn)生所述第一導(dǎo)通電壓Vbreak1。

其中，所述穩(wěn)壓電路Z1可以包括但不限于一個(gè)或者多個(gè)串聯(lián)的穩(wěn)壓管。所述鉗位電壓等于所述穩(wěn)壓電路Z1中一個(gè)或者多個(gè)串聯(lián)的穩(wěn)壓管的穩(wěn)壓值之和。具體地，所述穩(wěn)壓電路Z1中的各個(gè)穩(wěn)壓管正極和負(fù)極首尾相接，且第一個(gè)穩(wěn)壓管的負(fù)極耦接所述第二電阻R2；可選地，最后一個(gè)穩(wěn)壓管的正極可以耦接所述輸入端口301的參考端，例如所述參考端可以是地GND。

當(dāng)所述輸入電壓INPUT大于所述鉗位電壓時(shí)，所述穩(wěn)壓電路Z1的輸出端輸出的電壓等于所述鉗位電壓，且維持不變。

在具體實(shí)施中，所述穩(wěn)壓電路Z1中的穩(wěn)壓管的穩(wěn)壓值，以及所述穩(wěn)壓電路Z1中包括的穩(wěn)壓管的數(shù)量同時(shí)決定了所述鉗位電壓，也同時(shí)決定了在所述輸入端口301上的輸入電壓INPUT高于何等程度時(shí)，所述浪涌泄流電路304開始對所述輸入端口301進(jìn)行泄流，降低其浪涌電壓。所述鉗位電壓的大小取決于所述輸入端口301的最大耐壓能力。

在本實(shí)施例中，當(dāng)所述輸入電壓INPUT超過所述鉗位電壓時(shí)，也即在輸入端口301上可能出現(xiàn)浪涌電壓時(shí)，所述浪涌保護(hù)電路300的響應(yīng)速度取決于PMOS管M1的開啟速度和晶體管M2的開啟速度之和。相比于專利文獻(xiàn)US20150303678A1中的浪涌保護(hù)電路204(參照圖2)，本實(shí)施例浪涌保護(hù)電路300在對浪涌電壓進(jìn)行響應(yīng)時(shí)，歷經(jīng)的電路元件較少，對浪涌電壓的響應(yīng)速度更快，可以在第一時(shí)間對浪涌電壓進(jìn)行抑制，更加有效地保護(hù)所述輸入端口301。

參照圖5，本實(shí)施例中，在所述輸入端口301未耦接所述浪涌保護(hù)電路300時(shí)，所述輸入端口301上耦合入浪涌電壓后，所述輸入電壓INPUT的波形為虛線所示，過高的浪涌電壓可能將與所述輸入端口301有耦合關(guān)系的電路器件損壞。

而耦接有本實(shí)施例浪涌保護(hù)電路300的輸入端口301在耦合入浪涌電壓后，所述輸入電壓INPUT的波形為實(shí)線所示，當(dāng)所述輸入電壓INPUT超過鉗位電壓(表示為Vclamp)時(shí)，所述浪涌保護(hù)電路300開始泄放浪涌能量，所述輸入電壓INPUT開始下降。因此，所述輸入電壓INPUT只會(huì)小幅度上升，其最大值等于所述鉗位電壓Vclamp。

此外，經(jīng)本申請發(fā)明人的仿真和實(shí)測，本實(shí)施例浪涌保護(hù)電路300可以滿足IEC 61000-4-5 2Ω等效串聯(lián)阻抗測試標(biāo)準(zhǔn)(等同于國標(biāo)GB/T 17626.5)。

本發(fā)明實(shí)施例還公開一種電子設(shè)備，所述電子設(shè)備可以包括所述輸入端口301和所述浪涌保護(hù)電路300。

在具體實(shí)施中，所述電子設(shè)備可以包括但不限于手機(jī)、平板電腦、其他通用串行總線(Universal Serial Bus，USB)接口設(shè)備等。

雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動(dòng)與修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。