一種可多次連續(xù)復(fù)位的復(fù)位電路的制作方法
【專利摘要】本發(fā)明公開了一種可多次連續(xù)復(fù)位的復(fù)位電路，涉及微控制器復(fù)位控制領(lǐng)域。當(dāng)對芯片進(jìn)行第一次上電時，通過二極管接法的P2對CN進(jìn)行充電，所接的數(shù)字電路完成復(fù)位；但是電源短時間內(nèi)掉電且重新上電時，由于CN上的電荷不能迅速釋放掉，復(fù)位電路不能完成復(fù)位功能，造成系統(tǒng)不能正常工作。本發(fā)明在原有復(fù)位電路基礎(chǔ)上增加了一個二極管接法NMOS管DP，此結(jié)構(gòu)的功能是在電源掉電的短時間內(nèi)，可以使CN上的儲存的電荷能夠迅速釋放，從而恢復(fù)復(fù)位電路中儲存電荷電容的初始狀態(tài)。本發(fā)明對芯片可能會發(fā)生重復(fù)上電掉電的情況下，增加了芯片的實(shí)際應(yīng)用環(huán)境的穩(wěn)定度和可靠性，對微控制器類復(fù)位電路具有較高的實(shí)際應(yīng)用價值。
【專利說明】一種可多次連續(xù)復(fù)位的復(fù)位電路

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及微控制器復(fù)位控制領(lǐng)域，尤其是電源不穩(wěn)定或需短時間對芯片重復(fù)上電、掉電的一種可多次連續(xù)復(fù)位的復(fù)位電路。

【背景技術(shù)】
[0002]現(xiàn)代科技領(lǐng)域?qū)﹄娮赢a(chǎn)品性能的要求越來越高，微處理器系統(tǒng)的穩(wěn)定性和抗干擾能力是電子工程師面臨的一大難題，電源監(jiān)控技術(shù)就是解決這一難題的有效手段之一。上電時上電復(fù)位(Power on Reset, PoR)電路對數(shù)字電路中移位寄存器、D觸發(fā)器和計數(shù)器、模擬電路中的振蕩器、比較器等單元電路進(jìn)行復(fù)位，保證電路在上電過程能正確啟動。上電復(fù)位信號在電源電壓上升過程中一直保持低電平(有效復(fù)位電平)，直到電源電壓穩(wěn)定達(dá)到系統(tǒng)規(guī)定的正常工作電壓后轉(zhuǎn)變?yōu)楦唠娖健?br> [0003]但在某些應(yīng)用過程中，經(jīng)常需要對芯片整體進(jìn)行重復(fù)的上電掉電，而傳統(tǒng)的復(fù)位電路模塊，由于在電源斷電產(chǎn)生電源毛刺，儲存電荷的電容不能迅速將電荷放掉，待電源恢復(fù)時，由于電容兩端仍維持較高電壓，芯片電路不能自動復(fù)位，造成系統(tǒng)不能正常工作。


【發(fā)明內(nèi)容】

[0004]本發(fā)明所要解決的技術(shù)問題是提供一種可短時間內(nèi)對電源進(jìn)行多次上電掉電過程中，復(fù)位電路繼續(xù)有效的復(fù)位控制電路。本復(fù)位電路具有結(jié)構(gòu)簡單、集成度高、占用面積小等特點(diǎn)，適合單片集成。
[0005]為解決上述技術(shù)問題，本發(fā)明采用以下技術(shù)方案來實(shí)現(xiàn):一種可多次連續(xù)復(fù)位的復(fù)位電路，包括電荷充電電路、第一倒相器和第二倒相器，其特征在于:還包括電荷放電電路；電荷放電電路的輸出端與電荷充電電路的充電電容端相連接；
[0006]所述的電荷放電電路由反偏MOS管或者二極管構(gòu)成。
[0007]其中，所述的電荷充電電路包括第二 MOS管P2和NMOS管CN，電荷放電電路中第五MOS管DN為NMOS管；其中，第五MOS管DN的漏極與電源VDD相連接，源極與柵極相連接，源極與NMOS管CN的柵極相連接。
[0008]其中，所述的電荷充電電路包括第二 MOS管P2和NMOS管CN，電荷放電電路中第五MOS管DP為PMOS管；其中，第五MOS管DP的源極與電源VDD相連接，源極與柵極相連接，漏極與NMOS管CN的柵極相連接。
[0009]本發(fā)明與【背景技術(shù)】相比，具有如下優(yōu)點(diǎn):
[0010](I)本發(fā)明需要的器件數(shù)量較少，當(dāng)電荷充電電路需要放電時，僅需要一個反偏二極管接法的MOS管對其進(jìn)行放電，本發(fā)明的方法將有利于減小芯片的尺寸。
[0011](2)與現(xiàn)有技術(shù)相比，本發(fā)明的效果是在芯片的二次上電時，復(fù)位模塊電路重復(fù)使用有效。
[0012](3)從電路結(jié)構(gòu)上相比于其他的設(shè)計，本設(shè)計極大的精簡了電路規(guī)模，降低了電路的設(shè)計復(fù)雜度，增加了系統(tǒng)的可靠性。

【專利附圖】

【附圖說明】
[0013]圖1為本發(fā)明N型MOS 二極管接法的上電復(fù)位電路；
[0014]圖2為本發(fā)明P型MOS 二極管接法的上電復(fù)位電路。

【具體實(shí)施方式】
[0015]為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖和實(shí)施例對本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。
[0016]本發(fā)明提供了 CMOS工藝設(shè)計的一種用于芯片上電復(fù)位或需短時間要對芯片重復(fù)上電、掉電的復(fù)位控制電路模塊結(jié)構(gòu)，本發(fā)明通過對比傳統(tǒng)的上電復(fù)位電路，提出了一種結(jié)構(gòu)新穎簡單、性能可靠穩(wěn)定的電路。
[0017]圖1為本發(fā)明N型MOS 二極管接法的上電復(fù)位電路，實(shí)施例按照圖1連接電路，本復(fù)位電路包括NMOS管DN、PMOS管P2、PMOS管P3、NMOS管CN、NMOS管N3和NMOS管N4 ;其中NMOS管DN柵極和源極相連構(gòu)成二極管反偏連接方式，PMOS管P2柵極和漏極相連構(gòu)成正偏二極管連接方式，NMOS管CN漏極和源極相連構(gòu)成電容連接方式，PMOS管P3和NMOS管N3構(gòu)成第一倒相器電路，PMOS管P4和NMOS管N4構(gòu)成第二倒相器電路，這兩級倒相器電路為電荷充電電路輸出的電壓進(jìn)行整形。
[0018]當(dāng)對芯片進(jìn)行上電時，電源電壓通過正偏二極管連接的PMOS管P2對電容連接方式的NMOS管CN進(jìn)行充電，經(jīng)過仿真驗(yàn)證可知:由N型晶體管構(gòu)成的電容在10?10pF之間，兩個由柵極和漏極連接構(gòu)成的二極管形式連接的PMOS的等效電阻約為IM歐姆，其中NMOS構(gòu)成的等效電容的大小和PMOS連接二極管形式的等效電阻大小決定了芯片上電復(fù)位的時間長短。
[0019]當(dāng)芯片第一次上電時，電荷充電電路輸出端上電壓從零升高至由P3和N3構(gòu)成的倒相器的翻轉(zhuǎn)電平時，第一倒相器輸出電壓變低，第二倒相器輸出電壓變高。由于DN構(gòu)成的二極管處于反偏狀態(tài)，其等效電阻在100G歐姆以上，故在上電過程DN管子未起作用，基本可以忽略。
[0020]當(dāng)芯片首次掉電時，由于電荷充電電路輸出端上已經(jīng)存在一個低于電源一個閾值電壓的電壓，此時電源電壓降為地電平，這時DN構(gòu)成的等效二極管則由反偏狀態(tài)轉(zhuǎn)換為正偏狀態(tài)，電荷充電電路模塊中的等效電容中的電荷通過此二極管形式接法的NMOS晶體管對地電平進(jìn)行放電，DN構(gòu)成的二極管的等效電阻約為100K歐姆，推算等效電容的放電時間比充電時間快了 1000倍左右，即放電時間約為0.01?1ms。
[0021]本發(fā)明實(shí)施例的可防電源跌落的復(fù)位控制電路結(jié)構(gòu)如圖2所示:與實(shí)施例圖1唯一不同在于DN變?yōu)榱?DP，其中DP為P型晶體管構(gòu)成的反偏二極管，包括了 DP 二極管形式反偏連接方式的PMOS管，P2正偏二極管連接方式的PMOS管，CN晶體管的漏極源極相連構(gòu)成的電容連接方式的NMOS晶體管，P3和N3具體構(gòu)成了倒相器電路，P4和N4構(gòu)成第二級倒相器電路，其中后兩級倒相器電路為電荷充電電路輸出電壓的整形電路結(jié)構(gòu)。
[0022]本發(fā)明電荷放電電路可用以反偏方式連接的二極管代替MOS管。
[0023]以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.一種可多次連續(xù)復(fù)位的復(fù)位電路，包括電荷充電電路、第一倒相器和第二倒相器，其特征在于:還包括電荷放電電路；電荷放電電路的輸出端與電荷充電電路的充電電容端相連接； 所述的電荷放電電路由反偏MOS管或者二極管構(gòu)成。
2.根據(jù)權(quán)利要求1所述的一種可多次連續(xù)復(fù)位的復(fù)位電路，其特征在于:所述的電荷充電電路包括第二 MOS管(P2)和NMOS管(CN)，電荷放電電路中第五MOS管(DN)為NMOS管；其中，第五MOS管(DN)的漏極與電源(VDD)相連接，源極與柵極相連接，源極與NMOS管(CN)的柵極相連接。
3.根據(jù)權(quán)利要求1所述的一種可多次連續(xù)復(fù)位的復(fù)位電路，其特征在于:所述的電荷充電電路包括第二 MOS管(P2)和NMOS管(CN)，電荷放電電路中第五MOS管(DP)為PMOS管；其中，第五MOS管(DP)的源極與電源(VDD)相連接，源極與柵極相連接，漏極與NMOS管(CN)的柵極相連接。
【文檔編號】H03K17/22GK104467767SQ201410787584
【公開日】2015年3月25日 申請日期:2014年12月18日 優(yōu)先權(quán)日:2014年12月18日
【發(fā)明者】石立志, 江慶, 申雪松 申請人:中國電子科技集團(tuán)公司第五十四研究所