專利名稱：通電復(fù)位電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及CMOS半導(dǎo)體集成電路的通電復(fù)位電路。
背景技術(shù)：
在不具有復(fù)位端子的CMOS半導(dǎo)體集成電路中，內(nèi)置有在連接電源時初始化內(nèi)部邏輯電路、模擬電路的通電復(fù)位電路。用圖2對現(xiàn)有的通電復(fù)位電路進行說明。電源電壓啟動時，通過電容111的耦合，節(jié)點B的電壓也成為電源電壓。于是，通過逆變器121，節(jié)點C的電壓變成低電平。節(jié)點C的電壓通過波形整形電路107進行波形整形，并向節(jié)點D輸出低電平的復(fù)位信號。該復(fù)位信號將初始化與節(jié)點D連接的電路。還有，節(jié)點C的電壓變成低電平時，NMOS晶體管103將截止?？刂齐娐?00在輸入端子變成低電平時，向輸出端子輸出高電平信號。NMOS晶體管102因柵極電壓變高而導(dǎo)通，積蓄于電容111的電荷經(jīng)由耗盡型NMOS晶體管101放電。節(jié)點B的電壓下降到逆變器121的反轉(zhuǎn)電壓時，節(jié)點C的電壓變?yōu)楦唠娖?。?jié)點C的電壓通過波形整形電路107被整形，節(jié)點D的復(fù)位信號被解除。還有，當節(jié)點C的電壓變成高電平時，NMOS晶體管103導(dǎo)通而使電容111放電，從而節(jié)點B的電壓成為接地電壓。這里，現(xiàn)有的通電復(fù)位電路因為在節(jié)點C設(shè)置有下拉元件122，所以有以下特征:即使在電源電壓的啟動速度慢的情況或在電源電壓從接地電壓以外的電壓開始啟動的情況下，節(jié)點C的電壓也不容易變成不穩(wěn)定。 專利文獻1:日本特開2009-152735號公報。

發(fā)明內(nèi)容
但是，現(xiàn)有的通電復(fù)位電路在內(nèi)部電壓不穩(wěn)定時有可能不正常動作。特別是，在電源電壓從負的狀態(tài)啟動時，盡管節(jié)點B不低于接地電壓，節(jié)點C也低于接地電壓。因此，之后即使波形整形電路的電源啟動，波形整形電路也不能輸出通電復(fù)位信號。本發(fā)明解決上述課題，并提供一種通電復(fù)位電路，其不論電源起動的狀態(tài)如何，能夠可靠地輸出通電復(fù)位信號。本發(fā)明的通電復(fù)位電路由下列部分構(gòu)成:NM0S晶體管，其源極連接到第二電源端子，柵極連接到漏極；耗盡型NMOS晶體管，其源極連接到所述NMOS晶體管的漏極，漏極連接到第一電源端子，柵極連接到所述第二電源端子；PM0S晶體管，其源極連接到所述第一電源端子，柵極連接到所述NMOS晶體管的漏極；電容器，其一端連接到所述PMOS晶體管的漏極，另一端連接到所述第二電源端子；以及波形整形電路，其輸入端子連接到所述PMOS晶體管的漏極，并由輸出端子作為通電復(fù)位信號而輸出。在第一和第二電源端子之間無足夠的電位差時，PMOS晶體管成為斷開狀態(tài)，但在所述電源端子之間產(chǎn)生足夠的電位差時，PMOS晶體管將導(dǎo)通并對所述電容器充電，之后，通過波形整形電路輸出通電復(fù)位信號。根據(jù)本發(fā)明，在從任何電源電壓開始的啟動的情況下，都實現(xiàn)準確的通電復(fù)位信號輸出。


圖1是示出本發(fā)明的通電復(fù)位電路的電路 圖2是示出現(xiàn)有的通電復(fù)位電路的電路圖。標號說明
I第一電源端子；2 第二電源端子；3 耗盡型NMOS晶體管；4 NMOS晶體管；5PMOS晶體管；6電容器；7波形整形電路；8通電復(fù)位信號。
具體實施例方式圖1是示出本發(fā)明的通電復(fù)位電路的電路圖。通電復(fù)位電路由耗盡型NMOS晶體管3、NM0S晶體管4、PM0S晶體管5、電容器6、波形整形電路7以及第一電源端子I·和第二電源端子2構(gòu)成。NMOS晶體管4的源極連接到第二電源端子2，柵極連接到漏極。耗盡型NMOS晶體管3的漏極連接到第一電源端子I，源極連接到NMOS晶體管4的漏極，柵極連接到第二電源端子2。PMOS晶體管5的源極連接到第一電源端子1，柵極連接到NOMS晶體管4的漏極，漏極連接到電容器6的一個端子。電容器6的另一個端子連接到第二電源端子2。波形整形電路7的輸入端子連接到PMOS晶體管5的漏極，并輸出通電復(fù)位信號8。如上述構(gòu)成的本發(fā)明的通電復(fù)位電路，進行如下動作并準確地輸出通電復(fù)位信號。在第一電源端子I和第二電源端子2之間的電位差小于耗盡型NMOS晶體管3的閾值電壓的絕對值時，耗盡型NMOS晶體管3成為導(dǎo)通狀態(tài)，且飽和接線的NMOS晶體管4的漏極電壓成為與第一電源端子I相等。在電源電壓上升時，NMOS晶體管4的漏極電壓將上升到NMOS晶體管4的閾值電壓或耗盡型NMOS晶體管3的閾值電壓的絕對值中任一個小的電壓。NMOS晶體管4的漏極電壓作為PMOS晶體管的柵極電壓而輸入，因此，PMOS晶體管5將隨著電源電壓的上升從斷開狀態(tài)轉(zhuǎn)移到導(dǎo)通狀態(tài)。轉(zhuǎn)移到導(dǎo)通狀態(tài)的PMOS晶體管5將開始對電容器6的充電，當對電容器充入足夠的電荷時，通過波形整形電路7解除通電復(fù)位信號8。在第一電源端子的電壓低于第二電源端子的電壓的情況下，耗盡型NMOS晶體管3也維持導(dǎo)通狀態(tài)，并且PMOS晶體管5成為截止狀態(tài)或因寄生二極管而在與電容器6之間的端子出現(xiàn)比第一電源端子還要略高的電壓。之后，在第一電源端子和第二電源端子的電位差變成零，且在第一電源端子的電壓變得比第二電源端子高的過程中，在耗盡型NMOS晶體管3為導(dǎo)通的狀態(tài)的區(qū)域，飽和接線的NMOS晶體管4的漏極電壓變成與第一電源端子的電壓相等，變成斷開狀態(tài)之后的動作與通常的電源啟動動作相同。如上所說明的那樣，根據(jù)本發(fā)明的通電復(fù)位電路，不論電源起動的狀態(tài)如何，能夠準確地輸出通電復(fù)位信號。
權(quán)利要求
1.一種通電復(fù)位電路，具備: NMOS晶體管，其源極連接到第二電源端子，柵極連接到漏極； 耗盡型NMOS晶體管，其源極連接到所述NMOS晶體管的漏極，漏極連接到第一電源端子，柵極連接到所述第二電源端子； PMOS晶體管，其源極連接到所述第一電源端子，柵極連接到所述NMOS晶體管的漏極； 電容器，其一端連接到所述PMOS晶體管的漏極，另一端連接到所述第二電源端子；以及 波形整形電路，其輸入端子連接到所述PMOS晶體管的漏極，并由輸出端子作為通電復(fù)位信號而輸出。
全文摘要
提供一種通電復(fù)位電路，其不論電源啟動的狀態(tài)如何而正常動作。一種通電復(fù)位電路，其由如下部分構(gòu)成NMOS晶體管，其源極連接到第二電源端子，柵極連接到漏極；耗盡型NMOS晶體管，其源極連接到NMOS晶體管的漏極，漏極連接到第一電源端子，柵極連接到第二電源端子；PMOS晶體管，其源極連接到第一電源端子，柵極連接到NMOS晶體管的漏極；電容器，其一端連接到PMOS晶體管的漏極，另一端連接到第二電源端子；以及波形整形電路，其輸入端子連接到PMOS晶體管的漏極，并由輸出端子作為通電復(fù)位信號而輸出。這樣，在從任何電源電壓開始的啟動中，都實現(xiàn)準確的通電復(fù)位信號輸出。
文檔編號H03K17/22GK103227626SQ201310035040
公開日2013年7月31日 申請日期2013年1月30日 優(yōu)先權(quán)日2012年1月30日
發(fā)明者岡智博 申請人:精工電子有限公司