一種鎖相環(huán)鎖定狀態(tài)檢測電路的制作方法
【專利摘要】本發(fā)明一種鎖相環(huán)鎖定狀態(tài)檢測電路結(jié)構，包括濾波電路、自復位采樣電路、比較電路和狀態(tài)鎖定電路；根據(jù)具體鎖相環(huán)設計指標，確定自復位采樣電路觸發(fā)器鏈級數(shù)n的取值；鎖相環(huán)反饋頻率和監(jiān)頻鑒相器輸出頻率分別控制自復位采樣電路兩條觸發(fā)器鏈的時鐘輸入端，實現(xiàn)對鎖相環(huán)輸入?yún)⒖碱l率和反饋頻率狀態(tài)的判定，同時判定輸出信號與比較電路的輸入端相連，利用比較電路實現(xiàn)對判定結(jié)果的表決與采樣；狀態(tài)鎖定電路根據(jù)比較電路的輸出信號，產(chǎn)生可變狀態(tài)鎖定信號與恒定狀態(tài)鎖定信號兩種鎖定信號；完成對鎖相環(huán)的鎖定狀態(tài)進行檢測，電路結(jié)構簡單、靈活，同時針對不同應用需求能夠輸出可變鎖定信號與恒定鎖定信號兩種鎖定信號。
【專利說明】一種鎖相環(huán)鎖定狀態(tài)檢測電路

【技術領域】
[0001]本發(fā)明涉及半導體集成電路領域，具體為一種鎖相環(huán)鎖定狀態(tài)檢測電路。

【背景技術】
[0002]鎖相環(huán)利用反饋控制原理實現(xiàn)輸入信號與輸出信號頻率及相位的同步，主要包括監(jiān)頻鑒相器、電荷泵、低通濾波器、壓控振蕩器和分頻器五部分。鎖相環(huán)廣泛應用于通信、雷達、航空航天、汽車電子和測量儀表等各個【技術領域】，主要作用是產(chǎn)生一個穩(wěn)定、可靠的高頻時鐘信號。隨著集成電路設計技術突飛猛進的發(fā)展，電路工作主頻直線上升。因此，鎖相環(huán)應用范圍將越來越廣。
[0003]鎖相環(huán)的工作狀態(tài)可以分為鎖定狀態(tài)和失鎖狀態(tài)兩種狀態(tài)，鎖定時間是鎖相環(huán)設計的一個關鍵指標，如何檢測鎖相環(huán)的鎖定狀態(tài)也是鎖相環(huán)設計的關鍵技術之一，目前大部分鎖相環(huán)并沒有鎖定狀態(tài)檢測功能。為了判斷鎖相環(huán)是否鎖定，有些設計人員采用計數(shù)器計時的方法，當計數(shù)器計時大于鎖相環(huán)鎖定時間時，認為鎖相環(huán)鎖定；但是，由于集成電路的工作狀態(tài)受到工藝、電壓、溫度的影響，所以當鎖相環(huán)工作在不同的環(huán)境時其鎖定時間是不一樣的，這種方法無法實時監(jiān)測鎖相環(huán)的工作狀態(tài)，只能利用鎖相環(huán)最大鎖定時間來確保鎖相環(huán)進入鎖定狀態(tài)。還有一些鎖相環(huán)鎖定檢測電路利用輸入頻率和輸出頻率之間的倍數(shù)關系進行計數(shù)，但這種方法無法識別相位失鎖的情況，而且電路設計比較復雜、不靈活，同時也沒有考慮到如何對鎖相環(huán)第一次鎖定后的鎖定信號進行保持。
[0004]現(xiàn)有技術中的鎖相環(huán)電路如圖1所示，利用鎖相環(huán)電路的復位信號RESET、輸入?yún)⒖紩r鐘FREF、分頻器815輸出頻率FFB和監(jiān)頻鑒相器811輸出脈沖信號FUP，分別作為輸入信號與鎖相環(huán)鎖定檢測電路816相連，鎖相環(huán)鎖定檢測電路816輸出可變鎖定信號LOCKl和恒定鎖定信號LOCK2 ;可變鎖定信號LOCKl的特點是可以隨時監(jiān)控鎖相環(huán)是否處于鎖定狀態(tài)，恒定鎖定信號L0CK2的特點是當鎖相環(huán)第一次鎖定后一直處于高電平狀態(tài)，即使當鎖相環(huán)再次失鎖L0CK2仍保持高電平；其中，監(jiān)頻鑒相器811的輸出脈沖信號FDN和FUP是其輸入信號FREF和FFB監(jiān)頻鑒相的結(jié)果，鎖相環(huán)鎖定檢測電路816既可以利用信號FDN，也可以利用信號FUP，此處以鎖相環(huán)鎖定檢測電路816采用信號FUP為例進行介紹。


【發(fā)明內(nèi)容】

[0005]針對現(xiàn)有技術中存在的問題，本發(fā)明提供一種電路結(jié)構簡單，能夠在第一鎖定后實現(xiàn)鎖定信號保持的鎖相環(huán)鎖定狀態(tài)檢測電路。
[0006]本發(fā)明是通過以下技術方案來實現(xiàn):
[0007]本發(fā)明一種鎖相環(huán)鎖定狀態(tài)檢測電路，包括依次連接的濾波電路、自復位采樣電路、比較電路和狀態(tài)鎖定電路；濾波電路用于對輸入脈沖信號進行低通濾波獲得輸出信號；自復位采樣電路的輸入端分別接入復位信號、分頻器的輸出頻率和濾波電路的輸出信號，第一輸出端和第二輸出端分別與比較電路的輸入端相連；比較電路的輸入端還接入復位信號和輸入?yún)⒖紩r鐘，輸出端輸出信號，并與狀態(tài)鎖定電路的輸入端相連；狀態(tài)鎖定電路的輸入端還接入復位信號，輸出端輸出可變鎖定信號和恒定鎖定信號；當鎖相環(huán)鎖定時可變鎖定信號跳變?yōu)楦唠娖?，當鎖相環(huán)失鎖時可變鎖定信號跳變?yōu)榈碗娖剑辉阪i相環(huán)第一次鎖定后恒定鎖定信號保持為高電平，直到鎖相環(huán)再次復位或重新上電。
[0008]優(yōu)選的，自復位采樣電路包括兩個PMOS晶體管，2n+2個觸發(fā)器，兩個反相器，一個二輸入與非門，以及一個二輸入或非門；復位信號與第一二輸入與非門的第二輸入端相連；分頻器輸出頻率分別與n+1個依次級聯(lián)的A端觸發(fā)器的時鐘輸入端相連；濾波電路輸出信號與第一反相器的輸入端相連；第一反相器的輸出端分別與n+1個依次級聯(lián)的B端觸發(fā)器的時鐘輸入端相連；第一 PMOS晶體管的源端接電源電壓，柵端與漏端短接并與首級A端觸發(fā)器的數(shù)據(jù)輸入端相連，非末級A端觸發(fā)器的數(shù)據(jù)輸出端分別與后一級觸發(fā)器的數(shù)據(jù)輸入端相連，末級A端觸發(fā)器的數(shù)據(jù)輸出端與二輸入或非門的第一輸入端相連；第二 PMOS晶體管的源端接電源電壓，柵端與漏端短接并與首級B端觸發(fā)器的數(shù)據(jù)輸入端相連，非末級B端觸發(fā)器的數(shù)據(jù)輸出端分別與后一級觸發(fā)器的數(shù)據(jù)輸入端相連，末級B端觸發(fā)器的數(shù)據(jù)輸出端與二輸入或非門的第二輸入端相連；二輸入或非門的輸出端與二輸入與非門的第一輸入端相連，二輸入與非門的輸出端與第二反相器的輸入端相連；第二反相器的輸出端與觸發(fā)器的復位信號端相連；自復位采樣電路中各非末級觸發(fā)器的輸出端輸出的第一輸出信號和第二輸出信號分別與比較電路的輸入端相連。
[0009]進一步，比較電路包括一個反相器，η個二輸入異或門，一個等效η輸入與非門，以及一個觸發(fā)器；復位信號與比較觸發(fā)器的置位信號端相連；輸入?yún)⒖紩r鐘與第三反相器的輸入端相連，第三反相器的輸出端與比較觸發(fā)器的時鐘輸入端相連；第一輸出端和第二輸出端分別對應的接入到二輸入異或門的第一輸入端和第二輸入端，輸出端分別與等效η輸入與非門的輸入端對應相連，等效η輸入與非門的輸出端與對比觸發(fā)器的數(shù)據(jù)輸入端相連，對比觸發(fā)器的數(shù)據(jù)輸出端作為比較電路的輸出端，并輸出信號；比較電路的輸出端與狀態(tài)鎖定電路的輸入端相連。
[0010]再進一步，狀態(tài)鎖定電路包括一個PMOS晶體管，兩個反相器，以及三個二輸入與非門；復位信號RESET與第三二輸入與非門nand3的第一輸入端相連，比較電路的輸出端與第二二輸入分別與非門nand2的第一輸入端和第四反相器inv4的輸入端相連；第四反相器inv4的輸出端輸出可變鎖定信號LOCKl ;第三PMOS晶體管的源端與電源電壓的第二輸入端相連；第四二輸入與非門的輸出端與第二二輸入與非門的第二輸入端相連，第二二輸入與非門的輸出端與第三二輸入與非門的第二輸入端相連；第三二輸入與非門的輸出端與第五反相器的輸入端相連，第五反相器的輸出端與第四二輸入與非門的第一輸入端相連，同時第五反相器的輸出端作為狀態(tài)鎖定電路的輸出端，輸出恒定鎖定信號。
[0011]與現(xiàn)有技術相比，本發(fā)明具有以下有益的技術效果:
[0012]本發(fā)明利用鎖相環(huán)電路的復位信號、輸入?yún)⒖紩r鐘、分頻器輸出頻率和監(jiān)頻鑒相器輸出脈沖信號，以及對應組成部分的設置，能夠根據(jù)具體鎖相環(huán)設計指標，確定自復位采樣電路觸發(fā)器鏈級數(shù)η的取值和濾波電路能夠濾除的脈沖寬度；鎖相環(huán)反饋頻率和監(jiān)頻鑒相器輸出頻率分別控制自復位采樣電路兩條觸發(fā)器鏈的時鐘輸入端，實現(xiàn)對鎖相環(huán)輸入?yún)⒖碱l率和反饋頻率狀態(tài)的判定，同時判定輸出信號與比較電路的輸入端相連，利用比較電路實現(xiàn)對判定結(jié)果的表決與采樣；狀態(tài)鎖定電路根據(jù)比較電路的輸出信號，產(chǎn)生可變狀態(tài)鎖定信號與恒定狀態(tài)鎖定信號兩種鎖定信號；完成對鎖相環(huán)的鎖定狀態(tài)進行檢測，電路結(jié)構簡單、靈活，同時針對不同應用需求能夠輸出可變鎖定信號與恒定鎖定信號兩種鎖定信號。
[0013]進一步的，通過調(diào)整濾波電路參數(shù)與自復位采樣電路級數(shù)η的取值，可以兼容不同性能參數(shù)的鎖相環(huán)或同一鎖相環(huán)不同工藝、電壓與溫度下鎖定狀態(tài)的變化，同時當η值較大時可以避免偽鎖定導致可變鎖定信號和恒定鎖定信號跳變?yōu)楦唠娖健?br> [0014]進一步的，比較電路采用異或門、與非門和一個觸發(fā)器組成，用于對兩路觸發(fā)器鏈的輸出信號進行對比，從而判斷此時鎖相環(huán)是否處于鎖定狀態(tài)，并可以通過復位信號對觸發(fā)器輸出狀態(tài)進行復位，從而關閉鎖定狀態(tài)檢測電路；觸發(fā)器時鐘端接入?yún)⒖紩r鐘信號，可以實現(xiàn)每個參考時鐘周期對鎖相環(huán)鎖定狀態(tài)進行實時判斷。
[0015]進一步的，狀態(tài)鎖定電路采用一個鎖存器結(jié)構，輸出可變鎖定信號和恒定鎖定信號兩路信號，可變鎖定信號實現(xiàn)對鎖相環(huán)鎖定狀態(tài)的實時監(jiān)控，恒定鎖定信號實現(xiàn)對鎖相環(huán)第一次鎖定狀態(tài)的存儲與保持，為后續(xù)電路使用鎖相環(huán)提供了便捷的指示信號，且電路結(jié)構簡單、性能可靠。

【專利附圖】

【附圖說明】
[0016]圖1為現(xiàn)有技術中鎖相環(huán)電路結(jié)構原理框圖。
[0017]圖2為本發(fā)明實例中所述條件下產(chǎn)生的各種信號的波形示意圖。
[0018]圖3為本發(fā)明實例中所述產(chǎn)生電路的結(jié)構原理框圖。
[0019]圖4為本發(fā)明實例中所述產(chǎn)生電路的結(jié)構圖。
[0020]圖中:811為鎖相環(huán)監(jiān)頻鑒相器；812為鎖相環(huán)電荷泵；813為鎖相環(huán)低通濾波器；814為鎖相環(huán)壓控振蕩器；815為鎖相環(huán)分頻器；816為本發(fā)明鎖相環(huán)鎖定檢測電路；821為濾波電路；822為自復位采樣電路；823為比較電路；824為狀態(tài)鎖定電路；FREF為輸入?yún)⒖紩r鐘；FFB為分頻器輸出頻率；FUP和FDN為監(jiān)頻鑒相器輸出脈沖信號；RESET為復位信號；LOCKl為可變鎖定信號；LOCK2為恒定鎖定信號。

【具體實施方式】
[0021]下面結(jié)合具體的實施例對本發(fā)明做進一步的詳細說明，所述是對本發(fā)明的解釋而不是限定。
[0022]本發(fā)明一種鎖相環(huán)鎖定狀態(tài)檢測電路，如圖3所示，其包括濾波電路821、自復位采樣電路822、比較電路823和狀態(tài)鎖定電路824四部分。并且各輸入信號的對應關系如圖2所示。
[0023]鎖相環(huán)鎖定狀態(tài)檢測電路工作前應先利用復位信號對電路進行復位操作。參見圖4，復位信號RESET用于對鎖相環(huán)鎖定狀態(tài)檢測電路進行復位，當RESET信號為低電平時，觸發(fā)器 DFFAl，DFFA2......，DFFAn, DFFAn+1，DFFBl，DFFB2......，DFFBn, DFFBn+1 的數(shù)據(jù)輸出端 Q
輸出低電平，處于復位狀態(tài)；比較觸發(fā)器DFFl的數(shù)據(jù)輸出端Q輸出高電平，處于置位狀態(tài)；鎖相環(huán)鎖定檢測電路的可變鎖定信號LOCKl和恒定鎖定信號LOCK2處于低電平狀態(tài)。
[0024]分頻器815輸出頻率FFB用于控制觸發(fā)器鏈DFFA1，DFFA2……，DFFAn, DFFAn+1的時鐘輸入端CK，實現(xiàn)觸發(fā)器鏈的數(shù)據(jù)傳輸；監(jiān)頻鑒相器811輸出脈沖信號FUP與濾波電路821的輸入端相連，經(jīng)濾波電路821濾波后與第一反相器invl的輸入端相連，第一反相器invl的輸出端用于控制B端觸發(fā)器鏈DFFB1，DFFB2……，DFFBn，DFFBn+1的時鐘輸入端CK,實現(xiàn)觸發(fā)器鏈的數(shù)據(jù)傳輸。輸入?yún)⒖紩r鐘FREF經(jīng)過第三反相器inv3后用于控制比較觸發(fā)器DFFl的時鐘輸入端CK，實現(xiàn)對等效η輸入與非門Ml輸出端信號的采樣。
[0025]濾波電路821實現(xiàn)對輸入脈沖信號FUP的低通濾波功能，并獲得輸出信號spf，該輸出信號spf與自復位采樣電路822的輸入端相連，濾波電路采用典型的RC濾波結(jié)構，其能夠濾除的脈沖寬度根據(jù)鎖相環(huán)特性指標進行設定。
[0026]自復位采樣電路822包括兩個PMOS晶體管，2n+2個觸發(fā)器，兩個反相器，一個二輸入與非門，一個二輸入或非門；復位信號RESET與二輸入與非門nandl的第二輸入端b相連；分頻器815輸出頻率FFB分別與A端觸發(fā)器DFFAl，DFFA2，……，DFFAn+1的時鐘輸入端CK相連；濾波電路821輸出信號spf與第一反相器invl的輸入端相連；第一反相器invl的輸出端分別與B端觸發(fā)器DFFBl，DFFB2，……，DFFBn+l的時鐘輸入端CK相連；第一 PMOS晶體管mosl的源端接電源電壓vdd，柵端與漏端短接并與A端首級觸發(fā)器DFFAl的數(shù)據(jù)輸入端D相連，A端二級觸發(fā)器DFFA2的數(shù)據(jù)輸出端Q與A端三級觸發(fā)器DFFA3的數(shù)據(jù)輸入端D相連，……，A端η-1級觸發(fā)器DFFAn-1的數(shù)據(jù)輸出端Q與A端η級觸發(fā)器DFFAn的數(shù)據(jù)輸入端D相連，……，A端n+1級觸發(fā)器DFFAn+1的數(shù)據(jù)輸出端Q與第一二輸入或非門nor I的第一輸入端a相連；第二 PMOS晶體管mos2的源端接電源電壓vdd，柵端與漏端短接并與B端首級觸發(fā)器DFFBl的數(shù)據(jù)輸入端D相連，B端二級觸發(fā)器DFFB2的數(shù)據(jù)輸出端Q與B端三級觸發(fā)器DFFB3的數(shù)據(jù)輸入端D相連，……，B端n_l級觸發(fā)器DFFBn-1的數(shù)據(jù)輸出端Q與B端η級觸發(fā)器DFFBn的數(shù)據(jù)輸入端D相連……，觸發(fā)器DFFBn+Ι的數(shù)據(jù)輸出端Q與二輸入或非門norl的第二輸入端b相連；二輸入或非門的輸出端y與第一二輸入與非門的第一輸入端a相連，第一二輸入與非門的輸出端與第二反相器inv2的輸入端相連；第二反相器inv2的輸出端與A端觸發(fā)器DFFA1，DFFA2，……，DFFAn+Ι的復位信號端RN和B端觸發(fā)器DFFBl，DFFB2，……，DFFBn+1的復位信號端RN相連；自復位采樣電路822輸出信號al?an和bl?bn，并與比較電路823的輸入端相連。A端觸發(fā)器鏈DFFA1，DFFA2，……，DFFAn+Ι與B端觸發(fā)器鏈DFFBl，DFFB2，……，DFFBn+1的級數(shù)，即η取值的大小應根據(jù)鎖相環(huán)具體指標進行選取，它決定了鎖相環(huán)處于鎖定狀態(tài)多長時間后認為鎖相環(huán)鎖定，以防止將鎖相環(huán)的瞬態(tài)鎖定誤認為是處于鎖定狀態(tài)。參見圖2，以η等于4為例，但不局限于η等于4的情況，可見當鎖相環(huán)鎖定狀態(tài)持續(xù)4個周期以分頻器輸出頻率FFB的周期為參考時，可變鎖定信號LOCKl跳變?yōu)楦唠娖?；若是第一次鎖定，恒定鎖定信號L0CK2同樣由低電平跳變?yōu)楦唠娖?。當鎖相環(huán)再次失鎖時，可變鎖定信號LOCKl跳變?yōu)榈碗娖?，而恒定鎖定信號L0CK2仍保持高電平。
[0027]比較電路823包括一個反相器，η個二輸入異或門，一個等效η輸入與非門，一個觸發(fā)器；鎖相環(huán)電路的復位信號RESET與觸發(fā)器DFFl的置位信號端SN相連；鎖相環(huán)的輸入?yún)⒖紩r鐘FREF與第三反相器inv3的輸入端相連，第三反相器inv3的輸出端與比較觸發(fā)器DFFl的時鐘輸入端CK相連；自復位采樣電路822輸出端Al與二輸入異或門xorl的第一輸入端a相連，自復位采樣電路822輸出端BI與二輸入異或門xorl的第二輸入端b相連，自復位米樣電路822輸出端A2與二輸入異或門xor2的第一輸入端a相連，自復位米樣電路822輸出端B2與二輸入異或門xor2的第二輸入端b相連，……，自復位采樣電路822輸出端An與二輸入異或門xorn的第一輸入端a相連，自復位采樣電路822輸出端Bn與二輸入異或門xorn的第二輸入端b相連；二輸入異或門xorl的輸出端與等效η輸入與非門的第一輸入端cl相連，二輸入異或門xor2的輸出端與等效η輸入與非門的第二輸入端c2
相連，......，二輸入異或門xorn的輸出端與等效η輸入與非門的第η輸入端cn相連；等效
η輸入與非門的輸出端與比較觸發(fā)器DFFl的數(shù)據(jù)輸入端D相連，比較觸發(fā)器DFFl的數(shù)據(jù)輸出端Q作為比較電路823的輸出端，并輸出信號slock ；比較電路823的輸出端slock與狀態(tài)鎖定電路824的輸入端相連。參見圖4，比較電路823用于比較Al與B1，A2與B2，……，An與Bn這η對輸入信號，當且僅當這η對輸入信號每一對信號都不相同時，等效η輸入與非門Ml才輸出低電平，且被觸發(fā)器DFFl采樣輸出，此時鎖相環(huán)處于鎖定狀態(tài)。
[0028]狀態(tài)鎖定電路824包括一個PMOS晶體管，兩個反相器，三個二輸入與非門；鎖相環(huán)電路的復位信號RESET與第三二輸入與非門nand3的第一輸入端a相連，比較電路823的輸出端slock與第二二輸入與非門nand2的第一輸入端a、第四反相器inv4的輸入端相連；第四反相器inv4的輸出端輸出可變鎖定信號L0CK1，當鎖相環(huán)鎖定時該信號跳變?yōu)楦唠娖剑旀i相環(huán)失鎖時該信號跳變?yōu)榈碗娖?；第三PMOS晶體管mos3的源端與電源電壓vdd相連，柵端與漏端短接并與第四二輸入與非門nand4的第二輸入端b相連；第四二輸入與非門nand4的輸出端與第二二輸入與非門nand2的第二輸入端b相連，第二二輸入與非門nand2的輸出端與第三二輸入與非門nand3的第二輸入端b相連；第三二輸入與非門nand3的輸出端與第五反相器inv5的輸入端相連，第五反相器inv5的輸出端與第四二輸入與非門nand4的第一輸入端a相連，同時第五反相器inv5的輸出端作為狀態(tài)鎖定電路824的輸出端，輸出恒定鎖定信號L0CK2，在鎖相環(huán)第一次鎖定后該信號保持為高電平，直到鎖相環(huán)再次復位或重新上電。狀態(tài)鎖定電路824輸出可變鎖定信號LOCKl和恒定鎖定信號L0CK2兩種信號，可變鎖定信號用于隨時監(jiān)測鎖相環(huán)是否處于鎖定狀態(tài)，恒定鎖定信號L0CK2用于監(jiān)測記錄鎖相環(huán)第一次的鎖定狀態(tài)。
[0029]以上內(nèi)容是結(jié)合具體的優(yōu)選實施方式對本發(fā)明所作的進一步詳細說明，不能認定本發(fā)明的【具體實施方式】僅限于此，對于本發(fā)明所屬一種鎖相環(huán)鎖定狀態(tài)檢測電路結(jié)構的技術人員來說，在不脫離本發(fā)明思路的前提下，還可以設計若干鎖相環(huán)鎖定狀態(tài)檢測電路，都應當視為屬于本發(fā)明所提交的權利要求書確定的專利保護范圍。
【權利要求】
1.一種鎖相環(huán)鎖定狀態(tài)檢測電路，其特征在于，包括依次連接的濾波電路(821)、自復位采樣電路(822)、比較電路(823)和狀態(tài)鎖定電路(824)； 所述濾波電路(821)用于對輸入脈沖信號(FUP)進行低通濾波獲得輸出信號(spf);所述自復位采樣電路(822)的輸入端分別接入復位信號(RESET)、分頻器(815)的輸出頻率(FFB)和濾波電路(821)的輸出信號(spf)，第一輸出端(Al?An)和第二輸出端(BI?Bn)分別與比較電路(823)的輸入端相連； 所述比較電路(823)的輸入端還接入復位信號(RESET)和輸入?yún)⒖紩r鐘(FREF)，輸出端輸出信號(slock)，并與狀態(tài)鎖定電路(824)的輸入端相連； 所述狀態(tài)鎖定電路(824)的輸入端還接入復位信號(RESET)，輸出端輸出可變鎖定信號(LOCKl)和恒定鎖定信號(L0CK2);當鎖相環(huán)鎖定時可變鎖定信號(LOCKl)跳變?yōu)楦唠娖剑旀i相環(huán)失鎖時可變鎖定信號(LOCKl)跳變?yōu)榈碗娖?；在鎖相環(huán)第一次鎖定后恒定鎖定信號(L0CK2)保持為高電平，直到鎖相環(huán)再次復位或重新上電。
2.根據(jù)權利要求1所述的一種鎖相環(huán)鎖定狀態(tài)檢測電路，其特征在于，所述的自復位采樣電路(822)包括兩個PMOS晶體管，2n+2個觸發(fā)器，兩個反相器，一個二輸入與非門，以及一個二輸入或非門； 復位信號(RESET)與第一二輸入與非門(nandl)的第二輸入端(b)相連；分頻器(815)輸出頻率(FFB)分別與n+1個依次級聯(lián)的A端觸發(fā)器(DFFA1，DFFA2，……，DFFAn+l)的時鐘輸入端(CK)相連；濾波電路(821)輸出信號(spf)與第一反相器(invl)的輸入端相連；第一反相器(invl)的輸出端分別與n+1個依次級聯(lián)的B端觸發(fā)器(DFFB1，DFFB2，……，DFFBn+1)的時鐘輸入端(CK)相連； 第一 PMOS晶體管(mosl)的源端接電源電壓(vdd)，柵端與漏端短接并與首級A端觸發(fā)器(DFFAl)的數(shù)據(jù)輸入端(D)相連，非末級A端觸發(fā)器(DFFA1，……，DFFAn)的數(shù)據(jù)輸出端(Q)分別與后一級觸發(fā)器的數(shù)據(jù)輸入端(D)相連，末級A端觸發(fā)器(DFFAn+Ι)的數(shù)據(jù)輸出端(Q)與二輸入或非門(norl)的第一輸入端(a)相連； 第二 PMOS晶體管(mos2)的源端接電源電壓(vdd)，柵端與漏端短接并與首級B端觸發(fā)器(DFFBl)的數(shù)據(jù)輸入端(D)相連，非末級B端觸發(fā)器(DFFB1，……，DFFBn)的數(shù)據(jù)輸出端(Q)分別與后一級觸發(fā)器的數(shù)據(jù)輸入端(D)相連，末級B端觸發(fā)器(DFFBn+Ι)的數(shù)據(jù)輸出端(Q)與二輸入或非門(norl)的第二輸入端(b)相連； 二輸入或非門的輸出端(y)與二輸入與非門的第一輸入端(a)相連，二輸入與非門的輸出端與第二反相器(irw2)的輸入端相連；第二反相器(inv2)的輸出端與觸發(fā)器的復位信號端(RN)相連；自復位采樣電路(822)中各非末級觸發(fā)器的輸出端輸出的第一輸出信號(al?an)和第二輸出信號(bl?bn)分別與比較電路(823)的輸入端相連。
3.根據(jù)權利要求2所述的一種鎖相環(huán)鎖定狀態(tài)檢測電路，其特征在于，所述的比較電路(823)包括一個反相器，η個二輸入異或門，一個等效η輸入與非門，以及一個觸發(fā)器； 復位信號(RESET)與比較觸發(fā)器(DFFl)的置位信號端(SN)相連；輸入?yún)⒖紩r鐘(FREF)與第三反相器(inv3)的輸入端相連，第三反相器(inv3)的輸出端與比較觸發(fā)器(DFFl)的時鐘輸入端(CK)相連； 第一輸出端(Al?An)和第二輸出端(BI?Bn)分別對應的接入到二輸入異或門(xorl?xorn)的第一輸入端和第二輸入端，輸出端分別與等效η輸入與非門的輸入端(Cl?cn)對應相連，等效η輸入與非門的輸出端與對比觸發(fā)器(DFFl)的數(shù)據(jù)輸入端(D)相連，對比觸發(fā)器(DFF)的數(shù)據(jù)輸出端(Q)作為比較電路(823)的輸出端，并輸出信號(slock);比較電路(823)的輸出端(Slock)與狀態(tài)鎖定電路(824)的輸入端相連。
4.根據(jù)權利要求1或3所述的一種鎖相環(huán)鎖定狀態(tài)檢測電路，其特征在于，所述的狀態(tài)鎖定電路(824)包括一個PMOS晶體管，兩個反相器，以及三個二輸入與非門； 復位信號RESET與第三二輸入與非門nand3的第一輸入端(a)相連，比較電路(823)的輸出端(Slock)與第二二輸入分別與非門nand2的第一輸入端(a)和第四反相器inv4的輸入端相連；第四反相器irw4的輸出端輸出可變鎖定信號LOCKl ; 第三PMOS晶體管(mos3)的源端與電源電壓(vddO相連，柵端與漏端短接并與第四二輸入與非門(nancM)的第二輸入端(b)相連；第四二輸入與非門(nand4)的輸出端與第二二輸入與非門(nand2)的第二輸入端(b)相連，第二二輸入與非門(nand2)的輸出端與第三二輸入與非門(nand3)的第二輸入端(b)相連；第三二輸入與非門(nand3)的輸出端與第五反相器(irw5)的輸入端相連，第五反相器(inv5)的輸出端與第四二輸入與非門(nand4)的第一輸入端(a)相連，同時第五反相器(inv5)的輸出端作為狀態(tài)鎖定電路(824)的輸出端，輸出恒定鎖定信號(L0CK2)。
【文檔編號】H03L7/085GK104485946SQ201410741116
【公開日】2015年4月1日 申請日期:2014年12月5日 優(yōu)先權日:2014年12月5日
【發(fā)明者】李海松, 高利軍, 尹飛, 趙德益, 岳紅菊, 包謙, 周鳳, 唐威, 吳龍勝 申請人:中國航天科技集團公司第九研究院第七七一研究所