一種ad轉(zhuǎn)換電路的制作方法
【專利摘要】本發(fā)明涉及一種AD轉(zhuǎn)換電路，使用AD7606芯片取代運放電路及MAX1320ECM的AD轉(zhuǎn)換電路，將需轉(zhuǎn)換的模擬信號經(jīng)兩級RC濾波后接到AD7606芯片的8路模擬量輸入引腳中，通過該芯片將8路模擬信號同步轉(zhuǎn)換成16位分辨率的數(shù)字量信號，再將這16位數(shù)字量信號接到FPGA中。所述AD7606芯片具有1MΩ的輸入阻抗的輸入緩沖器，二階抗混疊模擬濾波器，具有模擬輸入鉗位保護功能，有16位數(shù)字輸出端口，提高了AD轉(zhuǎn)后的分辨率。
【專利說明】—種八0轉(zhuǎn)換電路

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及37(}的主控中仙轉(zhuǎn)換技術(shù)，具體涉及一種使用八07606進行多通道同步采樣，同步轉(zhuǎn)換的技術(shù)。

【背景技術(shù)】
[0002]目前的10.的37(}項目中的主控中的仙轉(zhuǎn)換大多采用的是先用運放1064(:芯片對采樣信號經(jīng)行隔離放大，再使用嫩^13202(?對隔離放大后的信號經(jīng)行仙轉(zhuǎn)換，然后再將轉(zhuǎn)換后的數(shù)字信號送到？？以中。
[0003]這種采樣轉(zhuǎn)換的方式有如下缺點:
[0004]1、采樣的信號在進入運放前，先要經(jīng)過兩級％濾波，再通過運放進行隔離放大，這樣，采樣的信號易受電阻，電容和運放的品質(zhì)特性影響
[0005]2,^X1320201提供8路模擬量同步轉(zhuǎn)換成14位數(shù)字量，轉(zhuǎn)換后的分辨率較低。


【發(fā)明內(nèi)容】

[0006]針對上述問題，本發(fā)明的目的在于提供一種新型多路同步仙轉(zhuǎn)換電路，確保仙轉(zhuǎn)換后的信號分辨率更高，盡可能的減小外部因素對仙轉(zhuǎn)換精度的影響。具體技術(shù)方案如下:
[0007]一種仙轉(zhuǎn)換電路，包括八07606芯片和？？以，其中，所述八07606芯片包括8路模擬量輸入引腳，其用于將需轉(zhuǎn)換的模擬信號接到該8路模擬量輸入引腳中并進行轉(zhuǎn)換；所述
連接八07606芯片，轉(zhuǎn)換后的信號由八07606芯片發(fā)送到？？以中。
[0008]進一步地，所述八07606芯片將需轉(zhuǎn)換的模擬信號經(jīng)兩級％濾波后接到八07606芯片的8路模擬量輸入引腳中。
[0009]進一步地，所述八07606芯片將8路模擬信號同步轉(zhuǎn)換成16位分辨率的數(shù)字量信號。
[0010]進一步地，所述仙7606芯片具有110的輸入阻抗的輸入緩沖器和二階抗混疊模擬濾波器，用于模擬輸入鉗位保護。
[0011〕 進一步地，所述八07606芯片具有16位數(shù)字輸出端口，用于提高仙轉(zhuǎn)后的分辨率。
[0012]進一步地，所述二階抗混疊模擬濾波器為一個衰減為約40(18的前端二階抗混疊模擬濾波器。
[0013]進一步地，所述前端二階抗混疊模擬濾波器以2001(--的吞吐率進行采樣，轉(zhuǎn)換過程和數(shù)據(jù)采集通過信號和內(nèi)部振蕩器進行控制。
[0014]進一步地，所述八07606芯片具有2個⑶附X引腳，用于使8個模擬輸入或者組4個模擬輸入通道能夠同步采樣。
[0015]進一步地，所述仙7606芯片具有數(shù)字濾波器，其用于提供過采樣功能。
[0016]進一步地，還具有阻抗信號調(diào)理放大器，低壓差穩(wěn)壓器100，片上精密基準和基準緩沖器，跟蹤與保持電路，轉(zhuǎn)換時鐘，模擬輸入鉗位保護和/或2.3?〖V的
[0017]與目前現(xiàn)有技術(shù)相比，本發(fā)明使用八07606芯片取代運放電路及嫩^13202(?的八0轉(zhuǎn)換電路，將需轉(zhuǎn)換的模擬信號經(jīng)兩級％濾波后接到八07606芯片的8路模擬量輸入引腳中，通過該芯片將8路模擬信號同步轉(zhuǎn)換成16位分辨率的數(shù)字量信號，再將這16位數(shù)字量信號接到？?(仏中。所述虹)7606芯片具有110的輸入阻抗的輸入緩沖器，二階抗混疊模擬濾波器，具有模擬輸入鉗位保護功能，有16位數(shù)字輸出端口，提高了仙轉(zhuǎn)后的分辨率，具體而目:
[0018]1、轉(zhuǎn)換后的分辨率高；
[0019]2、外圍電路結(jié)構(gòu)簡單，便于安裝；
[0020]3、不易受外部因素影響；
[0021]4、簡化了數(shù)據(jù)采集系統(tǒng)的設計。

【專利附圖】

【附圖說明】
[0022]圖1?圖4:現(xiàn)有的8路仙同步轉(zhuǎn)換電路
[0023]圖5 407706芯片的功能框圖
[0024]圖6:八07606的接線圖

【具體實施方式】
[0025]下面根據(jù)附圖對本發(fā)明進行詳細描述，其為本發(fā)明多種實施方式中的一種優(yōu)選實施例。
[0026]目前的8路仙同步轉(zhuǎn)換電路是通過二級％濾波，再隔離放大，然后才進行同步八0轉(zhuǎn)換送到？?以中，電路圖見圖1?圖4。由此可知采樣的信號在進入運放前，先要經(jīng)過兩級％濾波，再通過運放進行隔離放大，這樣，采樣的信號易受運放的品質(zhì)特性影響，^1320201轉(zhuǎn)換后的分辨率為14位，分辨率較小。
[0027]本發(fā)明用虹)7606代替％濾波電路，運放隔離電路及嫩^13202(?的同步轉(zhuǎn)換電路，需要采集進行轉(zhuǎn)換的信號濾波后直接進入八07606中，虹)7606的功能框圖見圖5，虹)7606是高速、低功耗、16位8通道同步采樣，支持真正的±107和±5乂雙模數(shù)轉(zhuǎn)換器。輸入信號可進行同步采樣，以保留輸入通道上信號的相關(guān)相位信息。該轉(zhuǎn)換器采用5極性信號輸入:它包含低噪聲、高輸入阻抗信號調(diào)理放大器，的模擬輸入阻抗。同時八07606集成了一個衰減為約40(18的前端二階抗混疊模擬濾波器，能以高達2001(--的快速吞吐率進行采樣，轉(zhuǎn)換過程和數(shù)據(jù)采集通過信號和內(nèi)部振蕩器進行控制，2個引腳使8個模擬輸入或者組4個模擬輸入通道能夠同步采樣，仙7606具有過采樣功能，通過數(shù)字濾波器提供過采樣功能，可選的過采樣模式進一步提高了噪聲性能，200巧？3時的3見？典型值為90(18信噪比，對于較低的吞吐率情況可減少輸出碼擴展。同時該器件內(nèi)置[00(低壓差穩(wěn)壓器)、片上精密基準和基準緩沖器、跟蹤與保持電路、轉(zhuǎn)換時鐘、模擬輸入鉗位保護和2.3?訊的抑虹犯，大大簡化了數(shù)據(jù)采集系統(tǒng)的設計，電路圖見圖6。
[0028]上面結(jié)合附圖對本發(fā)明進行了示例性描述，顯然本發(fā)明具體實現(xiàn)并不受上述方式的限制，只要采用了本發(fā)明的方法構(gòu)思和技術(shù)方案進行的各種改進，或未經(jīng)改進直接應用于其它場合的，均在本發(fā)明的保護范圍之內(nèi)。
【權(quán)利要求】
1.一種AD轉(zhuǎn)換電路，其特征在于，包括AD7606芯片和FPGA，其中，所述AD7606芯片包括8路模擬量輸入引腳，其用于將需轉(zhuǎn)換的模擬信號接到該8路模擬量輸入引腳中并進行轉(zhuǎn)換；所述FPGA連接AD7606芯片，轉(zhuǎn)換后的信號由AD7606芯片發(fā)送到FPGA中。
2.如權(quán)利要求1所述的AD轉(zhuǎn)換電路，其特征在于，所述AD7606芯片將需轉(zhuǎn)換的模擬信號經(jīng)兩級RC濾波后接到AD7606芯片的8路模擬量輸入引腳中。
3.如權(quán)利要求1或2所述的AD轉(zhuǎn)換電路，其特征在于，所述AD7606芯片將8路模擬信號同步轉(zhuǎn)換成16位分辨率的數(shù)字量信號。
4.如權(quán)利要求1-3中任一項所述的AD轉(zhuǎn)換電路，其特征在于，所述AD7606芯片具有IMΩ的輸入阻抗的輸入緩沖器和二階抗混疊模擬濾波器，用于模擬輸入鉗位保護。
5.如權(quán)利要求1-4中任一項所述的AD轉(zhuǎn)換電路，其特征在于，所述AD7606芯片具有16位數(shù)字輸出端口，用于提高AD轉(zhuǎn)后的分辨率。
6.如權(quán)利要求4或5所述的AD轉(zhuǎn)換電路，其特征在于，所述二階抗混疊模擬濾波器為一個衰減為約40dB的前端二階抗混疊模擬濾波器。
7.如權(quán)利要求6所述的AD轉(zhuǎn)換電路，其特征在于，所述前端二階抗混疊模擬濾波器以200KSPS的吞吐率進行采樣，轉(zhuǎn)換過程和數(shù)據(jù)采集通過CONVST信號和內(nèi)部振蕩器進行控制。
8.如權(quán)利要求1-7中任一項所述的AD轉(zhuǎn)換電路，其特征在于，所述AD7606芯片具有2個CONVST引腳，用于使8個模擬輸入或者組4個模擬輸入通道能夠同步采樣。
9.如權(quán)利要求1-8中任一項所述的AD轉(zhuǎn)換電路，其特征在于，所述AD7606芯片具有數(shù)字濾波器，其用于提供過采樣功能。
10.如權(quán)利要求1-9中任一項所述的AD轉(zhuǎn)換電路，其特征在于，還具有阻抗信號調(diào)理放大器，低壓差穩(wěn)壓器LD0，片上精密基準和基準緩沖器，跟蹤與保持電路，轉(zhuǎn)換時鐘，模擬輸入鉗位保護和/或2.3?5V的VDRIVE。
【文檔編號】H03M1/12GK104467853SQ201410733706
【公開日】2015年3月25日 申請日期:2014年12月5日 優(yōu)先權(quán)日:2014年12月5日
【發(fā)明者】束龍勝, 劉建文, 楊振, 楊艷, 汪霞 申請人:安徽鑫龍電器股份有限公司