基于憶阻器的含x方的Lorenz型超混沌系統(tǒng)的構(gòu)建方法及電路的制作方法
【專利摘要】本發(fā)明涉及一種基于憶阻器的含x方的Lorenz型超混沌系統(tǒng)的構(gòu)建方法及電路，利用運算放大器U1、運算放大器U2、運算放大器U3和電阻、電容實現(xiàn)加法、反相和積分運算，利用乘法器U4、和乘法器U5實現(xiàn)系統(tǒng)中的乘法運算，利用運算放大器U6和乘法器U7及乘法器U8實現(xiàn)本發(fā)明中的憶阻器模型，運算放大器U1連接運算放大器U2、運算放大器U6和乘法器U4、乘法器U5、乘法器U8，運算放大器U2連接運算放大器U3和乘法器U4，運算放大器U3連接乘法器U5，運算放大器U6連接乘法器U7和乘法器U8，乘法器U7連接乘法器U8，本發(fā)明在含x方的Lorenz型混沌系統(tǒng)的基礎(chǔ)上，利用一個憶阻元件增加一維構(gòu)成四維超混沌系統(tǒng)，提出了憶阻器應(yīng)用于超混沌系統(tǒng)的新方法。
【專利說明】基于憶阻器的含X方的Lorenz型超混沌系統(tǒng)的構(gòu)建方法及 電路

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及一種混沌系統(tǒng)及電路實現(xiàn)，特別涉及一種基于憶阻器的含X方的 Lorenz型超混沌系統(tǒng)的構(gòu)建方法及電路。

【背景技術(shù)】
[0002] 當前，構(gòu)造四維超混沌的方法主要是在三維混沌系統(tǒng)的基礎(chǔ)上，增加一維構(gòu)成四 維超混沌系統(tǒng)，憶阻器作為2008年惠普實驗室新發(fā)現(xiàn)的物理元件，可以代替蔡氏電路中的 蔡氏二極管構(gòu)成四維混沌系統(tǒng)，在蔡氏電路中要構(gòu)成超混沌則需要2個憶阻元件，因此需 要五維或五維以上的系統(tǒng)，在具有憶阻元件的四維系統(tǒng)中實現(xiàn)超混沌的系統(tǒng)電路還比較 少，憶阻器應(yīng)用于四維超混沌系統(tǒng)的方法還沒有被提出，這是現(xiàn)有技術(shù)的不足之處。


【發(fā)明內(nèi)容】

[0003] 本發(fā)明要解決的技術(shù)問題是提供一種基于憶阻器的含x方的Lorenz型超混沌系 統(tǒng)的構(gòu)建方法及電路：
[0004] 1.基于憶阻器的含X方的Lorenz型超混沌系統(tǒng)的構(gòu)建方法，其特征在于，包括以 下步驟：
[0005] (1)含x方的Lorenz型混沛系統(tǒng)i為：
[0006]

【權(quán)利要求】
1.基于憶阻器的含X方的Lorenz型超混沌系統(tǒng)的構(gòu)建方法，其特征在于，包括以下步 驟： (1) 含X方的Lorenz型混沛系統(tǒng)i為：
式中x，y，z為狀態(tài)變量； (2) 本發(fā)明采用的憶阻器為磁控憶阻器模型ii為： (}(φ) - ηιφ + ηφ' ii 其中表示磁控憶阻，供表示磁通量，m, η是大于零的參數(shù)； (3) 對ii的磁控憶阻器模型求導得憶導器模型iii為： W (φ) - dq{(p)! dφ = m + Ζηψ' iii F(㈧表示磁控憶導，m，η是大于零的參數(shù)； (4) 把磁控憶導器模型iii作為一維系統(tǒng)變量，加在含X方的Lorenz型混沌系統(tǒng)的第 二方程上，獲得一種基于憶阻器的含X方的Lorenz型超混沌系統(tǒng)iv :
式中 X，y, Z, u 為狀態(tài)變量，參數(shù)值 a = 20, b = 14, c = 10. 6, h = 2. 8, m = 10, η = 0. 008, k = 2 ； (5) 基于系統(tǒng)iv構(gòu)造的電路，利用運算放大器Ul、運算放大器U2、運算放大器U3和電 阻、電容實現(xiàn)加法、反相和積分運算，利用乘法器U4和乘法器U5實現(xiàn)系統(tǒng)中的乘法運算，利 用運算放大器U6和乘法器U7、乘法器U8及電容實現(xiàn)本發(fā)明中的憶阻器模型，所述運算放大 器Ul、U2和U3采用LF347BN，所述乘法器U4、U5、U7和U8采用AD633JN，所述運算放大器 U6 采用 LF353N ; 所述運算放大器U1的第1引腳通過電阻Cx連接第2引腳，通過電阻R2連接第6引腳， 通過電阻Ryl接運算放大器U2的第13引腳，第1引腳直接連接乘法器U5的第1引腳和第 3引腳，第3引腳、第5引腳、第10引腳、第12引腳接地，第4引腳接VCC，第11引腳接VEE， 第8引腳、第9引腳懸空，第6引腳通過電阻R3連接第7引腳，第7引腳通過電阻Rxl連接 第13引腳，通過憶阻器Ry4接運算放大器U2的第13引腳，第7引腳直接連接乘法器U4的 第1引腳，第13引腳通過電阻Rx連接第14引腳，第14引腳通過電阻Rl連接第2引腳； 所述運算放大器U2的第1引腳、第2引腳、第6引腳、第7引腳懸空，第3引腳、第5引 腳、第10引腳、第12引腳接地，第4引腳接VCC，第11引腳接VEE，第8引腳通過電阻Ry2 接第13引腳，通過電阻Rx2接運算放大器Ul的第13引腳，通過電容Cy接第9引腳，第13 引腳通過電阻Ry接第14引腳，第14引腳通過電阻R4接第9引腳； 所述運算放大器U3的第1引腳通過電容Cz接第2引腳，通過電阻R6接第6引腳，第I 引腳直接連接乘法器U4的第3引腳，第3引腳、第5引腳、第10引腳、第12引腳接地，第4 引腳接VCC，第11引腳接VEE，第8引腳、第9引腳懸空，第6引腳通過電阻R7接第7引腳， 第7引腳通過電阻Rz2接第13引腳，第13引腳通過電阻Rz接第14引腳，第14引腳通過 電阻R5接第2引腳； 所述乘法器U4的第1引腳連接運算放大器Ul的第7引腳，第2引腳、第4引腳、第6 引腳接地，第3引腳連接運算放大器U3的第1引腳，第5引腳接VEE，第8引腳接VCC，第7 引腳通過電阻Ry3接運算放大器U2的第13引腳； 所述乘法器U5的第1引腳和第3引腳連接運算放大器Ul的第1引腳，第2引腳、第4 引腳、第6引腳接地，第5引腳接VEE，第8引腳接VCC，第7引腳通過電阻Rzl接運算放大 器U3的第13引腳。
2. 根據(jù)權(quán)利要求1所述磁控憶導器由運算放大器U6和乘法器U7及乘法器U8實現(xiàn)，所 述運算放大器U6連接運算放大器Ul和乘法器U7及乘法器U8,乘法器U7連接乘法器U8， 乘法器U8連接運算放大器U2 ; 所述運算放大器U6的第1引腳、第2引腳、第3引腳懸空，第4引腳接VEE，第5引腳 接地，第6引腳通過電容C4接第7引腳，通過電阻R8連接運算放大器Ul的第7引腳，第7 引腳直接連接乘法器U7的第1引腳和第3引腳，第8引腳接VCC ; 所述乘法器U7的第1引腳和第3引腳連接運算放大器U6的第7引腳，第2引腳、第4 引腳、第6引腳接地，第5引腳接VEE，第7引腳接乘法器U8的第3引腳，第8引腳接VCC ; 所述乘法器U8的第1引腳通過電阻R8接運算放大器U6的第6引腳，通過電阻RlO和 電阻R9的串聯(lián)接第7引腳，第1引腳直接連接運算放大器Ul的第7引腳，第2引腳、第4 引腳、第6引腳接地，第5引腳接VEE，第7引腳通過電阻R9接運算放大器U2的第13引腳， 第8引腳接VCC。
3. 基于憶阻器的含X方的Lorenz型超混沌系統(tǒng)電路，其特征在于，利用運算放大器 Ul、運算放大器U2、運算放大器U3和電阻、電容實現(xiàn)加法、反相和積分運算，利用乘法器U4、 和乘法器U5實現(xiàn)系統(tǒng)中的乘法運算，利用運算放大器U6和乘法器U7及乘法器U8實現(xiàn)本 發(fā)明中的憶阻器模型，運算放大器Ul連接運算放大器U2、運算放大器U6和乘法器U4、乘法 器U5、乘法器U8,運算放大器U2連接運算放大器U3和乘法器U4,運算放大器U3連接乘法 器U5,運算放大器U6連接乘法器U7和乘法器U8,乘法器U7連接乘法器U8,所述運算放大 器Ul、U2和U3采用LF347BN，所述乘法器U4、U5、U7和U8采用AD633JN，所述運算放大器 U6 采用 LF353N ; 所述運算放大器U1的第1引腳通過電阻Cx連接第2引腳，通過電阻R2連接第6引腳， 通過電阻Ryl接運算放大器U2的第13引腳，第1引腳直接連接乘法器U5的第1引腳和第 3引腳，第3引腳、第5引腳、第10引腳、第12引腳接地，第4引腳接VCC，第11引腳接VEE， 第8引腳、第9引腳懸空，第6引腳通過電阻R3連接第7引腳，第7引腳通過電阻Rxl連接 第13引腳，通過憶阻器Ry4接運算放大器U2的第13引腳，第7引腳直接連接乘法器U4的 第1引腳，第13引腳通過電阻Rx連接第14引腳，第14引腳通過電阻Rl連接第2引腳； 所述運算放大器U2的第1引腳、第2引腳、第6引腳、第7引腳懸空，第3引腳、第5引 腳、第10引腳、第12引腳接地，第4引腳接VCC，第11引腳接VEE，第8引腳通過電阻Ry2 接第13引腳，通過電阻Rx2接運算放大器Ul的第13引腳，通過電容Cy接第9引腳，第13 引腳通過電阻Ry接第14引腳，第14引腳通過電阻R4接第9引腳； 所述運算放大器U3的第1引腳通過電容Cz接第2引腳，通過電阻R6接第6引腳，第1 引腳直接連接乘法器U4的第3引腳，第3引腳、第5引腳、第10引腳、第12引腳接地，第4 引腳接VCC，第11引腳接VEE，第8引腳、第9引腳懸空，第6引腳通過電阻R7接第7引腳， 第7引腳通過電阻Rz2接第13引腳，第13引腳通過電阻Rz接第14引腳，第14引腳通過 電阻R5接第2引腳； 所述乘法器U4的第1引腳連接運算放大器Ul的第7引腳，第2引腳、第4引腳、第6 引腳接地，第3引腳連接運算放大器U3的第1引腳，第5引腳接VEE，第8引腳接VCC，第7 引腳通過電阻Ry3接運算放大器U2的第13引腳； 所述乘法器U5的第1引腳和第3引腳連接運算放大器Ul的第1引腳，第2引腳、第4 引腳、第6引腳接地，第5引腳接VEE，第8引腳接VCC，第7引腳通過電阻Rzl接運算放大 器U3的第13引腳； 所述運算放大器U6的第1引腳、第2引腳、第3引腳懸空，第4引腳接VEE，第5引腳 接地，第6引腳通過電容C4接第7引腳，通過電阻R8連接運算放大器Ul的第7引腳，第7 引腳直接連接乘法器U7的第1引腳和第3引腳，第8引腳接VCC ; 所述乘法器U7的第1引腳和第3引腳連接運算放大器U6的第7引腳，第2引腳、第4 引腳、第6引腳接地，第5引腳接VEE，第7引腳接乘法器U8的第3引腳，第8引腳接VCC ; 所述乘法器U8的第1引腳通過電阻R8接運算放大器U6的第6引腳，通過電阻RlO和 電阻R9的串聯(lián)接第7引腳，第1引腳直接連接運算放大器Ul的第7引腳，第2引腳、第4 引腳、第6引腳接地，第5引腳接VEE，第7引腳通過電阻R9接運算放大器U2的第13引腳， 第8引腳接VCC。
【文檔編號】H03K19/00GK104378197SQ201410724368
【公開日】2015年2月25日 申請日期:2014年12月3日 優(yōu)先權(quán)日:2014年12月3日
【發(fā)明者】王忠林 申請人:王忠林