專利名稱：鎖相環(huán)快速鎖定方法
技術(shù)領(lǐng)域：
本發(fā)明涉及鎖相環(huán)，特別涉及在比較短時間內(nèi)實現(xiàn)鎖定的方法。
背景技術(shù)：
鎖相環(huán)(PLL)的特征之一是鎖定或者設(shè)定時間；即PLL鎖定某個輸入信號或者響應(yīng)頻率和相位跳躍所用的時間。一般來說，鎖定時間依賴于PLL的環(huán)帶寬，環(huán)帶寬越低，PLL鎖定所用時間就越長。在本領(lǐng)域中，人們通常把術(shù)語“調(diào)整”定義為，達到某個相對或絕對精度之內(nèi)。
PLL不僅用于電信應(yīng)用，而且還用于測量技術(shù)(例如光學(xué)遠距離測量)，電機控制，醫(yī)療設(shè)備等等。在這些應(yīng)用中，相位和頻率躍變響應(yīng)同樣也是重要的設(shè)計考慮。
使用最廣泛的PLL類型之一是II型PLL。II型PLL鎖住時，同時實現(xiàn)零頻率偏移和零相位偏移，而I型PLL在鎖定時，將僅僅實現(xiàn)零頻率偏移。
圖1顯示了一種典型的II型PLL，它由相位檢測器、環(huán)路濾波器、可控振蕩器以及具有除法器的反饋環(huán)組成。在圖1中，相位檢測器10連接一對乘法器12、18。乘法器12連接例如數(shù)字可控振蕩器的可控振蕩器16的輸入。II型PLL的環(huán)路濾波器具有一個當(dāng)PLL鎖定時實現(xiàn)零相位偏移的積分器20。乘法器10的輸出連接積分器20。乘法器以本身公知方式引入P因子和I因子。反饋環(huán)設(shè)置為，從可控振蕩器16的輸出，經(jīng)由比例單元30，直到相位檢測器10的第二輸入。
當(dāng)PLL正在鎖定輸入信號時，在環(huán)路濾波器的積分器中對相位檢測器的輸出信號進行積分，并且積分器的輸出信號與相位檢測器的輸出信號合并，成為可控振蕩器的控制信號。相位檢測器到用于相加積分器值的加法器的路徑通常被稱作比例路徑。積分路徑和比例路徑具有獨立的比例因子。比例路徑因子主要確定環(huán)路濾波器帶寬，而比例路徑和積分路徑因子的比值確定PLL的阻尼(damping)。
I和P的使用是本領(lǐng)域公知的，并且控制PLL的性能。相位檢測器的輸出乘以P因子再加上積分器的輸出，以確定可控振蕩器的頻率。當(dāng)相位差為零時，即當(dāng)相位跳變時，可控振蕩器的頻率由積分器的輸出確定。
當(dāng)零相位偏移的情況下鎖定II型PLL時，相位檢測器生成零輸出值。如果PLL的輸入信號具有關(guān)于PLL中心頻率的頻率偏移，則環(huán)路濾波器的積分器必需生成從PLL中心頻率偏移可控振蕩器的控制信號。所以，當(dāng)II型PLL被鎖定時，環(huán)路濾波器中的積分器包含頻率偏移。
比例路徑和積分路徑因子的比值確定阻尼，從而確定關(guān)于相位和頻率瞬變的PLL響應(yīng)。如果PLL具有小阻尼，即弱阻尼，則積分路徑因子相對較大，它將在時域中以大超調(diào)來響應(yīng)輸入瞬變，并且將在頻域顯示抖動傳遞函數(shù)的峰值。如果PLL具有大阻尼，即過阻尼，則積分路徑因子相對較小，并且將在時域以沒有或者幾乎沒有任何超調(diào)來響應(yīng)輸入瞬變，并且實際上沒有頻域抖動傳輸函數(shù)的峰值。
可以容忍的超調(diào)和峰值的量通常由應(yīng)用確定。在許多應(yīng)用中，完全不能接受相對較大的超調(diào)和峰值。在PLL用于電信應(yīng)用的情況下，電信標(biāo)準(zhǔn)定義了允許多大的峰值，例如2％或0.2dB。這些數(shù)值是相當(dāng)小的。
當(dāng)II型PLL施加有頻率躍變時，阻尼確定環(huán)路濾波器中的積分器調(diào)整到對應(yīng)于新頻率偏移的值有多快。阻尼越大，積分器的調(diào)整時間就越長，因而PLL實現(xiàn)鎖定所用時間也越長。2004年8月31頒發(fā)給Van Der Valk的美國專利US6784706披露了II型PLL的鎖定時間、帶寬與阻尼之間的關(guān)系。據(jù)此分析，遵循以下規(guī)則如果不采取特定措施，則峰值限于0.2dB的低帶寬和阻尼的PLL花費長時間鎖定。
各種電信標(biāo)準(zhǔn)限制具有非常低帶寬的PLL的最大鎖定時間。例如，TelcordiaGR-1244-CORE規(guī)定，帶寬為0.1Hz的Sonet Minimum Clock(SMC)順從PLL的鎖定時間必需在100秒內(nèi)鎖定。帶寬為1mHz的Stratum3E順從PLL必須在700秒鐘內(nèi)鎖定。如果沒有類似臨時增加帶寬、降低阻尼或以上兩種措施的特殊措施，這些數(shù)值不可能被滿足。
降低鎖定時間的一般方法是，臨時增加PLL帶寬，并降低阻尼。電信應(yīng)用中的若干PLL電路使用該方案。增加PLL帶寬的缺點是，在傳播到PLL輸出之前，不能衰減可能出現(xiàn)在輸入信號上的更多的相位噪聲。降低PLL的阻尼將造成輸出信號上的較大超調(diào)。這些影響降低了輸出信號的質(zhì)量，或者可能甚至造成網(wǎng)絡(luò)的中斷，因此不受歡迎。
美國專利US6784706公開的方法是在鎖定處理期間監(jiān)視相位偏移。當(dāng)相位偏移在PLL輸出時鐘頻率超過目標(biāo)頻率之前正好為零時，比例值被加到積分器上，并且原則上PLL是(接近)鎖定的。然而，該方法對輸入?yún)⒖紩r鐘上的漂移和抖動是敏感的，并因此可以把相對較大的頻率誤差復(fù)制到積分器上。
所測參考上的相位噪聲(漂移和抖動)可以降低所測頻率偏移的精度。如果PLL使用相同的本地振蕩器時鐘生成輸出時鐘，則本地時鐘的精度是參考監(jiān)視器的頻率估算和PLL的頻率偏移兩者的共模誤差。
在圖7中，線段代表正常相位響應(yīng)，它顯示了某些超調(diào)，由此承受了大量調(diào)整。

發(fā)明內(nèi)容
本發(fā)明是一種在頻率躍變后快速鎖定II型鎖相環(huán)并且不大量降低輸出信號質(zhì)量的方法。這里公開的方法是為電信應(yīng)用中的數(shù)字PLL開發(fā)的，但是它也可適用于其它應(yīng)用和實施。
根據(jù)本發(fā)明教導(dǎo)的降低調(diào)整時間并在調(diào)整期間提高輸出時鐘的質(zhì)量的方法包括以下步驟
1)估算新頻率偏移。這是通過PLL環(huán)外部的獨立的電路精確測量輸入信號的頻率來實現(xiàn)的。該功能通常已經(jīng)提供為輸入信號監(jiān)視電路。
2)使積分器斜升(ramp)到新的頻率偏移。環(huán)路濾波器中的積分器在躍變后，進行對所測新頻率的線性斜升。
3)進行相位補償(build out)或相位牽引(pull in)。當(dāng)不需要邊緣對邊緣對準(zhǔn)時，補償剩余相位偏移。反之，在PLL環(huán)路濾波器中的積分器被停用時，牽引剩余相位偏移。
4)減小PLL帶寬和/或降低阻尼，以允許PLL調(diào)整。
5)把PLL切換到應(yīng)用所需的最終帶寬和阻尼。
從而，根據(jù)一個方面，本發(fā)明提供了一種在檢測到失鎖(lock lost)后鎖定鎖相環(huán)(PLL)的方法，包括使用與PLL分離的電路估算新的頻率偏移；積分器斜升到新頻率偏移；根據(jù)新頻率偏移調(diào)整PLL的相位；以及衰減PLL，以調(diào)整到頻率躍變。
在另一方面，本發(fā)明提供了一種在檢測到失鎖后鎖定鎖相環(huán)(PLL)的方法，包括使用與PLL分離的電路估算新頻率偏移；積分器斜升到新頻率偏移；如果不需要零相位偏移，則通過執(zhí)行相位補償，基于新頻率偏移調(diào)整PLL的相位，如果需要零相位偏移，則通過執(zhí)行相位牽引，基于新頻率偏移調(diào)整PLL的相位；以及通過放寬PLL的帶寬和/或阻尼，衰減PLL，以調(diào)整到頻率躍變。
根據(jù)本發(fā)明教導(dǎo)的方法具有優(yōu)于傳統(tǒng)方法的以下優(yōu)點-相對較短的鎖定時間使用所公開方法的SONET最小時鐘(SMC)順從PLL的鎖定時間為45秒，而在相同的環(huán)境下，現(xiàn)有技術(shù)則為95秒。
-在快速鎖定過程期間，不會因為更寬的PLL帶寬，像傳統(tǒng)快速鎖定方法那樣，把來自網(wǎng)絡(luò)的過渡噪聲傳遞到輸出。在快速鎖定期間，沒有明顯得頻率-或相位超調(diào)。因此，輸出時鐘在快速鎖定期間，與可應(yīng)用網(wǎng)絡(luò)標(biāo)準(zhǔn)保持一致。
-相位改變速率和頻率改變速率可以被精確控制，并且被保持在各種網(wǎng)絡(luò)標(biāo)準(zhǔn)的限度內(nèi)。例如，由用于Stratum2/3/3E時鐘的Telcordia GR-1244-CORE指定的最大頻率改變速率2.9ppm/s。
-由于PLL本身不進行頻率估算，因此可以連續(xù)監(jiān)視實際輸入?yún)⒖紩r鐘，并且在需要時可獲得精確頻率估算。所以不存在添加到快速鎖定時間上的附加捕獲時間。
本領(lǐng)域普通技術(shù)人員一經(jīng)研究以下說明，就會理解本發(fā)明實施例的其它方面和優(yōu)點。


下面將結(jié)合

本發(fā)明的實施例。
圖1圖示了典型的II型PLL的方框圖；圖2顯示了在本發(fā)明一個實施例中的頻率估算器，它利用了可以用作頻率估算器的計數(shù)器；圖3顯示了在本發(fā)明另一個實施例中的可以用作頻率估算器的捕獲PLL；圖4是根據(jù)本發(fā)明教導(dǎo)的PLL的第一實施例的方框圖；圖5顯示了根據(jù)本發(fā)明教導(dǎo)公開的快速鎖定方法的方框圖；圖6圖示了在所公開的快速鎖定過程期間輸出時鐘頻率與時間的關(guān)系；圖7圖示了在現(xiàn)有的PLL的調(diào)整期間，輸出時鐘頻率與時間的關(guān)系。
下面根據(jù)本發(fā)明的某些特定的代表性實施例，詳細描述本發(fā)明，材料、設(shè)備和處理步驟被理解為僅僅用來圖示的實例。特別是，本發(fā)明不打算局限于這里特別列舉的方法、材料、條件、處理參數(shù)、設(shè)備以及類似物。
具體實施例方式
一般來說，本發(fā)明(patent)公開的在調(diào)整期間降低調(diào)整時間并改善輸出時鐘質(zhì)量的方法包括以下步驟估算新頻率偏移，積分器斜升到新頻率偏移上，相位補償或相位牽引，衰減時間間隔，以及切換到較高帶寬和/或較低阻尼，以允許PLL調(diào)整。
圖4圖示了根據(jù)本發(fā)明的教導(dǎo)的PLL。相位和頻率檢測器100輸出到加法器110以及寄存器112，該寄存器112受控制單元114控制。寄存器112的輸出連接加法器110。寄存器112是下面將詳細描述的相位補償電路的優(yōu)選實施例。加法器110的輸出連接比較器118。加法器110的輸出還連接一對分別引入P和I因子的乘法器120、180。乘法器120連接加法器140的第一輸入，加法器140的輸出連接可控振蕩器160的第一輸入?？煽卣袷幤骺梢允侨魏我环N合適的振蕩器，比如電壓控制、電流控制或者數(shù)字控制振蕩器。在本實例中，可控振蕩器是數(shù)字可控振蕩器。
頻率估算器130是一個獨立的電路，它的輸出提供給PLL的環(huán)路濾波器的積分器125。
乘法器180的輸出連接積分器125。環(huán)路中的積分器125可以是抽樣積分器、求和器或累加器。積分器125的輸出連接加法器140的第二輸入。
從可控振蕩器160的輸出經(jīng)由比例單元299到相位檢測器100的第二輸入形成一個反饋環(huán)路。
頻率估算器130與積分器125之差由比較器119監(jiān)視，并且當(dāng)積分器125已經(jīng)達到頻率估算器130的值時，向控制電路114發(fā)信號。
相位檢測器100輸出上的寄存器112可以包含當(dāng)PLL不需要零相位偏移時將被維持的相位偏移。
另一個比較器118監(jiān)視相位檢測器100的相位輸出減去寄存器112中的相位偏移。
鎖定檢測器117還監(jiān)視相位檢測器100的相位輸出減去相位偏移，以確定PLL是否鎖定。
一般來說，電路操作如下。該過程被圖示在圖5的流程圖中。
鎖定檢測器的失鎖檢測啟動根據(jù)本發(fā)明教導(dǎo)的PLL的快速鎖定的方法500。
首先在步驟505中，頻率估算必需是可用的。PLL持續(xù)循環(huán)該步驟，直至估算可用。如下所述，估算由外部電路130提供。當(dāng)頻率估算可用時，積分器125在步驟510中向頻率線性斜升。
該應(yīng)用在步驟515中確定是否需要零相位偏移。用戶向設(shè)備提供該設(shè)置。如果不需要零相位偏移，則在步驟520中補償相位，如下文的詳細說明。如果需要零相位偏移，則在步驟125中凍結(jié)積分器125并牽引相位。如果相位被牽引，則應(yīng)用必需在步驟530中確定相位偏移是否小于預(yù)定閾值，并且在步驟535中確定牽引時間是否未超過例如1秒鐘的時間。這些數(shù)值依賴于PLL特征，比如環(huán)路濾波器帶寬和輸入時鐘的可容忍的漂移/抖動。
一旦通過牽引或者補償調(diào)整相位時，就在步驟540中放寬帶寬和阻尼，以允許PLL穩(wěn)定。如果在某個時間長度后，PLL在步驟545中還未被穩(wěn)定，則在步驟550中確定積分器是否仍然處于估算頻率上。如果是，繼續(xù)衰減步驟。然而，如果不是，則重新開始該方法。在步驟555中，一旦PLL已經(jīng)穩(wěn)定，則恢復(fù)正常操作，直至該方法再次啟動。
頻率估算頻率估算是使用獨立電路130確定的。該獨立電路可以是已經(jīng)設(shè)置在系統(tǒng)中的輸入信號監(jiān)視電路。這種形式簡單的系統(tǒng)如圖2所示，其中本地時鐘周期計數(shù)器300在預(yù)定數(shù)量的參考時鐘310周期期間，對本地時鐘周期的數(shù)量進行計數(shù)。通常，預(yù)定數(shù)量的參考時鐘周期將約等于10秒。頻率估算電路的另一更好的選擇是第二II型PLL，它向圖4的PLL提供附加頻率輸出400。這種系統(tǒng)被顯示在圖3中。
在用于電信應(yīng)用的PLL裝置中，通常監(jiān)視PLL輸入?yún)⒖紩r鐘，以建立時鐘質(zhì)量。質(zhì)量標(biāo)準(zhǔn)之一是來自標(biāo)稱頻率的頻率偏移。大多數(shù)通信標(biāo)準(zhǔn)指定了網(wǎng)絡(luò)中允許的最大頻率偏移。如果PLL輸入?yún)⒖紩r鐘具有比可容忍的更大的偏移，則PLL不能把該時鐘用作輸入?yún)⒖肌Ｋ?，在PLL可以把時鐘用作輸入?yún)⒖紩r鐘之前，頻率偏移必需是已知的并且在可應(yīng)用的標(biāo)準(zhǔn)的限度之內(nèi)。這種知識可以用來使PLL更快的調(diào)整參考輸入時鐘的頻率。
存在有能夠確定所選輸入?yún)⒖紩r鐘的頻率偏移或者精確頻率的各種方法。最簡單方法是使用頻率已知的在本地時鐘上運行的計數(shù)器。該計數(shù)器測量規(guī)定數(shù)量的參考時鐘周期的間隔內(nèi)的本地時鐘周期的數(shù)量。依據(jù)該數(shù)量，可以高精度地計算本地振蕩器時鐘與參考之間的頻率偏移。
某些典型標(biāo)準(zhǔn)定義測量間隔至少為10秒。如果本地振蕩器時鐘為例如20MHz，則理論上將提供以下精度
120MHz10s=50ns10s=5.10-9]]>此外，確定PLL的頻率偏移的更好的方法可以包括某些相位噪聲濾波，以增加已測量頻率偏移的精度。例如，具有比主PLL寬的帶寬的附加捕獲PLL可以用來快速調(diào)整到輸入?yún)⒖紩r鐘上。當(dāng)捕獲PLL被調(diào)整10秒鐘后，捕獲PLL的積分器將包含頻率偏移值。捕獲PLL過濾掉某些相位噪聲，并由此可以實現(xiàn)更好的精度。這完全依賴于捕獲PLL的帶寬和阻尼。如果捕獲PLL具有與主PLL相同的帶寬和阻尼，則頻率測量將具有與主PLL相同的精度，因此主PLL可以跳過該鎖定方法中的衰減階段。然而，當(dāng)在切換前可以有足夠時間監(jiān)視新參考時，該配置對于參考切換是值得做的。
積分器斜升一旦輸入?yún)⒖嫉念l率偏移已知，則環(huán)路濾波器中的積分器125斜升到該頻率偏移。積分器斜升到新頻率偏移的速率是恒定的，并且被設(shè)置為仍然與應(yīng)用的需求兼容的最大速率。例如，Telcordia GR-1244-CORE標(biāo)準(zhǔn)指定用于Stratum2，3和3E時鐘的2.9ppm/s的最大分頻變化。積分器根據(jù)來自頻率估算器的積分器起點和終點頻率偏移，對恒定的正或負(fù)值進行積分。在積分器斜升的終點，積分器處于與測量的頻率估算相同的頻率偏移。在積分器斜升期間，相位檢測器被停用，并且可控振蕩器僅僅被積分器值控制。
進行線性斜升的主要優(yōu)點是，在PLL的輸出頻率中將沒有明顯超調(diào)。頻率超調(diào)通過頻率估算的精度確定。由于輸入?yún)⒖紩r鐘的漂移和抖動，頻率估算的精度可以降低。
另一個優(yōu)點是，積分器以及其輸出頻率變化的速率可以順從應(yīng)用而容易和精確地調(diào)節(jié)。例如，Telcordia GR-1244-CORE在用于Stratum2，3E或3時鐘的2.9ppm/s的牽引期間，指定了最大頻率變化。
相位補償或者相位牽引在積分器斜升之后，PLL的輸出頻率與輸入?yún)⒖紩r鐘的頻率(幾乎)相同。然而，將很可能存在輸入?yún)⒖紩r鐘與PLL輸出時鐘之間的相位偏移。在某些應(yīng)用中，不必進行PLL的輸出時鐘和輸入?yún)⒖紩r鐘的邊緣對邊緣的對準(zhǔn)，并且優(yōu)選的最小化輸出時鐘的相位運動。在這種情況下，執(zhí)行相位補償，并且在PLL環(huán)路中補償相位偏移。這還降低了鎖定時間，因為可以減慢相位牽引，這歸因于可應(yīng)用網(wǎng)絡(luò)標(biāo)準(zhǔn)強加的最大相位傾斜限制或者PLL的低帶寬。
圖4顯示了如何在優(yōu)選實施例中進行相位補償。首先，重置相位檢測器100，然后測量輸入?yún)⒖紩r鐘與PLL的反饋時鐘之間的最短相位偏移。該值被存儲在寄存器112中，并且用來自相位檢測器的相位值減去該值。
在需要進行PLL的輸出時鐘與輸入?yún)⒖紩r鐘之間的邊緣對邊緣對準(zhǔn)，并且需要輸入?yún)⒖紩r鐘的應(yīng)用中，相位補償階段被省略。取而代之的是，牽引頻率斜升后剩余的相位偏移。如果相位偏移明顯，則積分器還將看到它將對其積分的來自相位檢測器的大相位值，從而擾動用頻率斜升實現(xiàn)的頻率偏移。為了避免此現(xiàn)象，在相位牽引期間停用積分器，并且當(dāng)完成相位牽引時，再次啟用積分器?？梢酝ㄟ^監(jiān)視來自相位檢測器的相位值，容易地檢測相位牽引的完成。如果絕對相位值降到某個閾值以下，則完成相位牽引。閾值是必需的，因為由于輸入?yún)⒖嫉南辔辉肼?，相位值可能跳過零值。為了避免積分器由于頻率漂移而保持停用，以及由此使絕對相位值不能降到閾值之下，而設(shè)置一個超時計時器，以便在某個時間之后重新啟用積分器，而不考慮來自相位檢測器的絕對相位值。在相位牽引期間，通過依賴于應(yīng)用的PLL的帶寬或者相位傾斜限制器，可以限制相位對準(zhǔn)速度。
衰減由于頻率估算和相位牽引的有限精度，PLL很可能需要調(diào)整和牽引剩余的頻率和限位偏移?？梢苑艑扨LL的帶寬和/或阻尼，以加速剩余牽引和縮短調(diào)整時間。由于在積分器斜升和相位校正后，剩余頻率和相位偏移相當(dāng)小，因此放寬PLL帶寬和/或阻尼的需求被最小化，從而減小了PLL的輸出時鐘的下降。需要說明的是，將在衰減階段期間使用的放寬的帶寬和阻尼設(shè)置仍然太過于限制性，以致不使用積分器斜升就不能用于鎖定。
如果衰減階段期間的帶寬被選擇為大大地寬于應(yīng)用所需的最終帶寬，則到達最終帶寬的帶寬的多個更小步長的減少將避免PLL的輸出時鐘經(jīng)歷較大的相位瞬變。當(dāng)帶寬改變到更小值，而PLL還沒有完全調(diào)整或者在參考輸入時鐘上出現(xiàn)相位噪聲的時候，比例項將以相同的因子而突然降低。該變化需要通過積分器值補償，以便比例值和積分器值之和保持相同。然而，這使積分器花費某些時間進行捕捉，同時輸出相位將移開。如果以小步長降低帶寬，并同時使PLL很小的斜升，則積分器的捕捉相對較快，并且輸出相位運動保持有限量。一旦以當(dāng)前帶寬調(diào)整PLL，則可以用小步長再次降低帶寬，直至達到最終帶寬。此時，阻尼還必須調(diào)整到應(yīng)用所需的值上。
從圖6中可以看到，較之現(xiàn)有的PLL的圖7的響應(yīng)，超調(diào)被最小化。顯然，根據(jù)本發(fā)明教導(dǎo)的PLL調(diào)整更快。例如，使用這里所公開的方法的SONETMinimum Clocks(SMC)順從PLL可以在45秒內(nèi)鎖定到40ppm頻率偏移，而在相同條件下，現(xiàn)有PLL則在95秒鐘鎖定。
在不背離所附權(quán)利要求定義的本發(fā)明的精神和范圍的條件下，可以對本發(fā)明做出許多修改。
權(quán)利要求
1.一種在檢測到失鎖后鎖定鎖相環(huán)(PLL)的方法，其特征在于，包括使用與PLL分離的電路估算新頻率偏移；積分器斜升到新頻率偏移上；根據(jù)新頻率偏移調(diào)整PLL的相位；以及衰減PLL，以調(diào)整到頻率躍變。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，估算步驟包括，使用向PLL輸出新頻率偏移的獨立的PLL系統(tǒng)。
3.根據(jù)權(quán)利要求1所述的方法，其特征在于，估算步驟包括，在預(yù)定數(shù)量的參考時鐘周期期間，使用本地時鐘周期計數(shù)器對本地時鐘周期的數(shù)量計數(shù)。
4.根據(jù)權(quán)利要求1所述的方法，其特征在于，調(diào)整步驟包括，如果不需要零相位偏移，則執(zhí)行相位補償，或者如果需要零相位，則執(zhí)行相位牽引。
5.根據(jù)權(quán)利要求4所述的方法，其特征在于，執(zhí)行相位補償?shù)牟襟E包括重置PLL的相位檢測器；測量參考時鐘的輸入與PLL反饋時鐘之間的最短相位偏移的值；把所述值存儲在寄存器中；以及從來自相位檢測器的相位值中減去所述值。
6.根據(jù)權(quán)利要求4所述的方法，其特征在于，執(zhí)行相位牽引的步驟包括，停用積分器，以使該積分器不查看來自PLL的相位檢測器的相位值。
7.根據(jù)權(quán)利要求1所述的方法，其特征在于，衰減步驟包括放寬PLL的帶寬和/或阻尼。
8.一種在檢測到失鎖后鎖定鎖相環(huán)(PLL)的方法，其特征在于，包括使用與PLL分離的電路估算新頻率偏移；積分器斜升到新頻率偏移上；如果不需要零相位偏移，則通過執(zhí)行相位補償，基于新頻率偏移調(diào)整PLL的相位，如果需要零相位，則通過執(zhí)行相位牽引，基于新頻率偏移調(diào)整PLL的相位；以及通過放寬PLL的帶寬和/或阻尼，衰減PLL，以調(diào)整到頻率躍變。
9.根據(jù)權(quán)利要求8所述的方法，其特征在于，估算步驟包括，使用向PLL輸出新頻率偏移的獨立的PLL系統(tǒng)。
10.根據(jù)權(quán)利要求8所述的方法，其特征在于，估算步驟包括，在預(yù)定數(shù)量的參考時鐘周期期間，使用本地時鐘計數(shù)器對本地時鐘周期的數(shù)量計數(shù)。
11.根據(jù)權(quán)利要求8所述的方法，其特征在于，執(zhí)行相位補償?shù)牟襟E包括重置PLL的相位檢測器；測量參考時鐘的輸入與PLL反饋時鐘之間的最短相位偏移的值；把所述值存儲在寄存器中；以及從來自相位檢測器的相位值中減去所述值。
12.根據(jù)權(quán)利要求8所述的方法，其特征在于，執(zhí)行相位牽引的步驟包括，停用積分器，以使該積分器不查看來自PLL的相位檢測器的相位值。
13.一種在檢測到失鎖后能夠快速鎖定的鎖相環(huán)(PLL)，其特征在于，包括檢測PLL失鎖的鎖定檢測器；在失鎖后從使用與PLL分離的電路接收估算的新頻率偏移的輸入端；斜升到新頻率偏移上的積分器；以及相位調(diào)整器，如果不需要零相位偏移，則該相位調(diào)整器通過執(zhí)行相位補償，基于新頻率偏移調(diào)整PLL的相位，如果需要零相位，則該相位調(diào)整器通過執(zhí)行相位牽引，基于新頻率偏移調(diào)整PLL的相位，并且通過放寬PLL的帶寬和/或阻尼，衰減PLL，以調(diào)整到頻率躍變。
14.根據(jù)權(quán)利要求13所述的PLL，其特征在于，頻率估算器包括，向PLL輸出新頻率偏移的獨立的PLL系統(tǒng)。
15.根據(jù)權(quán)利要求13所述的PLL，其特征在于，頻率估算器包括，在預(yù)定數(shù)量的參考時鐘周期期間，對本地時鐘周期的數(shù)量計數(shù)的本地時鐘周期計數(shù)器。
16.根據(jù)權(quán)利要求13所述的PLL，其特征在于，在重置PLL的相位檢測器之后，通過使用寄存器存儲代表參考時鐘的輸入與PLL反饋時鐘之間的最短相位偏移的值并從來自相位檢測器的相位值中減去所述值，來執(zhí)行相位補償。
全文摘要
本發(fā)明是一種在頻率躍變后，快速鎖定II型鎖相環(huán)(PLL)而又不大量降級輸出信號的方法。這里所公開的在調(diào)整期間降低調(diào)整時間和改善輸出時鐘質(zhì)量的方法包括以下步驟用PLL環(huán)路之外的獨立電路估算新頻率偏移，以精確測量輸入信號的頻率。把積分器斜升到新頻率偏移上。進行相位補償或相位牽引。當(dāng)需要邊緣對邊緣對準(zhǔn)時，補償剩余的相位偏移。反之，牽引剩余相位偏移，同時停用PLL環(huán)路濾波器中的積分器。減小帶寬和/或降低阻尼，以允許PLL調(diào)整。把PLL切換到應(yīng)用所需的最終帶寬和阻尼上。
文檔編號H03L7/093GK1913357SQ200610103689
公開日2007年2月14日 申請日期2006年7月28日 優(yōu)先權(quán)日2005年7月28日
發(fā)明者緬諾·杰爾德·斯皮耶克, 賈森·羅伯特·羅辛斯基, 羅伯特斯·勞倫丘斯·范德·瓦爾克 申請人:卓聯(lián)半導(dǎo)體有限公司