一種曼徹斯特編碼器電路的制作方法
【專利摘要】本發(fā)明提出一種適用于雙副載波的曼徹斯特編碼器電路實(shí)現(xiàn)結(jié)構(gòu)，該電路通過在不同編碼周期改變輸入時(shí)鐘的頻率來實(shí)現(xiàn)雙副載波編碼。此編碼器基于不同頻率的時(shí)鐘輸入，通過對編碼狀態(tài)進(jìn)行控制管理，實(shí)現(xiàn)基于雙副載波的曼徹斯特編碼波形輸出。此方法實(shí)現(xiàn)的編碼電路具有結(jié)構(gòu)簡單、輸入時(shí)鐘頻率低、功耗低的特點(diǎn)。
【專利說明】一種曼徹斯特編碼器電路
【技術(shù)領(lǐng)域】:
[0001]本發(fā)明涉及ISO / IEC15693標(biāo)準(zhǔn)中曼徹斯特編碼領(lǐng)域【背景技術(shù)】:
[0002]曼徹斯特編碼是一種用跳變沿傳輸信息的編碼。與用電平傳輸信息的二進(jìn)制碼相t匕，具有如下優(yōu)點(diǎn):(1)波形在每一位元中間都有跳變，因此具有豐富的定時(shí)信息，便于接收端接收定時(shí)信息；(2)曼徹斯特碼在每一位中都有電平轉(zhuǎn)變，傳輸時(shí)無直流分量，可降低系統(tǒng)的功耗。因此，曼徹斯特編碼方式非常適用于RFID系統(tǒng)這種采用副載波的負(fù)載調(diào)制方式。
[0003]符合ISO / IEC15693標(biāo)準(zhǔn)的RFID系統(tǒng)，其電子標(biāo)簽和閱讀器之間的載波頻率為13.56MHz。閱讀器通過脈沖位置編碼的方式將數(shù)據(jù)發(fā)送到電子標(biāo)簽，而電子標(biāo)簽又通過曼徹斯特編碼的方式將數(shù)據(jù)發(fā)送到閱讀器。本發(fā)明即是對基于該標(biāo)準(zhǔn)的電子標(biāo)簽中的曼徹斯特編碼模塊的設(shè)計(jì)進(jìn)行功耗優(yōu)化改進(jìn)后的設(shè)計(jì)。
[0004]根據(jù)ISO / IEC15693標(biāo)準(zhǔn)，曼徹斯特編碼模塊必須支持兩種模式的載波:單載波和雙載波。系統(tǒng)的載波頻率fc為13.56MHz。選擇單載波時(shí)，載波fsl頻率為fc /32(423.75kHz);選擇雙載波時(shí)，載波fsl的頻率為fc / 32(423.75kHz)，載波fs2的頻率為fc / 28(484.28kHz)，并且兩者的相位必須是連續(xù)的。同時(shí)，曼徹斯特編碼模塊還必須支持兩種數(shù)據(jù)傳輸模式:高速模式和低速模式。具體的數(shù)據(jù)傳輸模式和載波選擇模式由閱讀器發(fā)送過來的請求信號決定。低速模式持續(xù)的時(shí)間和脈沖個(gè)數(shù)是高速模式的4倍，而且不同模式的載波對應(yīng)的編碼方式不同。
[0005]一般傳統(tǒng)設(shè)計(jì)采用頻率為fc / 4的時(shí)鐘作為工作時(shí)鐘，對于雙載波調(diào)制，采用計(jì)數(shù)器對時(shí)鐘計(jì)數(shù)，分別產(chǎn)生頻率為fc / 32和fc / 28的載波。

【發(fā)明內(nèi)容】
:
[0006]本發(fā)明提出的一種曼徹斯特編碼電路結(jié)構(gòu)，采用頻率為fc / 16或fc / 14的時(shí)鐘作為編碼器的時(shí)鐘輸入，代替了傳統(tǒng)設(shè)計(jì)的fc / 4時(shí)鐘輸入，通過對輸入時(shí)鐘進(jìn)行2分頻，實(shí)現(xiàn)fc / 32和fc / 28的載波輸出。此方法有效降低了編碼器工作頻率，有利于降低芯片功耗。
[0007]本發(fā)明公開的一種曼徹斯特編碼器電路結(jié)構(gòu)，其由編碼器和時(shí)鐘產(chǎn)生模塊兩大部分組成。編碼器用于產(chǎn)生曼徹斯特編碼波形，其根據(jù)編碼數(shù)據(jù)幀狀態(tài)輸出時(shí)鐘分頻選擇控制信號；時(shí)鐘產(chǎn)生模塊根據(jù)時(shí)鐘分頻選擇控制信號的輸入，對源時(shí)鐘進(jìn)行不同分頻比的時(shí)鐘分頻，此分頻后的時(shí)鐘輸出給編碼器模塊用于產(chǎn)生編碼波形。此編碼器實(shí)現(xiàn)結(jié)構(gòu)通過改變編碼時(shí)鐘頻率，可簡化編碼設(shè)計(jì)，降低工作時(shí)鐘頻率，達(dá)到面積和功耗的優(yōu)化。
[0008]本發(fā)明的目的主要為降低編碼器電路的動(dòng)態(tài)功耗，提供一種曼徹斯特編碼器電路實(shí)現(xiàn)結(jié)構(gòu)，其主要包括兩大部分:時(shí)鐘產(chǎn)生電路和編碼器電路。電路結(jié)構(gòu)如圖1所示。
[0009]時(shí)鐘產(chǎn)生電路用于產(chǎn)生編碼時(shí)鐘，為最大限度降低編碼器工作時(shí)鐘頻率，簡化編碼器設(shè)計(jì)，編碼時(shí)鐘的時(shí)鐘頻率為二倍于編碼產(chǎn)生的載波頻率。編碼模塊可直接采用此編碼時(shí)鐘的二分頻輸出作為編碼周期輸出。
[0010]編碼器電路實(shí)現(xiàn)最終編碼信號輸出，根據(jù)系統(tǒng)啟動(dòng)信號指示，產(chǎn)生所需編碼數(shù)據(jù)波形；編碼器電路需根據(jù)編碼數(shù)據(jù)狀態(tài)產(chǎn)生時(shí)鐘頻率分頻指示信號，給時(shí)鐘產(chǎn)生電路，以產(chǎn)生符合要求的編碼輸入時(shí)鐘。
[0011]一種曼徹斯特編碼器電路，包括時(shí)鐘產(chǎn)生電路和編碼器，其中時(shí)鐘產(chǎn)生電路，利用編碼器輸出的時(shí)鐘分頻選擇信號，在不同編碼時(shí)刻輸出不同頻率的時(shí)鐘信號；編碼器包括三部分:時(shí)鐘分頻模塊、組幀模塊及狀態(tài)轉(zhuǎn)換控制模塊，時(shí)鐘分頻模塊用于產(chǎn)生對編碼時(shí)鐘的二分頻輸出；狀態(tài)轉(zhuǎn)換控制模塊控制編碼模塊產(chǎn)生幀開始S0F、幀結(jié)束EOF以及數(shù)據(jù)‘0’和數(shù)據(jù)‘I’的狀態(tài)標(biāo)識信號；組幀模塊用于產(chǎn)生最終的編碼數(shù)據(jù)，其利用分頻后的編碼時(shí)鐘和狀態(tài)標(biāo)識信號產(chǎn)生編碼數(shù)據(jù)。狀態(tài)轉(zhuǎn)換控制模塊根據(jù)編碼數(shù)據(jù)所處的狀態(tài)，以及周期計(jì)數(shù)值，輸出時(shí)鐘分頻選擇信號給時(shí)鐘分頻模塊。時(shí)鐘產(chǎn)生電路輸出的時(shí)鐘信號頻率為編碼頻率的2倍頻。
[0012]本發(fā)明實(shí)現(xiàn)的編碼電路具有結(jié)構(gòu)簡單、輸入時(shí)鐘頻率低、功耗低的特點(diǎn)。
【專利附圖】

【附圖說明】:
[0013]圖1曼徹斯特編碼器電路結(jié)構(gòu)框圖
[0014]圖2時(shí)鐘分頻選擇信號產(chǎn)生原理圖
[0015]圖3編碼波形與時(shí)鐘關(guān)系圖
【具體實(shí)施方式】:
[0016]下面以符合ISO / IEC15693的芯片編碼實(shí)現(xiàn)為例，介紹電路實(shí)現(xiàn)結(jié)構(gòu)。芯片的系統(tǒng)時(shí)鐘頻率fc=13.56MHz，如圖1所示，src_clk時(shí)鐘頻率為13.56MHz。當(dāng)芯片采用雙副載波調(diào)制時(shí)，載波fsl的頻率為fc / 32，載波fs2的頻率為fc / 28，并且兩者的相位必須是連續(xù)的。因此時(shí)鐘產(chǎn)生模塊應(yīng)該根據(jù)不同的載波輸出頻率，輸出相應(yīng)的時(shí)鐘clk_enc0de。當(dāng)編碼模塊輸出載波頻率為fc / 32時(shí)，clk_enc0de時(shí)鐘頻率為fc / 16 ;當(dāng)編碼模塊輸出載波頻率為fc / 28時(shí)，clk_encoder時(shí)鐘頻率為fc / 14。時(shí)鐘產(chǎn)生電路根據(jù)clk_div_sel信號的指示，來產(chǎn)生頻率為fc / 16或fc / 14的工作時(shí)鐘clk_encode。
[0017]clk_div_sel信號由編碼器的狀態(tài)轉(zhuǎn)換控制電路產(chǎn)生，狀態(tài)轉(zhuǎn)換控制電路實(shí)現(xiàn)編碼發(fā)送的狀態(tài)轉(zhuǎn)換控制，包括SOF、DATAO, DATAl和EOF狀態(tài)。根據(jù)不同發(fā)送狀態(tài)階段對載波頻率的要求，可產(chǎn)生clk_div_sel信號，具體關(guān)系，可參見圖2，圖中以ISO / IEC15693編碼協(xié)議為例，描述了 clk_div_sel信號產(chǎn)生與各編碼狀態(tài)之間的關(guān)系。其中，clk_div_sel為‘I’表不系統(tǒng)時(shí)鐘的16分頻，為‘0’表不系統(tǒng)時(shí)鐘的14分頻。clk_div_sel信號在每個(gè)編碼狀態(tài)中都會發(fā)生翻轉(zhuǎn)，具體發(fā)生翻轉(zhuǎn)的時(shí)刻，可參見具體協(xié)議要求。clk_div_Sel與clk_encode時(shí)鐘的關(guān)系可參見圖3。
[0018]編碼器的分頻電路模塊負(fù)責(zé)產(chǎn)生符合條件的載波波形，由于產(chǎn)生的編碼時(shí)鐘為編碼載波頻率的2倍頻，因此需將編碼時(shí)鐘cllencode進(jìn)行2分頻處理，作為編碼的載波信號源。
[0019]編碼器的組幀模塊負(fù)責(zé)根據(jù)編碼發(fā)送狀態(tài)和編碼載波，啟動(dòng)和控制編碼發(fā)送的開啟和關(guān)閉，輸出符合協(xié)議要求的調(diào)制波形信號modu_data。詳細(xì)關(guān)系參見圖3。
[0020]應(yīng)當(dāng)理解的是，本實(shí)施例僅供說明本發(fā)明之用，而非對本發(fā)明的限制。有關(guān)【技術(shù)領(lǐng)域】的技術(shù)人員，在不脫離本發(fā)明的精神和范圍的情況下，還可以做出各種變換或變化，因此所有等同的技術(shù)方案也應(yīng)該屬于本發(fā)明的范疇由各權(quán)力要求限定。
【權(quán)利要求】
1.一種曼徹斯特編碼器電路，其特征在于包括時(shí)鐘產(chǎn)生電路和編碼器，其中時(shí)鐘產(chǎn)生電路，利用編碼器輸出的時(shí)鐘分頻選擇信號，在不同編碼時(shí)刻輸出不同頻率的時(shí)鐘信號；編碼器包括三部分:時(shí)鐘分頻模塊、組幀模塊及狀態(tài)轉(zhuǎn)換控制模塊，時(shí)鐘分頻模塊用于產(chǎn)生對編碼時(shí)鐘的二分頻輸出；狀態(tài)轉(zhuǎn)換控制模塊控制編碼模塊產(chǎn)生幀開始SOF、幀結(jié)束EOF以及數(shù)據(jù)‘0’和數(shù)據(jù)‘I’的狀態(tài)標(biāo)識信號；組幀模塊用于產(chǎn)生最終的編碼數(shù)據(jù)，其利用分頻后的編碼時(shí)鐘和狀態(tài)標(biāo)識信號產(chǎn)生編碼數(shù)據(jù)。
2.如權(quán)利要求1所述的電路，其特征在于狀態(tài)轉(zhuǎn)換控制模塊根據(jù)編碼數(shù)據(jù)所處的狀態(tài)，以及周期計(jì)數(shù)值，輸出時(shí)鐘分頻選擇信號給時(shí)鐘分頻模塊。
3.如權(quán)利要求1所述的電路，其特征在于時(shí)鐘產(chǎn)生電路輸出的時(shí)鐘信號頻率為編碼頻率的2倍頻。
【文檔編號】H03M5/12GK103647558SQ201310637006
【公開日】2014年3月19日 申請日期:2013年12月3日 優(yōu)先權(quán)日:2013年12月3日
【發(fā)明者】匙嘉敏, 趙彥光 申請人:北京中電華大電子設(shè)計(jì)有限責(zé)任公司