一種超低功耗的上電復位電路的制作方法
【專利摘要】本發(fā)明公開了一種具有超低靜態(tài)功耗的上電復位電路，它包括節(jié)點初始化及延遲電路、電源電壓檢測電路和脈沖產(chǎn)生電路。節(jié)點初始化及延遲電路在電源電壓上升初期，對上電復位電路中的節(jié)點進行初始化設置，并產(chǎn)生一定的延時；然后電源電壓檢測電路開始工作，它通過實時檢測，判斷電源電壓是否大于起拉電壓；最后脈沖產(chǎn)生電路對電源電壓檢測電路的輸出進行整形處理，產(chǎn)生滿足芯片需要的復位指示信號。本發(fā)明中的核心器件均工作在亞閾值區(qū)域，具有極低的靜態(tài)功耗；它的起拉電壓穩(wěn)定，受PVT(工藝、電壓、溫度)的影響較小。因此本發(fā)明非常適用于對功耗和起拉電壓敏感的芯片系統(tǒng)中，例如RFID系統(tǒng)的電子標簽芯片。
【專利說明】—種超低功耗的上電復位電路
【技術領域】
[0001]本發(fā)明屬于集成電路【技術領域】，涉及一種超低功耗的上電復位電路，尤其是一種適用于對功耗和起拉電壓較敏感系統(tǒng)的上電復位電路。
【背景技術】
[0002]隨著半導體工藝的迅速發(fā)展和芯片集成度的不斷提高，低功耗技術已經(jīng)成為當前IC設計研究的熱點。單個芯片上集成的功能模塊越多，對芯片的功耗要求就越高。相反，降低功耗在節(jié)省能源、減小設備成本等方面都有著巨大的商業(yè)前景。以業(yè)界比較熟悉的無線通訊系統(tǒng)(例如:射頻識別系統(tǒng)和非接觸智能卡系統(tǒng))為例，低功耗早已成為其設計成敗的關鍵考慮因素。
[0003]上電復位電路，即Power-On-Reset，簡稱P0R，是芯片設計中不可或缺的重要組成部分。它的主要功能是在芯片正常工作前，給數(shù)字電路部分提供一個復位信號，以初始化數(shù)字邏輯內(nèi)部的狀態(tài)值，避免出現(xiàn)時序紊亂等。
[0004]傳統(tǒng)的上電復位電路一般由延時部分和脈沖產(chǎn)生部分組成，采用RC充電電路組成延時部分，通常需要比較大的電阻和電容，這對IC的面積控制不利。
[0005]常見的“單邊上電復位”電路如圖1所示，基于電容兩端的電壓不能突變的原理，節(jié)點A隨著電源電壓VDD的上升一直給電容Cl充電。當節(jié)點A的電壓小于后級反相器Il的翻轉閾值時，輸出信號POR為低電平，對芯片進行復位；當節(jié)點A的電壓大于后級反相器Il的翻轉閾值時，輸出信號POR為高電平，復位結束?！皢芜吷想姀臀弧彪娐返目垢蓴_能力差，在VDD波動時也會產(chǎn)生復位脈沖。
[0006]“雙邊上電復位”電路如圖2所示，它的復位脈沖寬度由MOS器件和電容決定。與“單邊上電復位”電路相比，“雙邊上電復位”電路的穩(wěn)定性稍好一些,對VDD的波動也有一定的抗干擾能力。改進的“雙邊上電復位”電路如圖3所示，與圖2相比，它的復位脈沖寬度大大增加，因此在要求一定復位寬度的前提下，可以相對減小電路的面積，降低成本。
[0007]圖1?圖3所示的上電復位電路有一個共同的缺點，即“沒有穩(wěn)定的起拉電壓”。如果電源電壓VDD的上升時間大于RC的充電時間，復位脈沖的高度有可能達不到數(shù)字邏輯部分初始化的要求。圖4所示的電路給出了一種有效的解決方案，電路中兩個級聯(lián)的PMOS 二極管具有電源電壓檢測的功能，只有當電源電壓VDD大于兩個PMOS管的閾值電壓之和時，節(jié)點A才會給電容Cl進行充電。但是圖4也有明顯的缺點:首先在芯片穩(wěn)定工作階段，兩個PMOS 二極管始終處于導通狀態(tài)，這樣就存在一個較大的直流通路，不符合低功耗設計的要求；其次，因為PMOS器件的閾值電壓受PVT的影響較大，所以圖4雖然具備了“起拉電壓”的功能，但是它的變化范圍較大，嚴重制約芯片的性能。

【發(fā)明內(nèi)容】

[0008]針對現(xiàn)有技術方案存在的缺陷，本發(fā)明提供了一種超低靜態(tài)功耗、高可靠性、穩(wěn)定起拉電壓的上電復位電路。[0009]為了實現(xiàn)上述目的，本發(fā)明是通過如下的技術方案來實現(xiàn)的:
[0010]本發(fā)明包括節(jié)點初始化及延遲電路、電源電壓檢測電路和脈沖產(chǎn)生電路。所述節(jié)點初始化及延遲電路的第一輸入端接電源電壓，第一輸出端接電源電壓檢測電路的第一輸出端和脈沖產(chǎn)生電路的第二輸入端，它主要是對上電復位電路中的節(jié)點進行初始化設置，并產(chǎn)生一定的延時。所述電源電壓檢測電路的第一輸入端接電源電壓，第一輸出端接節(jié)點初始化及延遲電路的第一輸出端和脈沖產(chǎn)生電路的第二輸入端，它通過實時檢測，判斷電源電壓是否大于起拉電壓；所述脈沖產(chǎn)生電路的第一輸入端接電源電壓，第二輸入端接節(jié)點初始化及延遲電路的第一輸出端和電源電壓檢測電路的第一輸出端，脈沖產(chǎn)生電路的第一輸出端即上電復位電路輸出的復位指不信號。
[0011]上述電源電壓檢測電路包括第零PMOS管、第一 PMOS管、第二 PMOS管、第三PMOS管、第四NMOS管、第五NMOS管、第零電阻。第零PMOS管、第一 PMOS管、第二 PMOS管、第三PMOS管的柵極均接地；第零PMOS管、第二 PMOS管的源極均接電源電壓；第零PMOS管的漏極接第一 PMOS管的源極；第二 PMOS管的漏極接第三PMOS管的源極；第四NMOS管的柵極和漏極相連，同時連接第一 PMOS管的漏極和第五NMOS管的柵極，其源極接地；第五NMOS管的漏極接第三PMOS管的漏極，同時作為電源電壓檢測電路的第一輸出端，其源極接第零電阻的一個輸入端，第零電阻的另一個輸入端接地。
[0012]上述節(jié)點初始化及延遲電路包括第六PMOS管、第七PMOS管、第八NMOS管、第九PMOS管、第十NMOS管、第十一 NMOS管、第零電容。第六PMOS管的柵極接地，其源極接電源電壓，漏極接第七PMOS管的源極；第七PMOS管的柵極接地，其漏極接第零電容的一個輸入端，同時接第八NMOS管的柵極和源極、第九PMOS管的柵極、第十NMOS管的柵極；第零電容的另一個輸入端接地；第八NMOS管的柵極和源極相連，其漏極接電源電壓；第九PMOS管的源極接電源電壓，其漏極接第十NMOS管的漏極，同時連接第十一 NMOS管的柵極；第十NMOS管的源極接地；第十一 NMOS管的源極接地，其漏極作為節(jié)點初始化及延遲電路的第一輸出端。第九PMOS管和第十NMOS管組成一個CMOS反相器。
[0013]上述脈沖產(chǎn)生電路包括第一反相器、第二反相器。第一反相器的輸入端作為脈沖產(chǎn)生電路第二輸入端，第一反相器的輸出端連接第二反相器的輸入端；第二反相器的輸出端即上電復位電路最終輸出的復位指示信號。脈沖產(chǎn)生電路的第一輸入端是電源電壓。
[0014]本發(fā)明的結構簡單新穎，其核心器件均工作在亞閾值區(qū)域，具有極低的靜態(tài)功耗，它的起拉電壓穩(wěn)定，受PVT(工藝、電壓、溫度)的影響較小。非常適用于對功耗和起拉電壓敏感的芯片系統(tǒng)中，例如RFID系統(tǒng)的電子標簽芯片。
【專利附圖】

【附圖說明】
[0015]圖1~圖4為現(xiàn)有的上電復位電路的結構示意圖。
[0016]圖5為本發(fā)明的上電復位電路的結構示意圖。
[0017]圖6a為本發(fā)明的上電復位電路，在電源電壓上升階段，節(jié)點A和節(jié)點B的電壓波形曲線。
[0018]圖6b為本發(fā)明的上電復位電路，在電源電壓上升階段，電流I?和電流Im5的電流波形曲線?！揪唧w實施方式】
[0019]為使本發(fā)明實現(xiàn)的技術手段、創(chuàng)作特征、達成目的與功效易于理解，下面結合【具體實施方式】，進一步闡述本發(fā)明。
[0020]參見圖5所示，本發(fā)明包括節(jié)點初始化及延遲電路、電源電壓檢測電路和脈沖產(chǎn)生電路。所述節(jié)點初始化及延遲電路的第一輸入端接電源電壓，第一輸出端接電源電壓檢測電路的第一輸出端和脈沖產(chǎn)生電路的第二輸入端，它主要是對上電復位電路中的節(jié)點進行初始化設置，并產(chǎn)生一定的延時。所述電源電壓檢測電路的第一輸入端接電源電壓，第一輸出端接節(jié)點初始化及延遲電路的第一輸出端和脈沖產(chǎn)生電路的第二輸入端，它通過實時檢測，判斷電源電壓是否大于起拉電壓；所述脈沖產(chǎn)生電路的第一輸入端接電源電壓，第二輸入端接節(jié)點初始化及延遲電路的第一輸出端和電源電壓檢測電路的第一輸出端，脈沖產(chǎn)生電路的第一輸出端即上電復位電路輸出的復位指示信號。
[0021]上述電源電壓檢測電路包括第零PMOS管、第一 PMOS管、第二 PMOS管、第三PMOS管、第四NMOS管、第五NMOS管、第零電阻。第零PMOS管、第一 PMOS管、第二 PMOS管、第三PMOS管的柵極均接地；第零PMOS管、第二 PMOS管的源極均接電源電壓；第零PMOS管的漏極接第一 PMOS管的源極；第二 PMOS管的漏極接第三PMOS管的源極；第四NMOS管的柵極和漏極相連，同時連接第一 PMOS管的漏極和第五NMOS管的柵極，其源極接地；第五NMOS管的漏極接第三PMOS管的漏極，同時作為電源電壓檢測電路的第一輸出端，其源極接第零電阻的一個輸入端，第零電阻的另一個輸入端接地。
[0022]上述節(jié)點初始化及延遲電路包括第六PMOS管、第七PMOS管、第八NMOS管、第九PMOS管、第十NMOS管、第十一 NMOS管、第零電容。第六PMOS管的柵極接地，其源極接電源電壓，漏極接第七PMOS管的源極；第七PMOS管的柵極接地，其漏極接第零電容的一個輸入端，同時接第八NMOS管的柵極和源極、第九PMOS管的柵極、第十NMOS管的柵極；第零電容的另一個輸入端接地；第八NMOS管的柵極和源極相連，其漏極接電源電壓；第九PMOS管的源極接電源電壓，其漏極接第十NMOS管的漏極，同時連接第十一 NMOS管的柵極；第十NMOS管的源極接地；第十一 NMOS管的源極接地，其漏極作為節(jié)點初始化及延遲電路的第一輸出端。第九PMOS管和第十NMOS管組成一個CMOS反相器。
[0023]上述脈沖產(chǎn)生電路包括第一反相器、第二反相器。第一反相器的輸入端作為脈沖產(chǎn)生電路第二輸入端，第一反相器的輸出端連接第二反相器的輸入端；第二反相器的輸出端即上電復位電路最終輸出的復位指示信號。脈沖產(chǎn)生電路的第一輸入端是電源電壓。
[0024]本發(fā)明的電源電壓檢測電路中，第四NMOS管的寬長比小于第五NMOS管的寬長比，且兩者必須具備較好的匹配性。正常工作過程中，第四NMOS管和第五NMOS管始終工作在亞閾值區(qū)，消耗的電流很小。第零PMOS管、第一 PMOS管、第二 PMOS管、第三PMOS管，以及上述節(jié)點初始化及延遲電路中的第六PMOS管、第七PMOS管，都是柵極接地的寬長比極小的PMOS管，作為有源負載使用，可以明顯降低電路的面積。
[0025]本發(fā)明的工作過程可以分為如下四個階段，:
[0026](I)電源電壓VDD較低時,例如遠小于NMOS管和PMOS管的閾值電壓時，電源電壓檢測電路中的各器件均處在截止狀態(tài)，節(jié)點A和節(jié)點B的電壓均為0，上電復位電路的最終輸出端亦為低電平。
[0027](2)隨著電源電壓VDD的升高，電源電壓檢測電路中的第零PMOS管、第一 PMOS管、第四NMOS管逐漸進入弱反型區(qū)，產(chǎn)生極小的電流Im4，節(jié)點A的電壓值等于第四NMOS管的柵源電壓。此刻，因為第四NMOS管和第五NMOS管的柵極電壓相等，若忽略第零電阻的影響，且考慮到第五NMOS管的寬長比大于第四NMOS管的寬長比，則節(jié)點B的電壓小于節(jié)點A的電壓。
[0028](3)電源電壓VDD進一步升高，第四NMOS管和第五NMOS管的漏電流IM4、Im5逐漸增大，第零電阻不能夠再被忽略，此時第五NMOS管受體效應和柵源電壓的影響，漏電流Im5的增速小于漏電流Im4的增速。因為第四NMOS管和第五NMOS管的漏端負載完全相同，使得節(jié)點B的電壓值增大得比節(jié)點A更快。當節(jié)點A和節(jié)點B的電壓值相等時，此刻對應的電源電壓VDD即為上電復位電路的起拉電壓。
[0029](4)電源電壓VDD大于上電復位電路的起拉電壓后繼續(xù)增大，則復位指示信號從低電平翻轉為高電平。復位信號為高電平時表示復位操作結束。
[0030]圖6a和圖6b分別給出了本發(fā)明在電源電壓VDD上電的不同階段，電源電壓檢測電路中節(jié)點A和節(jié)點B的電壓波形，以及第四NMOS管和第五NMOS管的漏電流IM4、Im5的電流波形。
[0031]本發(fā)明的節(jié)點初始化及延遲電路中，第六PMOS管、第七PMOS管、第零電容組成一個RC延遲網(wǎng)絡?；陔娙輧啥说碾妷翰荒芡蛔兊脑恚陔娫措妷篤DD上電的初始階段，節(jié)點C的電壓是0，之后通過第六PMOS管和第七PMOS管，對其持續(xù)充電。但是只要節(jié)點C的電壓小于第九PMOS管和第十NMOS管組成反相器的翻轉閾值，則初始化及延遲電路均會實現(xiàn)對節(jié)點B的賦初值操作。第八NMOS管接成反向二極管的形式，主要是當電源電壓下降時，通過第八NMOS管實現(xiàn)對節(jié)點C的放電操作。
[0032]本發(fā)明的脈沖產(chǎn)生電路，主要由第一反相器和第二反相器級聯(lián)組成。它一方面可以對產(chǎn)生的復位脈沖進行整形，另一方面也可以增強復位信號的驅動能力。
·[0033]本發(fā)明的上電復位電路，在復位結束、芯片進入待機狀態(tài)后，所消耗的靜態(tài)電流很小，從而實現(xiàn)了超低功耗的要求。上電復位電路在正常工作時，具有非常穩(wěn)定的起拉電壓Vt，其具體的表達式是:
【權利要求】
1.一種超低功耗的上電復位電路，其特征在于，該電路包括節(jié)點初始化及延遲電路、電源電壓檢測電路和脈沖產(chǎn)生電路,其中: 節(jié)點初始化及延遲電路的第一輸入端接電源電壓，第一輸出端接電源電壓檢測電路的第一輸出端和脈沖產(chǎn)生電路的第二輸入端，節(jié)點初始化及延遲電路對上電復位電路中的節(jié)點進行初始化設置，并產(chǎn)生一定的延時； 電源電壓檢測電路的第一輸入端接電源電壓，第一輸出端接節(jié)點初始化及延遲電路的第一輸出端和脈沖產(chǎn)生電路的第二輸入端，電源電壓檢測電路通過實時檢測，判斷電源電壓是否大于起拉電壓； 脈沖產(chǎn)生電路的第一輸入端接電源電壓，第二輸入端接節(jié)點初始化及延遲電路的第一輸出端和電源電壓檢測電路的第一輸出端，脈沖產(chǎn)生電路的第一輸出端即上電復位電路輸出的復位指示信號。
2.根據(jù)權利要求1所述的電路，其特征在于，所述電源電壓檢測電路包括第零PMOS管、第一 PMOS管、第二 PMOS管、第三PMOS管、第四NMOS管、第五NMOS管、第零電阻，其中: 第零PMOS管、第一 PMOS管、第二 PMOS管、第三PMOS管的柵極均接地；第零PMOS管、第二 PMOS管的源極均接電源電壓；第零PMOS管的漏極接第一 PMOS管的源極；第二 PMOS管的漏極接第三PMOS管的源極；第四NMOS管的柵極和漏極相連，同時連接第一 PMOS管的漏極和第五NMOS管的柵極，其源極接地；第五NMOS管的漏極接第三PMOS管的漏極，同時作為電源電壓檢測電路的第一輸出端，其源極接第零電阻的一個輸入端，第零電阻的另一個輸入端接地。
3.根據(jù)權利要求1所述的電路，其特征在于，所述節(jié)點初始化及延遲電路包括第六PMOS管、第七PMOS管、第八NMOS管、第九PMOS管、第十NMOS管、第十一 NMOS管、第零電容，其中:· 第六PMOS管的柵極接地，其源極接電源電壓，漏極接第七PMOS管的源極；第七PMOS管的柵極接地，其漏極接第零電容的一個輸入端，同時接第八NMOS管的柵極和源極、第九PMOS管的柵極、第十NMOS管的柵極；第零電容的另一個輸入端接地；第八NMOS管的柵極和源極相連，其漏極接電源電壓；第九PMOS管的源極接電源電壓，其漏極接第十NMOS管的漏極，同時連接第十一 NMOS管的柵極；第十NMOS管的源極接地；第十一 NMOS管的源極接地，其漏極作為節(jié)點初始化及延遲電路的第一輸出端。第九PMOS管和第十NMOS管組成一個CMOS反相器。
4.根據(jù)權利要求1所述的電路，其特征在于，所述脈沖產(chǎn)生電路包括第一反相器、第二反相器，其中: 第一反相器的輸入端作為脈沖產(chǎn)生電路第二輸入端，第一反相器的輸出端連接第二反相器的輸入端；第二反相器的輸出端即上電復位電路最終輸出的復位指示信號，脈沖產(chǎn)生電路的第一輸入端是電源電壓。
5.根據(jù)權利要求2所述的電路，其特征在于，所述第四NMOS管的寬長比小于第五NMOS管的寬長比，且兩者必須具備較好的匹配性。
6.根據(jù)權利要求3所述的電路，其特征在于，所述第六PMOS管、第七PMOS管、第零電容組成一個RC延遲網(wǎng)絡，第八NMOS管接成反向二極管的形式。
【文檔編號】H03K17/22GK103716023SQ201310636810
【公開日】2014年4月9日 申請日期:2013年12月3日 優(yōu)先權日:2013年12月3日
【發(fā)明者】范東風 申請人:北京中電華大電子設計有限責任公司