技術(shù)特征：
1.一種半導(dǎo)體集成電路，包括時鐘發(fā)生器和診斷電路，所述時鐘發(fā)生器接收參考時鐘的輸入以便基于輸入的所述參考時鐘而產(chǎn)生經(jīng)調(diào)制時鐘；其中所述時鐘發(fā)生器包括：相位比較器，所述相位比較器對所述參考時鐘的相位與反饋時鐘的相位進行比較；振蕩器，所述振蕩器接收所述經(jīng)調(diào)制時鐘的輸入，所述經(jīng)調(diào)制時鐘的振蕩頻率基于來自所述相位比較器的輸出而被控制，以及調(diào)制電路，所述調(diào)制電路接收所述經(jīng)調(diào)制時鐘的輸入以便輸出所述反饋時鐘；其中所述調(diào)制電路包括分頻器，以及向所述分頻器提供分頻比的分頻比調(diào)制電路；其中所述分頻器通過利用所述分頻比對所述振蕩器的輸出進行分頻來輸出所述反饋時鐘；其中所述分頻比調(diào)制電路被饋送以乘法計數(shù)，并且具有兩個周期中的至少一個，所述兩個周期之一是其中所述分頻比調(diào)制電路輸出大于所述乘法計數(shù)的值作為所述分頻比的周期，另一周期是其中所述分頻比調(diào)制電路輸出小于所述乘法計數(shù)的值作為所述分頻比的周期，所述分頻比調(diào)制電路還以擴展方向標識信號的形式輸出所述分頻比與所述乘法計數(shù)之間的量級關(guān)系，以及其中所述診斷電路包括對所述參考時鐘進行計數(shù)的第一計數(shù)器，以及基于所述擴展方向標識信號對所述經(jīng)調(diào)制時鐘進行計數(shù)的第二計數(shù)器。2.根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路，還包括CPU和總線；其中所述診斷電路包括調(diào)制模式指定寄存器和總線接口電路；其中所述總線接口電路以從所述CPU可訪問的方式將所述第一計數(shù)器、所述第二計數(shù)器和所述調(diào)制模式指定寄存器耦合到所述總線；其中如果所述擴展方向標識信號標識由所述調(diào)制模式指定寄存器指定的擴展的方向，則所述CPU使所述第二計數(shù)器執(zhí)行計數(shù)操作，以及其中所述CPU基于所述第一計數(shù)器和所述第二計數(shù)器的值的至少一個來診斷所述時鐘發(fā)生器的操作狀態(tài)。3.根據(jù)權(quán)利要求2所述的半導(dǎo)體集成電路，其中所述診斷電路包括使能寄存器；其中所述使能寄存器以所述CPU經(jīng)由所述總線可寫的方式被耦合到所述總線接口電路，以及其中，在所述使能寄存器保持用于阻止所述第一計數(shù)器和所述第二計數(shù)器進行計數(shù)的值的周期期間，所述第一計數(shù)器和所述第二計數(shù)器停止執(zhí)行計數(shù)操作。4.根據(jù)權(quán)利要求2所述的半導(dǎo)體集成電路，其中所述第一計數(shù)器是倒計數(shù)器，所述CPU可經(jīng)由所述總線向所述倒計數(shù)器寫入初始值，以及其中在所述第一計數(shù)器具有正值的周期期間，所述第二計數(shù)器執(zhí)行計數(shù)操作。5.根據(jù)權(quán)利要求2所述的半導(dǎo)體集成電路，其中所述第二計數(shù)器是倒計數(shù)器，所述CPU可經(jīng)由所述總線向所述倒計數(shù)器寫入初始值，以及其中在所述第二計數(shù)器具有正值的周期期間，所述第一計數(shù)器執(zhí)行計數(shù)操作。6.根據(jù)權(quán)利要求4所述的半導(dǎo)體集成電路，其中當(dāng)所述第一計數(shù)器的值變?yōu)?時，所述診斷電路向所述CPU產(chǎn)生中斷。7.根據(jù)權(quán)利要求2所述的半導(dǎo)體集成電路，其中所述CPU通過讀取所述第一計數(shù)器和所述第二計數(shù)器的值的至少一個并且通過將所讀取的值與預(yù)定范圍的值進行比較，來診斷所述時鐘發(fā)生器是否有缺陷。8.根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路，其中，還饋送有調(diào)制度，所述分頻比調(diào)制電路逐漸增加所述分頻比直到基于所述乘法計數(shù)和所述調(diào)制度而計算出的最大分頻比，并且逐漸減小所述分頻比直到基于所述乘法計數(shù)和所述調(diào)制度而計算出的最小分頻比。9.一種半導(dǎo)體集成電路，包括時鐘發(fā)生器和診斷電路，所述時鐘發(fā)生器接收參考時鐘的輸入以便基于輸入的所述參考時鐘來產(chǎn)生經(jīng)調(diào)制時鐘；其中所述時鐘發(fā)生器包括：相位比較器，所述相位比較器將所述參考時鐘的相位與反饋時鐘的相位進行比較；振蕩器，所述振蕩器輸出所述經(jīng)調(diào)制時鐘，所述經(jīng)調(diào)制時鐘的振蕩頻率基于來自所述相位比較器的輸出而被控制，以及調(diào)制電路，所述調(diào)制電路接收所述經(jīng)調(diào)制時鐘的輸入以便輸出所述反饋時鐘；其中所述調(diào)制電路包括分頻器和向所述分頻器提供分頻比的分頻比調(diào)制電路；其中所述分頻器通過利用所述分頻比對所述振蕩器的輸出進行分頻來輸出所述反饋時鐘；其中所述分頻比調(diào)制電路輸出指示調(diào)制狀態(tài)的擴展狀態(tài)信號，以及其中所述診斷電路包括基于所述擴展狀態(tài)信號對所述經(jīng)調(diào)制時鐘進行計數(shù)的計數(shù)器。10.根據(jù)權(quán)利要求9所述的半導(dǎo)體集成電路，其中所述分頻比調(diào)制電路被饋送以乘法計數(shù)，并且具有兩個周期中的至少一個，所述兩個周期之一是其中所述分頻比調(diào)制電路輸出大于所述乘法計數(shù)的值作為所述分頻比的周期，另一周期是其中所述分頻比調(diào)制電路輸出小于所述乘法計數(shù)的值作為所述分頻比的周期，所述分頻比調(diào)制電路還以所述擴展狀態(tài)信號的形式輸出所述分頻比與所述乘法計數(shù)之間的量級關(guān)系，以及其中所述診斷電路在兩種情況之一中使所述計數(shù)器對所述經(jīng)調(diào)制時鐘進行計數(shù)，所述兩種情況之一是其中所述分頻比大于所述乘法計數(shù)的情況，另一種情況是所述分頻比小于所述乘法計數(shù)的情況。11.根據(jù)權(quán)利要求10所述的半導(dǎo)體集成電路，其中，還饋送有調(diào)制度，所述分頻比調(diào)制電路逐漸增加所述分頻比直到基于所述乘法計數(shù)和所述調(diào)制度而計算出的最大分頻比，并且逐漸減小所述分頻比直到基于所述乘法計數(shù)和所述調(diào)制度而計算出的最小分頻比。12.根據(jù)權(quán)利要求9所述的半導(dǎo)體集成電路，其中所述計數(shù)器被視為第二計數(shù)器；其中所述診斷電路還包括對所述參考時鐘進行計數(shù)的第一計數(shù)器，以及其中，在使所述第一計數(shù)器和所述第二計數(shù)器在相同的周期上執(zhí)行計數(shù)操作之后，所述診斷電路基于所述第一計數(shù)器和所述第二計數(shù)器的值來診斷所述時鐘發(fā)生器是否有缺陷。13.根據(jù)權(quán)利要求9所述的半導(dǎo)體集成電路，其中所述計數(shù)器被視為第二計數(shù)器；其中所述診斷電路還包括第一計數(shù)器，所述第一計數(shù)器被指定以第一正初始值并且根據(jù)所述參考時鐘進行倒計數(shù)，以及其中所述診斷電路在所述第一計數(shù)器的計數(shù)值為正的周期期間使所述第二計數(shù)器執(zhí)行計數(shù)操作，此后基于所述第二計數(shù)器的計數(shù)值來診斷所述時鐘發(fā)生器是否有缺陷。14.根據(jù)權(quán)利要求9所述的半導(dǎo)體集成電路，其中所述計數(shù)器被視為第二計數(shù)器；其中所述診斷電路還包括對所述參考時鐘進行計數(shù)的第一計數(shù)器；其中所述第二計數(shù)器被指定以第二正初始值，并且根據(jù)所述經(jīng)調(diào)制時鐘進行倒計數(shù)，以及其中所述診斷電路在所述第二計數(shù)器的計數(shù)值為正的周期期間使所述第一計數(shù)器執(zhí)行計數(shù)操作，此后基于所述第一計數(shù)器的計數(shù)值來診斷所述時鐘發(fā)生器是否有缺陷。