專利名稱：可編程50%占空比分頻器的制作方法
可編程50%占空比分頻器技術(shù)領(lǐng)域
本發(fā)明主要涉及到鎖相環(huán)等需要對(duì)時(shí)鐘進(jìn)行分頻處理的集成電路設(shè)計(jì)領(lǐng)域，特指 一種可編程50%占空比分頻器。
背景技術(shù)：
可編程分頻器廣泛應(yīng)用于對(duì)時(shí)鐘進(jìn)行分頻處理的集成電路中，是頻率綜合鎖相環(huán) 中的關(guān)鍵模塊之一。如圖1所示，在頻率綜合鎖相環(huán)中通過對(duì)壓控振蕩器(VCO)輸出的時(shí)鐘 信號(hào)進(jìn)行分頻，然后與參考信號(hào)進(jìn)行鑒頻鑒相，使分頻后的時(shí)鐘與參考時(shí)鐘在頻率和相位 上完全對(duì)齊，從而實(shí)現(xiàn)頻率綜合與鎖相的功能。通常鎖相環(huán)的輸出時(shí)鐘需要進(jìn)行小數(shù)倍頻， 這就需要將VCO的輸出時(shí)鐘經(jīng)過后分頻器進(jìn)行分頻，以達(dá)到需要的頻率。在實(shí)際的應(yīng)用中， 鎖相環(huán)的輸出時(shí)鐘頻率與參考時(shí)鐘頻率的倍頻關(guān)系會(huì)根據(jù)應(yīng)用進(jìn)行調(diào)整，這種倍頻關(guān)系可 調(diào)整功能必須通過調(diào)整鎖相環(huán)中可編程分頻器的分頻比來實(shí)現(xiàn)。
分頻器的核心模塊為計(jì)數(shù)器，分頻的基本原理為對(duì)于一個(gè)N分頻的分頻器，首先 對(duì)輸入時(shí)鐘周期進(jìn)行計(jì)數(shù)，當(dāng)計(jì)數(shù)值達(dá)到N后，在輸出端產(chǎn)生一個(gè)時(shí)鐘，這樣就保證了分頻 器輸出時(shí)鐘頻率為輸入時(shí)鐘頻率的N分之一。可編程分頻器的分頻原理與上述分頻原理相 同，只是在計(jì)數(shù)時(shí)，計(jì)數(shù)器的計(jì)數(shù)值可以通過編程進(jìn)行控制，可編程分頻器根據(jù)計(jì)數(shù)控制端 給定的編碼值進(jìn)行計(jì)數(shù)，給定的編碼值不同，則計(jì)數(shù)值不同。對(duì)于分頻器的輸出時(shí)鐘，占空 比是一個(gè)非常重要的性能參數(shù)，通常基本的分頻器輸出時(shí)鐘的占空比通過判斷計(jì)數(shù)器的計(jì) 數(shù)值來控制，在N個(gè)原始時(shí)鐘周期中，如果輸出時(shí)鐘在第M個(gè)原始時(shí)鐘時(shí)電平發(fā)生跳變，則 輸出時(shí)鐘的占空比為M/N。這樣，對(duì)于偶數(shù)分頻比，M等于N/2時(shí)，占空比為50%，對(duì)于奇數(shù) 分頻比，N/2為小數(shù)，M只能為N/2士 1/2。所以對(duì)于基本的分頻器在奇數(shù)分頻時(shí)，其輸出時(shí) 鐘的占空比不等于50%，分頻比越小，占空比越差，在三分頻時(shí)，其占空比最差，僅為33%或 66%。在奇數(shù)分頻時(shí)，要實(shí)現(xiàn)50%占空比時(shí)鐘輸出就需要改變計(jì)數(shù)器的結(jié)構(gòu)，或者增加輔助 電路。目前主要的方法可以分為兩種一種是模擬的方法，通過比較分頻器輸出時(shí)鐘高低電 平的寬度差，產(chǎn)生反饋信號(hào)對(duì)時(shí)鐘的高低電平比例進(jìn)行調(diào)節(jié)，從而達(dá)到50%的占空比。其實(shí) 現(xiàn)通常為讓時(shí)鐘高低電平分別控制相同大小的電流，對(duì)電容進(jìn)行充放電，將電容的輸出電 壓反饋到占空比調(diào)整單元調(diào)整時(shí)鐘的占空比，當(dāng)電容上的電壓穩(wěn)定后，電容的充放電達(dá)到 平衡，因?yàn)楦叩碗娖娇刂频某浞烹婋娏鞔笮∠嗟?，所以保證了穩(wěn)定后時(shí)鐘的高低電平的寬 度相等；另一種是數(shù)字的方法，其原理為采用一個(gè)可以計(jì)0.5周期的小數(shù)計(jì)數(shù)器，讓輸出時(shí) 鐘的電平在N/2士 1/2個(gè)原始時(shí)鐘周期處發(fā)生跳變，從而保證了輸出時(shí)鐘的高低電平寬度 相等。對(duì)于模擬的方法，在比較輸出時(shí)鐘的高低電平差時(shí)需要電容，而在集成電路中實(shí)現(xiàn)電 容的代價(jià)一般都比較大，這樣將直接增加芯片的面積，而且模擬的方法在輸出頻率較高時(shí) 其調(diào)節(jié)的精度有限。對(duì)于數(shù)字的方法，需要設(shè)計(jì)0. 5周期的小數(shù)計(jì)數(shù)器，限制了分頻器的工 作頻率，增加了計(jì)數(shù)器的設(shè)計(jì)難度，對(duì)于可編程分頻器，其必然會(huì)降低可編程分頻器分頻系 數(shù)的調(diào)節(jié)范圍。發(fā)明內(nèi)容
本發(fā)明解決的問題在于針對(duì)現(xiàn)有技術(shù)存在的問題，本發(fā)明提供一種代價(jià)小、易實(shí) 現(xiàn)、廣泛適用于目前已有的基本可編程分頻器結(jié)構(gòu)的可編程50%占空比分頻器。
為解決上述技術(shù)問題，本發(fā)明提出的解決方案為一種可編程50%占空比分頻器， 其特征在于基本可編程分頻器、采樣電路、D觸發(fā)器、延時(shí)緩沖鏈、奇偶判定電路、二選一 多路選擇器，其中基本可編程分頻器的時(shí)鐘輸入端連接到輸入時(shí)鐘CLKIN，分頻比控制端連 接到分頻比控制信號(hào)CW :N]，采樣電路的數(shù)據(jù)輸入端連接到基本可編程分頻器的輸出端， 時(shí)鐘輸入端連接到輸入時(shí)鐘CLK，延時(shí)緩沖鏈的輸入端連接到時(shí)鐘輸入端CLK，D觸發(fā)器的 復(fù)位端與數(shù)據(jù)輸入端連接到采樣電路的輸出端，D觸發(fā)器的時(shí)鐘輸入端連接到延時(shí)緩沖鏈 的輸出端，奇偶判斷電路的輸入連接到分頻比控制信號(hào)CW :N]，二選一多路選擇器的選擇 輸入端連接到奇偶判斷電路的輸出端，二選一多路選擇器的兩個(gè)選通輸入端分別連接到基 本可編程分頻器的輸出端與D觸發(fā)器的輸出端。其基本原理為針對(duì)原有的可編程分頻器奇 數(shù)分頻時(shí)的輸出時(shí)鐘進(jìn)行調(diào)整，消除其高低電平間的寬度差。首先，輸入時(shí)鐘CLK的占空比 為50%，當(dāng)分頻比為偶數(shù)分頻時(shí)，基本可編程分頻器的輸出時(shí)鐘的占空比為50%，當(dāng)分頻比 為奇數(shù)時(shí)，基本可編程分頻器的輸出時(shí)鐘的高低電平相差一個(gè)輸入時(shí)鐘周期寬度。然后基 本可編程分頻器輸出的低頻時(shí)鐘經(jīng)過采樣電路的采樣，與延時(shí)緩沖鏈輸出的高頻時(shí)鐘的邊 沿對(duì)齊。最后采樣電路輸出的低頻時(shí)鐘的高低電平經(jīng)過D觸發(fā)器調(diào)整1/2個(gè)原始時(shí)鐘周期， 對(duì)于奇數(shù)分頻比則得到50%占空比時(shí)鐘。奇偶判定電路判斷基本可編程分頻器的分頻比， 如分頻比為偶數(shù)，則控制二選一多路選擇器選通基本可編程分頻器輸出的低頻時(shí)鐘作為輸 出時(shí)鐘，如果分頻比為奇數(shù)，則控制二選一多路選擇器選通D觸發(fā)器輸出的低頻時(shí)鐘作為 輸出時(shí)鐘。
與現(xiàn)有技術(shù)相比，本發(fā)明的優(yōu)點(diǎn)在于1.廣泛適用于目前已有的可編程分頻器結(jié)構(gòu)，可以實(shí)現(xiàn)寬分頻系數(shù)調(diào)節(jié)范圍的50%占 空比可編程分頻器；2.由于不需要0.5周期計(jì)數(shù)器，所以增加了可編程計(jì)數(shù)器的最高工作頻率；3.對(duì)于50%占空比的原始時(shí)鐘，分頻后的時(shí)鐘占空比理論上可以精確達(dá)到50%，對(duì)于非 50%占空比的原始時(shí)鐘，奇數(shù)分頻后的時(shí)鐘占空比將有所改善；4.結(jié)構(gòu)簡(jiǎn)單，實(shí)現(xiàn)代價(jià)小。


圖1是基本的鎖相環(huán)結(jié)構(gòu)示意圖； 圖2是可編程50%占空比分頻器；圖3是時(shí)鐘占空比調(diào)節(jié)理論波形。
具體實(shí)施方式
以下將結(jié)合附圖與具體實(shí)施對(duì)本發(fā)明作進(jìn)一步說明。
如圖2所示，本發(fā)明一種可編程50%占空比分頻器，它包括基本可編程分頻器、采 樣電路、D觸發(fā)器、延時(shí)緩沖鏈、奇偶判定電路、二選一多路選擇器。首先，CLKIN為50%占空比的原始時(shí)鐘，經(jīng)過基本可編程分頻器后，對(duì)于偶數(shù)分頻比其輸出為50%占空比的低頻時(shí) 鐘，對(duì)于奇數(shù)分頻比其輸出為高低電平相差一個(gè)原始時(shí)鐘周期的低頻時(shí)鐘。對(duì)于偶數(shù)分頻 比，其輸出時(shí)鐘占空比已達(dá)到要求。對(duì)于奇數(shù)分頻比基本可編程分頻器的輸出時(shí)鐘的占空 比可分為兩種情況，第一種為高電平比低電平寬一個(gè)原始時(shí)鐘周期寬度，第二種為低電平 比高電平寬一個(gè)原始時(shí)鐘周期寬度。對(duì)于第一種情況，采樣電路采用原始時(shí)鐘的上升沿對(duì) 基本可編程分頻器分頻后的低頻時(shí)鐘進(jìn)行采樣，由于采樣電路本身存在延時(shí)，采樣電路輸 出的低頻時(shí)鐘的跳變沿比原始時(shí)鐘的上升沿仍然要滯后一個(gè)采樣電路延時(shí)，所以將原始時(shí) 鐘經(jīng)過一個(gè)延時(shí)緩沖鏈延時(shí)，該延時(shí)緩沖鏈的延時(shí)路徑與采樣電路輸出的延時(shí)路徑匹配， 從而延時(shí)緩沖鏈輸出的高頻時(shí)鐘的上升沿與采樣電路輸出的低頻時(shí)鐘的跳變沿完全對(duì)齊， 如圖3所示。然后將采樣電路的輸出連接到D觸發(fā)器的復(fù)位端與D輸入端，將延時(shí)緩沖鏈 輸出連接到D觸發(fā)器的時(shí)鐘輸入端，其中該D觸發(fā)器為下降沿觸發(fā)，在采樣電路輸出時(shí)鐘由 低電平跳變?yōu)楦唠娖綍r(shí)，D觸發(fā)器的輸出在延時(shí)緩沖鏈輸出的高頻時(shí)鐘的下降沿由低電平 跳變?yōu)楦唠娖剑?dāng)采樣電路的輸出時(shí)鐘由高電平跳變?yōu)榈碗娖綍r(shí)，對(duì)D觸發(fā)器進(jìn)行復(fù)位，所 以在采樣電路的輸出的分頻后時(shí)鐘由高電平跳變?yōu)榈碗娖綍r(shí)，D觸發(fā)器的輸出也同時(shí)由高 電平跳變到低電平。這樣就實(shí)現(xiàn)了將高電平的寬度減少半個(gè)原始時(shí)鐘周期，將低電平的寬 度增加半個(gè)原始時(shí)鐘周期，從而得到奇數(shù)分頻時(shí)50%占空比的時(shí)鐘。對(duì)于第二種低電平比 高電平寬一個(gè)原始時(shí)鐘周期的情況，其原理與第一種情況相同，將D觸發(fā)器的復(fù)位端改為 置位端即可。這樣奇數(shù)分頻比時(shí)，D觸發(fā)器的輸出時(shí)鐘為50%占空比，偶數(shù)分頻比時(shí)，基本 可編程分頻器的輸出時(shí)鐘為50%占空比，所以需要對(duì)分頻比的奇偶進(jìn)行判斷，如果為偶數(shù) 分頻比，則通過多路選擇器選擇基本可編程分頻器的輸出直接作為整個(gè)分頻器的輸出，如 果為奇數(shù)分頻比，則選取D觸發(fā)器的輸出為整個(gè)分頻器的輸出。這樣對(duì)于各個(gè)分頻比，可編 程分頻器輸出時(shí)鐘的占空比都為50%。
權(quán)利要求
1.一種可編程50%占空比分頻器，其特征在于基本可編程分頻器、采樣電路、D觸發(fā) 器、延時(shí)緩沖鏈、奇偶判定電路、二選一多路選擇器，其中基本可編程分頻器的時(shí)鐘輸入端 連接到輸入時(shí)鐘(CLKIN)，分頻比控制端連接到分頻比控制信號(hào) (CW :N])，采樣電路的 數(shù)據(jù)輸入端連接到基本可編程分頻器的輸出端，時(shí)鐘輸入端連接到輸入時(shí)鐘(CLKIN)，延時(shí) 緩沖鏈的輸入端連接到輸入時(shí)鐘(CLKIN)，D觸發(fā)器的復(fù)位端與數(shù)據(jù)輸入端連接到采樣電 路的輸出端，D觸發(fā)器的時(shí)鐘輸入端連接到延時(shí)緩沖鏈的輸出端，奇偶判定電路的輸入連接 到分頻比控制信號(hào)(CW :N])，二選一多路選擇器的選擇輸入端連接到奇偶判斷電路的輸 出端，二選一多路選擇器的兩個(gè)選通輸入端分別連接到基本可編程分頻器的輸出端與D觸 發(fā)器的輸出端。
2.根據(jù)權(quán)利要求1所述的可編程50%占空比分頻器，其中輸入時(shí)鐘(CLKIN)的占空比 為50%，當(dāng)分頻比為偶數(shù)分頻時(shí)，基本可編程分頻器的輸出時(shí)鐘的占空比為50%，當(dāng)分頻比 為奇數(shù)時(shí)，基本可編程分頻器的輸出時(shí)鐘的高低電平相差一個(gè)輸入時(shí)鐘周期寬度，采樣電 路與D觸發(fā)器的觸發(fā)沿相反，基本可編程分頻器輸出的低頻時(shí)鐘經(jīng)過采樣電路采樣，與延 時(shí)緩沖鏈輸出的高頻時(shí)鐘的邊沿對(duì)齊，采樣電路輸出的低頻時(shí)鐘經(jīng)過D觸發(fā)器消除高低電 平的寬度差后，得到50%占空比時(shí)鐘，奇偶判定電路判斷基本可編程分頻器的分頻比，如分 頻比為偶數(shù)，則控制二選一多路選擇器選通基本可編程分頻器輸出的低頻時(shí)鐘作為輸出時(shí) 鐘(CLKOUT)，如果分頻比為奇數(shù)，則控制二選一多路選擇器選通D觸發(fā)器輸出的低頻時(shí)鐘 作為輸出時(shí)鐘(CLKOUT)。
全文摘要
本發(fā)明公開了一種可編程50%占空比分頻器。其包括基本可編程分頻器、采樣電路、D觸發(fā)器、延時(shí)緩沖鏈、奇偶判定電路和二選一多路選擇器。針對(duì)可編程分頻器奇數(shù)分頻時(shí)，其輸出時(shí)鐘的占空比問題，本發(fā)明采用基本的可編程分頻器對(duì)原始時(shí)鐘進(jìn)行分頻，當(dāng)偶數(shù)分頻時(shí)輸出50%占空比時(shí)鐘，當(dāng)奇數(shù)分頻時(shí)輸出高低電平相差一個(gè)原始時(shí)鐘周期的時(shí)鐘，然后對(duì)奇數(shù)分頻時(shí)鐘的高低電平分別加減半個(gè)原始時(shí)鐘周期，產(chǎn)生50%占空比的奇數(shù)分頻時(shí)鐘，從而實(shí)現(xiàn)可編程分頻器對(duì)任意分頻比輸出50%占空比時(shí)鐘。
文檔編號(hào)H03K23/50GK102035540SQ201010552100
公開日2011年4月27日 申請(qǐng)日期2010年11月19日 優(yōu)先權(quán)日2010年11月19日
發(fā)明者李俊豐, 石大勇, 蔣仁杰, 譚曉強(qiáng), 郭斌, 陳寶民, 陳怒興 申請(qǐng)人:長(zhǎng)沙景嘉微電子有限公司