專利名稱：用于td-scdma和4g終端的脈沖密度調(diào)制器的制作方法
用于TD-SCDMA和4G終端的脈沖密度調(diào)制器技術(shù)領(lǐng)域
本發(fā)明提出一種用于TD-SCDMA、B3G (Beyond 3G)、4G (第四代移動(dòng)通信)終端的 脈沖密度調(diào)制器，屬移動(dòng)通信技術(shù)制造領(lǐng)域。
背景技術(shù)：
在數(shù)字信號(hào)處理中，常常需要將多位數(shù)字信號(hào)轉(zhuǎn)化為一位數(shù)字信號(hào)。例如，在通信 領(lǐng)域，接收器接收到經(jīng)過(guò)編碼的數(shù)字語(yǔ)音信號(hào)，需將它轉(zhuǎn)化為模擬信號(hào)，即將原來(lái)的模擬語(yǔ) 音信號(hào)復(fù)原。經(jīng)過(guò)編碼的語(yǔ)音信號(hào)，通常是多位的比特流。因此，如何將多位比特流轉(zhuǎn)化為 模擬語(yǔ)音信號(hào)，便成為保證通信質(zhì)量的關(guān)鍵。又如，在一些控制電路中，控制信號(hào)是經(jīng)過(guò)計(jì) 算生成的多位數(shù)字信號(hào)，而這些數(shù)字信號(hào)必須轉(zhuǎn)化為模擬信號(hào)才能對(duì)電路進(jìn)行控制。因此， 如何將多位數(shù)字信號(hào)轉(zhuǎn)化為符合實(shí)際要求的模擬信號(hào)，則成為控制電路設(shè)計(jì)者最關(guān)心的問(wèn) 題。
在傳統(tǒng)的電路設(shè)計(jì)中，面對(duì)上述問(wèn)題時(shí)，通常選擇使用由多個(gè)分離的電子元器件 組成的D/A轉(zhuǎn)換器，有時(shí)我們也稱它為靜態(tài)D/A轉(zhuǎn)換器。但是由于靜態(tài)D/A轉(zhuǎn)換器的組成 結(jié)構(gòu)，決定了它在系統(tǒng)中，必須占用一定的空間及消耗一定量的功率。于是在那些要求攜帶 方便的系統(tǒng)方案中，靜態(tài)D/A轉(zhuǎn)換器就不得不被替換掉。
于是人們選擇所謂“數(shù)字基礎(chǔ)”的D/A轉(zhuǎn)換器。而用于數(shù)字D/A轉(zhuǎn)換的方法有2 種PWM (Pulse Width Modulation)脈沖寬度調(diào)制和 PDM (Pulse Density Modulation)脈 沖密度調(diào)制。這種數(shù)字D/A轉(zhuǎn)換器所占用的物理空間比較小，消耗的功率也比較小。因此， 適用于對(duì)系統(tǒng)硬件大小以及功耗要求比較嚴(yán)格的系統(tǒng)。
早在20世紀(jì)40年代，PWM就開始被應(yīng)用在電話中。由于PWM的局限性，人們?cè)?二十年后，提出了 PDM調(diào)制方法。但由于當(dāng)時(shí)的應(yīng)用市場(chǎng)尚不成規(guī)模，因而這種調(diào)制方法一 直未能得到廣泛的關(guān)注和應(yīng)用。近年來(lái)，由于數(shù)字技術(shù)在各個(gè)領(lǐng)域里得到了廣泛的應(yīng)用，數(shù) 字產(chǎn)品飛速發(fā)展，數(shù)字信號(hào)處理開始得到越來(lái)越多的關(guān)注。于是PDM調(diào)制技術(shù)重新得到重 視，并被應(yīng)用在不同的領(lǐng)域中。
PDM是一種在數(shù)字領(lǐng)域提供模擬信號(hào)的調(diào)制方法。在PDM信號(hào)中，邏輯“ 1 ”表示單 個(gè)脈沖，邏輯“ 0 ”表示沒(méi)有脈沖。通常邏輯“ 1 ”和邏輯“ 0 ”是不連續(xù)的，邏輯“ 1 ”比較均勻 地分布在每個(gè)調(diào)制信號(hào)周期里。其中單個(gè)脈沖并不表示幅值，而一系列脈沖的密度才對(duì)應(yīng) 于模擬信號(hào)中的幅值。完全由“1”組成的PDM信號(hào)對(duì)應(yīng)于幅值為正的電壓；而完全由“0” 組成的PDM信號(hào)則對(duì)應(yīng)于負(fù)幅值的電壓；由“ 1”和“0”交替組成的信號(hào)則對(duì)應(yīng)于0幅值的 電壓。
數(shù)字信號(hào)經(jīng)過(guò)PDM調(diào)制后，經(jīng)過(guò)一個(gè)簡(jiǎn)單的低通濾波器就可以實(shí)現(xiàn)數(shù)字信號(hào)的數(shù) 模轉(zhuǎn)換。在RC濾波電路中，選用不同的R、C值，對(duì)于調(diào)制結(jié)果的精度以及上升沿和下降沿 的持續(xù)時(shí)間有很大的影響。因此，合理選取R、C值，使得交流成分的大小和響應(yīng)速度都能夠 滿足實(shí)際應(yīng)用的要求，這是系統(tǒng)設(shè)計(jì)的關(guān)鍵。
在近幾年里，PDM技術(shù)廣泛地應(yīng)用于數(shù)字系統(tǒng)的各個(gè)領(lǐng)域中。在通信領(lǐng)域，許多通3信工具中的語(yǔ)音信號(hào)還原都使用了 PDM技術(shù)。
幾乎所有CDMA手機(jī)中，都使用了 PDM的專利技術(shù)。在控制領(lǐng)域，許多控制單元如 電源管理中PDM技術(shù)也有應(yīng)用。在音頻電子領(lǐng)域，PDM技術(shù)也得到了廣泛的應(yīng)用，如許多 消費(fèi)電子產(chǎn)品中的數(shù)字化麥克風(fēng)。
當(dāng)然，PDM技術(shù)也有其局限性。例如，當(dāng)需要調(diào)制的數(shù)字信號(hào)位數(shù)增加時(shí)，調(diào)制周 期就相應(yīng)變長(zhǎng)，濾波器的響應(yīng)速度也相應(yīng)變慢。而在應(yīng)用于D/A轉(zhuǎn)換的調(diào)制方法中，PDM技 術(shù)無(wú)疑是一種比較理想的調(diào)制方法。發(fā)明內(nèi)容
圖1是本設(shè)計(jì)提出的用于TD-SCDMA、Bey0nd 3G、4G終端的脈沖密度調(diào)制系統(tǒng)組成 框圖。該脈沖密度調(diào)制系統(tǒng)由以下部件構(gòu)成(1)以DSP為核心的控制器(編號(hào)101)(2)脈沖密度調(diào)制器PDM(102)(3)時(shí)鐘生成器(103)(4)脈沖密度調(diào)制器片外RC低通濾波器(104)其中，DSPlOl為脈沖密度調(diào)制器PDM 102提供控制信號(hào)，控制脈沖密度調(diào)制器PDM 102 輸出信號(hào)的電平幅度以及輸出信號(hào)的刷新速率。時(shí)鐘生成器103為脈沖密度調(diào)制器PDM 102提供工作時(shí)鐘信號(hào)。片外RC低通濾波器104則用于將脈沖密度調(diào)制器PDM 102的輸出 轉(zhuǎn)換成模擬信號(hào)。
在上述脈沖密度調(diào)制系統(tǒng)中，脈沖密度調(diào)制器PDM 102由以下部件構(gòu)成(如圖2 所示)(1)DSP接口 201 ；(2)時(shí)鐘門控單元203；(3)時(shí)鐘分頻器202；(4)累加器204；(5)或門205 ；(6)輸出寄存器206；(7)復(fù)位電路208；(8)輸出控制電路207。
如圖2所示。
在上述組成中，DSP接口 201，作為脈沖密度調(diào)制器PDM 102與外部的DSPlOl之間 的輸入輸出接口，對(duì)外與DSPlOl之間具有連接接口，對(duì)內(nèi)則與PDM 102內(nèi)部的時(shí)鐘分頻器 202、累加器204、或門205、復(fù)位電路208之間具有信號(hào)連接關(guān)系。
時(shí)鐘門控單元203從外部時(shí)鐘生成器103接收時(shí)鐘信號(hào)，同時(shí)從外部時(shí)鐘生成 器103接收PDM時(shí)鐘使能控制信號(hào)，在PDM時(shí)鐘使能控制信號(hào)的作用下，對(duì)外部時(shí)鐘生成 器103輸入的時(shí)鐘信號(hào)進(jìn)行門控，產(chǎn)生脈沖密度調(diào)制器PDM102內(nèi)部的工作時(shí)鐘信號(hào)，并將 PDM102內(nèi)部的工作時(shí)鐘信號(hào)輸出到時(shí)鐘分頻器202、累加器204、輸出寄存器206、復(fù)位電路 208。
時(shí)鐘分頻器202從時(shí)鐘門控單元203接收工作時(shí)鐘信號(hào)，從DSP接口 201接收時(shí)鐘分頻控制信號(hào)，在時(shí)鐘分頻控制信號(hào)的作用下，利用其內(nèi)部計(jì)數(shù)器完成分頻，將分頻輸出 信號(hào)提供給累加器204使用。
累加器204從DSP接口 201接收控制信號(hào)，從時(shí)鐘分頻器202接收時(shí)鐘分頻信號(hào)， 從復(fù)位電路208接收復(fù)位信號(hào)，以及從時(shí)鐘門控單元203接收工作時(shí)鐘信號(hào)。累加器204 輸出結(jié)果到或門205。
或門205對(duì)來(lái)自累加器204的累加結(jié)果以及來(lái)自DSP接口 201的信號(hào)做或運(yùn)算， 運(yùn)算結(jié)果輸出到輸出寄存器206進(jìn)行寄存。
輸出寄存器206寄存來(lái)自或門205的運(yùn)算結(jié)果，按內(nèi)部工作時(shí)鐘同步輸出到輸出 控制電路207。
輸出控制電路207接收來(lái)自輸出寄存器206的輸出，以及來(lái)自DSP接口 201的控 制信號(hào)。在來(lái)自DSP接口 201的控制信號(hào)作用下，將來(lái)自輸出寄存器206的輸出發(fā)送到外 部的RC低通濾波器104。由RC低通濾波器104完成數(shù)字量到模擬量的轉(zhuǎn)換。
復(fù)位電路208根據(jù)通過(guò)DSP接口 201接收到的來(lái)自外部DSPlOl的復(fù)位信號(hào)，并按 照PDM102內(nèi)部工作時(shí)鐘節(jié)拍，同步產(chǎn)生PDM102內(nèi)部復(fù)位信號(hào)，將PDM102內(nèi)部復(fù)位信號(hào)發(fā) 送到PDM102內(nèi)部的累加器204、時(shí)鐘分頻器202。
PDM102與外部及其內(nèi)部的詳細(xì)輸入輸出信號(hào)關(guān)系，如圖3所示。
DSP接口 201的輸入輸出信號(hào)如表1所示。
時(shí)鐘門控單元203的輸入輸出信號(hào)如表2所示。
累加器204的輸入輸出信號(hào)如表3所示。
時(shí)鐘分頻器202的輸入輸出信號(hào)如表4所示。
或門205的輸入輸出信號(hào)如表5所示。
輸出寄存器206的輸入輸出信號(hào)如表6所示。
輸出控制電路207的輸入輸出信號(hào)如表7所示。
復(fù)位電路208的輸入輸出信號(hào)如表8所示。
PDM 102輸出邏輯1和邏輯0。它的輸出是通過(guò)一個(gè)模擬低通片外濾波器產(chǎn)生一 個(gè)模擬值。當(dāng)它輸出高電平信號(hào)時(shí)，電壓非常接近電源電壓Vcc (在本設(shè)計(jì)中為3.3V)，而 當(dāng)它輸出低電平信號(hào)時(shí)，電壓非常接近于地GND電壓。
PDM 102應(yīng)具備有足夠的分辨率來(lái)執(zhí)行上述任務(wù)。目前，我們期望獲得12比特的 分辨率。并且，PDM 102可以輸出從\到Vh (其中\(zhòng)是邏輯低電平對(duì)應(yīng)的電壓，Vh是 邏輯高電平對(duì)應(yīng)的電壓)范圍內(nèi)的所有電壓值。同時(shí)，PDM 102的輸出還可以被設(shè)置成高阻 態(tài)Hi-Z (即，PDM輸出被設(shè)置成輸出禁止。輸出禁止僅在輸出腳執(zhí)行)。
PDM 102的刷新速率可以由DSPlOl用DSP軟件/固件來(lái)設(shè)置，更快的刷新速率對(duì) 應(yīng)于更短的刷新周期。
在目前的TD-SCDMA、Bey0nd 3G、4G終端中，通常會(huì)同時(shí)使用多個(gè)PDM。在多數(shù)情況 下，所有的PDM可以被分成若干組。每一組可以包含若干個(gè)PDM。每組PDM可以單獨(dú)使能。 這些組均由PDM時(shí)鐘使能信號(hào)PDM_CLK_EN信號(hào)控制。每一組PDM均有自己的復(fù)位電路。
PDM 102 運(yùn)行時(shí)使用的 VCTCXO 的頻率為 19. 6608 MHz 或者 19.68 MHz。
每次PDM 102收到DSP的復(fù)位信號(hào)時(shí)進(jìn)行復(fù)位，此時(shí)PDM 102被初始化為高阻態(tài)。
當(dāng)PDM102被設(shè)置成高軌電平輸出(Rail-Hi)或者是高阻態(tài)，PDM102的內(nèi)部時(shí)鐘分頻器202停止工作。
每一個(gè)PDM內(nèi)部的DSP接口 201主要由DSP地址總線(DSP_PDM_A)的地址譯碼器 和數(shù)據(jù)寄存器構(gòu)成。DSP接口 201完成對(duì)地址總線(DSP_PDM_A)的地址譯碼。當(dāng)譯碼出的 地址落入對(duì)應(yīng)于PDM的內(nèi)存映射時(shí)，DSP數(shù)據(jù)總線發(fā)送到DSP接口 201中的數(shù)據(jù)被寄存到 相應(yīng)的寄存器中。
每一個(gè)PDM都由其DSP接口中的一個(gè)16比特的寄存器所控制，后者被稱為PDM寄 存器。該P(yáng)DM寄存器中的存儲(chǔ)比特結(jié)構(gòu)如圖4所示。
如圖4所示，標(biāo)為“PDM Value”的比特位中的值表示在一個(gè)212周期內(nèi)高電平脈沖 的數(shù)目(處于正常模式時(shí))。DSP 101通過(guò)其與脈沖密度調(diào)制器PDM 102之間的地址總線、 數(shù)據(jù)總線寫PDM寄存器，在八到((212-1)/212) * (Vh-Vl)的范圍內(nèi)設(shè)置PDM Value值。
如圖4所示，PDM寄存器中的比特位0Ε_Β和RAIL_HI被用作模式比特，0Ε_Β和 RAIL_HI的值來(lái)自DSP的內(nèi)存映射寄存器。DSP接口 201寄存這些信號(hào)并提供給PDM內(nèi)部 相關(guān)模塊使用。
如圖4所示，要將PDM 102設(shè)置成輸出VH，需要將模式比特設(shè)置成“01”，如表9 和表11所示。(若要輸出低電平，可以將PDM模式比特設(shè)置為成“00”。)若要禁止PDM102輸出，需要0Ε_Β比特置成“1”，如表9和表11所示。
時(shí)鐘分頻比率比特位用來(lái)對(duì)輸入時(shí)鐘進(jìn)行分頻，將輸入時(shí)鐘降低到PDM刷新速 率，如表10所示。較長(zhǎng)的刷新周期可以節(jié)省電源功率，但要求在PDM輸出電路使用較大的 RC值。
該P(yáng)DM寄存器對(duì)于DSP也是可讀的。9模式比特說(shuō)明。時(shí)鐘分頻比特說(shuō)明寄存 器用法舉例。
如圖5所示，累加器模塊204由一個(gè)加法器和一個(gè)相同比特寬度的寄存器構(gòu)成。 目前該加法器是一個(gè)脈動(dòng)進(jìn)位加法器，累加器模塊204是PDM的“心臟”(即核心)。
在復(fù)位時(shí)，累加器模塊204內(nèi)部寄存器的所有比特位被置成0。否則，在獲得時(shí)鐘 使能信號(hào)(CK_EN)條件下，在每一個(gè)時(shí)鐘(CK_PDM)脈沖，累加器模塊204內(nèi)部寄存器將保持 其值等于該寄存器當(dāng)前值與PDM_VALUE相加的結(jié)果。加法器輸出的最高有效位比特即是 PDM值(該過(guò)程需要在采用輸出使能、高軌電平控制、寄存等信號(hào)等發(fā)送消息之前完成)。
如圖2和圖3所示，圖2和圖3中的時(shí)鐘分頻器202產(chǎn)生用于累加器模塊204的 時(shí)鐘使能信號(hào)(CLK_EN)。該模塊的用途是對(duì)通過(guò)分頻降低時(shí)鐘頻率來(lái)降低累加器模塊的 耗電。
為進(jìn)一步省電，當(dāng)輸出禁止或當(dāng)PDM輸出被設(shè)置成RAIL_HI模式時(shí)，時(shí)鐘分頻單元 202也被禁止輸出。
202還被用于實(shí)現(xiàn)對(duì)PDM工作時(shí)鐘分頻。利用PDM寄存器的時(shí)鐘分頻比率比特 CLK_SELECT比特設(shè)定分頻比率(請(qǐng)參見表10:時(shí)鐘分頻比特說(shuō)明)。在復(fù)位時(shí)(收到 ARST_B信號(hào))，時(shí)鐘分頻器202的值被置成0。
如圖2和圖3所示，PDM 102內(nèi)部的時(shí)鐘門控單元203還使用來(lái)自外部時(shí)鐘生成 器CLK_GEN模塊103產(chǎn)生的PDM時(shí)鐘使能信號(hào)PDM_CLK_EN信號(hào)。它使用該信號(hào)門控時(shí)鐘 CK_VCTCX0,從而獲得供給各PDM的內(nèi)部時(shí)鐘CK_PDM。
如圖6所示，利用一個(gè)一階RC濾波器實(shí)現(xiàn)對(duì)PDM輸出的片外低通濾波。
用/ Γ表示PDM輸出PDM_0UTPUT的刷新次數(shù)(即，當(dāng) CLK_EN有效時(shí)，在時(shí)鐘 CK_PDM的一個(gè)上升沿出現(xiàn)時(shí)的刷新次數(shù))，其中T是PDM刷新速率的倒數(shù)。這樣，若用表示PDM_0UTPUT在時(shí)刻的輸出電壓，用Κ )表示在時(shí)刻ζ /的模擬輸出電壓， 則不難得到V(n) = VaJn-I) (l~eT/RC) + V(n~l) eT/RC 如圖7所示。
通過(guò)建立一個(gè)圖5所示累加器的SPW (signal processing workstation，信號(hào)處 理工作站)模型，以及建立一個(gè)圖7所示電路的SPW模型，就可以在各種不同的PDM寄存器 值PDM_VALUE、各種不同的刷新速率、各種不同RC常數(shù)條件下，采用SPW仿真來(lái)計(jì)算PDM的 模擬輸出電壓波形。
利用這個(gè)方法，對(duì)于給定的PDM值寄存器，我們測(cè)算了經(jīng)過(guò)濾波的PDM輸出到達(dá)穩(wěn) 定狀態(tài)時(shí)的峰-峰紋波電壓。到達(dá)穩(wěn)定狀態(tài)所需要的時(shí)間由RC時(shí)間常數(shù)決定，正如同一階 濾波器的單步響應(yīng)時(shí)間的情形(即信號(hào)在經(jīng)歷一個(gè)時(shí)間常數(shù)后到達(dá)最終均值的63%)。到達(dá) 穩(wěn)定狀態(tài)之后，該紋波電壓的值取決于PDM寄存器的值。我們發(fā)現(xiàn)當(dāng)PDM值為最小和最大 時(shí)，紋波電壓的值最大。當(dāng)設(shè)定PDM的值小于0x008，穩(wěn)定狀態(tài)時(shí)輸出紋波電壓的增加值可 以忽略(在較高的PDM值時(shí)情況類似)。
最大的峰-峰紋波電壓Ipp7e、基于19. 68 MHz時(shí)鐘(即最大刷新速率為19.68 MHz)的可選刷新速率的濾波器時(shí)間常數(shù)如表12所示。
時(shí)間常數(shù)RC的選擇要保證可以提供給濾波器所要求的全部響應(yīng)時(shí)間，在選擇RC 后，為了避免不必要的電源消耗，在得到滿足的前提下，應(yīng)盡可能選擇較慢的刷新速度。
圖1是脈沖密度調(diào)制系統(tǒng)組成框圖。
圖2是脈沖密度調(diào)制器PDM的組成框圖。
圖3是脈沖密度調(diào)制器PDM輸入輸出信號(hào)描述圖。
圖4是脈沖密度調(diào)制器PDM寄存器的存儲(chǔ)比特結(jié)構(gòu)描述圖。
圖5是脈沖密度調(diào)制器PDM內(nèi)部累加器框圖。
圖6是脈沖密度調(diào)制器PDM片外RC低通濾波器示意圖。
圖7是計(jì)算離散時(shí)刻的模擬輸出電壓示意圖。
具體實(shí)施方式
實(shí)施例1 圖1是本設(shè)計(jì)提出的用于TD-SCDMA、Beyond 3G、4G終端的脈沖密度調(diào) 制系統(tǒng)組成框圖。該脈沖密度調(diào)制系統(tǒng)由以下部件構(gòu)成(1)以DSP為核心的控制器(編號(hào)101)(2)脈沖密度調(diào)制器PDM(102)(3)時(shí)鐘生成器(103)(4)脈沖密度調(diào)制器片外RC低通濾波器(104)其中，DSPlOl為脈沖密度調(diào)制器PDM 102提供控制信號(hào)，控制脈沖密度調(diào)制器PDM 102輸出信號(hào)的電平幅度以及輸出信號(hào)的刷新速率。時(shí)鐘生成器103為脈沖密度調(diào)制器PDM 102提供工作時(shí)鐘信號(hào)。片外RC低通濾波器104則用于將脈沖密度調(diào)制器PDM 102的輸出 轉(zhuǎn)換成模擬信號(hào)。
在上述脈沖密度調(diào)制系統(tǒng)中，脈沖密度調(diào)制器PDM 102由以下部件構(gòu)成(如圖2 所示)(1)DSP接口 201 ；(2)時(shí)鐘門控單元203；(3)時(shí)鐘分頻器202；(4)累加器204；(5)或門205 ；(6)輸出寄存器206；(7)復(fù)位電路208；(8)輸出控制電路207。
如圖2所示。
在上述組成中，DSP接口 201，作為脈沖密度調(diào)制器PDM 102與外部的DSPlOl之間 的輸入輸出接口，對(duì)外與DSPlOl之間具有連接接口，對(duì)內(nèi)則與PDM 102內(nèi)部的時(shí)鐘分頻器 202、累加器204、或門205、復(fù)位電路208之間具有信號(hào)連接關(guān)系。
時(shí)鐘門控單元203從外部時(shí)鐘生成器103接收時(shí)鐘信號(hào)，同時(shí)從外部時(shí)鐘生成器 103接收PDM時(shí)鐘使能控制信號(hào)，在PDM時(shí)鐘使能控制信號(hào)的作用下，對(duì)外部時(shí)鐘生成器 103輸入的時(shí)鐘信號(hào)進(jìn)行門控，產(chǎn)生脈沖密度調(diào)制器PDM 102內(nèi)部的工作時(shí)鐘信號(hào)，并將 PDM102內(nèi)部的工作時(shí)鐘信號(hào)輸出到時(shí)鐘分頻器202、累加器204、輸出寄存器206、復(fù)位電路 208。
時(shí)鐘分頻器202從時(shí)鐘門控單元203接收工作時(shí)鐘信號(hào)，從DSP接口 201接收時(shí) 鐘分頻控制信號(hào)，在時(shí)鐘分頻控制信號(hào)的作用下，利用其內(nèi)部計(jì)數(shù)器完成分頻，將分頻輸出 信號(hào)提供給累加器204使用。
累加器204從DSP接口 201接收控制信號(hào)，從時(shí)鐘分頻器202接收時(shí)鐘分頻信號(hào)， 從復(fù)位電路208接收復(fù)位信號(hào)，以及從時(shí)鐘門控單元203接收工作時(shí)鐘信號(hào)。累加器204 輸出結(jié)果到或門205。
或門205對(duì)來(lái)自累加器204的累加結(jié)果以及來(lái)自DSP接口 201的信號(hào)做或運(yùn)算， 運(yùn)算結(jié)果輸出到輸出寄存器206進(jìn)行寄存。
輸出寄存器206寄存來(lái)自或門205的運(yùn)算結(jié)果，按內(nèi)部工作時(shí)鐘同步輸出到輸出 控制電路207。
輸出控制電路207接收來(lái)自輸出寄存器206的輸出，以及來(lái)自DSP接口 201的控 制信號(hào)。在來(lái)自DSP接口 201的控制信號(hào)作用下，將來(lái)自輸出寄存器206的輸出發(fā)送到外 部的RC低通濾波器104。由RC低通濾波器104完成數(shù)字量到模擬量的轉(zhuǎn)換。
復(fù)位電路208根據(jù)通過(guò)DSP接口 201接收到的來(lái)自外部DSP 101的復(fù)位信號(hào)，并 按照PDM 102內(nèi)部工作時(shí)鐘節(jié)拍，同步產(chǎn)生PDM 102內(nèi)部復(fù)位信號(hào)，將PDM 102內(nèi)部復(fù)位信 號(hào)發(fā)送到PDM 102內(nèi)部的累加器204、時(shí)鐘分頻器202。
實(shí)施例2 :PDM102與外部及其內(nèi)部的詳細(xì)輸入輸出信號(hào)關(guān)系，如圖3所示。
DSP接口 201的輸入輸出信號(hào)如表1所示。
時(shí)鐘門控單元203的輸入輸出信號(hào)如表2所示。
累加器204的輸入輸出信號(hào)如表3所示。
時(shí)鐘分頻器202的輸入輸出信號(hào)如表4所示。
或門205的輸入輸出信號(hào)如表5所示。
輸出控制電路207的輸入輸出信號(hào)如表7所示。
復(fù)位電路208的輸入輸出信號(hào)如表8所示。
實(shí)施例3 =PDM 102輸出邏輯1和邏輯0。它的輸出是通過(guò)一個(gè)模擬低通片外濾波 器產(chǎn)生一個(gè)模擬值。當(dāng)它輸出高電平信號(hào)時(shí)，電壓非常接近電源電壓Vcc (在本設(shè)計(jì)中為 3. 3V)，而當(dāng)它輸出低電平信號(hào)時(shí)，電壓非常接近于地GND電壓。
PDM 102應(yīng)具備有足夠的分辨率來(lái)執(zhí)行上述任務(wù)。目前，我們期望獲得12比特的 分辨率。并且，PDM 102可以輸出從\到Vh (其中\(zhòng)是邏輯低電平對(duì)應(yīng)的電壓，Vh是 邏輯高電平對(duì)應(yīng)的電壓)范圍內(nèi)的所有電壓值。同時(shí)，PDM 102的輸出還可以被設(shè)置成高阻 態(tài)Hi-Z (即，PDM輸出被設(shè)置成輸出禁止。輸出禁止僅在輸出腳執(zhí)行)。
PDM 102的刷新速率可以由DSPlOl用DSP軟件/固件來(lái)設(shè)置，更快的刷新速率對(duì) 應(yīng)于更短的刷新周期。
在目前的TD-SCDMA、Bey0nd 3G、4G終端中，通常會(huì)同時(shí)使用多個(gè)PDM。在多數(shù)情況 下，所有的PDM可以被分成若干組。每一組可以包含若干個(gè)PDM。每組PDM可以單獨(dú)使能。 這些組均由PDM時(shí)鐘使能信號(hào)PDM_CLK_EN信號(hào)控制。每一組PDM均有自己的復(fù)位電路。
PDM 102 運(yùn)行時(shí)使用的 VCTCXO 的頻率為 19. 6608 MHz 或者 19.68 MHz。
每次PDM 102收到DSP的復(fù)位信號(hào)時(shí)進(jìn)行復(fù)位，此時(shí)PDM 102被初始化為高阻態(tài)。
當(dāng)PDM102被設(shè)置成高軌電平輸出(Rail-Hi)或者是高阻態(tài)，PDM102的內(nèi)部時(shí)鐘分 頻器202停止工作。
實(shí)施例4 每一個(gè)PDM內(nèi)部的DSP接口 201主要由DSP地址總線(DSP_PDM_A)的地 址譯碼器和數(shù)據(jù)寄存器構(gòu)成。DSP接口 201完成對(duì)地址總線(DSP_PDM_A)的地址譯碼。當(dāng) 譯碼出的地址落入對(duì)應(yīng)于PDM的內(nèi)存映射時(shí)，DSP數(shù)據(jù)總線發(fā)送到DSP接口 201中的數(shù)據(jù) 被寄存到相應(yīng)的寄存器中。
每一個(gè)PDM都由其DSP接口中的一個(gè)16比特的寄存器所控制，后者被稱為PDM寄 存器。該P(yáng)DM寄存器中的存儲(chǔ)比特結(jié)構(gòu)如圖4所示。
如圖4所示，標(biāo)為“PDM Value”的比特位中的值表示在一個(gè)212周期內(nèi)高電平脈沖 的數(shù)目(處于正常模式時(shí))。DSP 101通過(guò)其與脈沖密度調(diào)制器PDM 102之間的地址總線、 數(shù)據(jù)總線寫PDM寄存器，在八到((212-1)/212) * (Vh-Vl)的范圍內(nèi)設(shè)置PDM Value值。
如圖4所示，PDM寄存器中的比特位0Ε_Β和RAIL_HI被用作模式比特，0Ε_Β和 RAIL_HI的值來(lái)自DSP的內(nèi)存映射寄存器。DSP接口 201寄存這些信號(hào)并提供給PDM內(nèi)部 相關(guān)模塊使用。
如圖4所示，要將PDM102設(shè)置成輸出VH，需要將模式比特設(shè)置成“01 ”，如表9和 表11所示。(若要輸出低電平，可以將PDM模式比特設(shè)置為成“00”。)若要禁止PDM 102輸出，需要0Ε_Β比特置成“1”，如表9和表11所示。
時(shí)鐘分頻比率比特位用來(lái)對(duì)輸入時(shí)鐘進(jìn)行分頻，將輸入時(shí)鐘降低到PDM刷新速率，如表10所示。較長(zhǎng)的刷新周期可以節(jié)省電源功率，但要求在PDM輸出電路使用較大的 RC值。
該P(yáng)DM寄存器對(duì)于DSP也是可讀的。模式比特說(shuō)明如表9。時(shí)鐘分頻比特說(shuō)明如 表10。PDM寄存器用法舉例如表11。
實(shí)施例5 如圖5所示，累加器模塊204由一個(gè)加法器和一個(gè)相同比特寬度的寄存 器構(gòu)成。目前該加法器是一個(gè)脈動(dòng)進(jìn)位加法器，累加器模塊204是PDM的“心臟”(即核心)。
在復(fù)位時(shí)，累加器模塊204內(nèi)部寄存器的所有比特位被置成0。否則，在獲得時(shí)鐘 使能信號(hào)(CK_EN)條件下，在每一個(gè)時(shí)鐘(CK_PDM)脈沖，累加器模塊204內(nèi)部寄存器將保持 其值等于該寄存器當(dāng)前值與PDM_VALUE相加的結(jié)果。加法器輸出的最高有效位比特即是 PDM值(該過(guò)程需要在采用輸出使能、高軌電平控制、寄存等信號(hào)等發(fā)送消息之前完成)。
如圖2和圖3所示，圖2和圖3中的時(shí)鐘分頻器202產(chǎn)生用于累加器模塊204的 時(shí)鐘使能信號(hào)(CLK_EN)。該模塊的用途是對(duì)通過(guò)分頻降低時(shí)鐘頻率來(lái)降低累加器模塊的 耗電。
為進(jìn)一步省電，當(dāng)輸出禁止或當(dāng)PDM輸出被設(shè)置成RAIL_HI模式時(shí)，時(shí)鐘分頻單元 也被禁止輸出。
時(shí)鐘分頻器202還被用于實(shí)現(xiàn)對(duì)PDM工作時(shí)鐘分頻。利用PDM寄存器的時(shí)鐘分頻 比率比特CLK_SELECT比特設(shè)定分頻比率(請(qǐng)參見表10:時(shí)鐘分頻比特說(shuō)明)。在復(fù)位時(shí) (收到ARST_B信號(hào))，時(shí)鐘分頻器202的值被置成0。
如圖2和圖3所示，圖2和圖3中的PDM 102內(nèi)部的時(shí)鐘門控單元203還使用來(lái) 自外部時(shí)鐘生成器CLK_GEN模塊103產(chǎn)生的PDM時(shí)鐘使能信號(hào)PDM_CLK_EN信號(hào)。它使用 該信號(hào)門控時(shí)鐘CK_VCTCX0，從而獲得供給各PDM的內(nèi)部時(shí)鐘CK_PDM。
實(shí)施例6 如圖6所示，利用一個(gè)一階RC濾波器實(shí)現(xiàn)對(duì)PDM輸出的片外低通濾波。
用/ Γ表示PDM輸出PDM_0UTPUT的刷新次數(shù)(即，當(dāng) CLK_EN有效時(shí)，在時(shí)鐘 CK_PDM的一個(gè)上升沿出現(xiàn)時(shí)的刷新次數(shù))，其中T是PDM刷新速率的倒數(shù)。這樣，若用表示PDM_0UTPUT在時(shí)刻的輸出電壓，用Κ )表示在時(shí)刻ζ /的模擬輸出電壓， 則不難得到
權(quán)利要求
1. 一種用于TD-SCDMA、Beyond 3G、4G終端的脈沖密度調(diào)制器PDM，其特征是(1)該脈沖密度調(diào)制器PDM輸出邏輯1和邏輯0，它的輸出是通過(guò)一個(gè)模擬低通片外濾 波器產(chǎn)生一個(gè)模擬值，當(dāng)它輸出高電平信號(hào)時(shí)，電壓非常接近電源電壓Vcc，Vcc為3. 3V， 而當(dāng)它輸出低電平信號(hào)時(shí)，電壓非常接近于地GND電壓；(2)該脈沖密度調(diào)制器PDM具備多比特表示的高分辨率，可以輸出從\到Vh范圍內(nèi) 的所有電壓值，其中\(zhòng)是邏輯低電平對(duì)應(yīng)的電壓，Vh是邏輯高電平對(duì)應(yīng)的電壓，同時(shí)，該脈 沖密度調(diào)制器PDM的輸出還可以被設(shè)置成高阻態(tài)Hi-Z，S卩，PDM輸出被設(shè)置成輸出禁止，輸 出禁止僅在輸出腳執(zhí)行；(3)該脈沖密度調(diào)制器PDM的刷新速率由DSP用DSP軟件/固件來(lái)設(shè)置，更快的刷新速 率對(duì)應(yīng)于更短的刷新周期；(4)在同時(shí)使用多個(gè)脈沖密度調(diào)制器PDM時(shí)，所有的PDM可以被分成若干組，每一組包 含若干個(gè)PDM，每組PDM單獨(dú)使能，這些組均由PDM時(shí)鐘使能信號(hào)控制，每一組PDM均有自己 的復(fù)位電路；(5)每次脈沖密度調(diào)制器PDM收到DSP的復(fù)位信號(hào)時(shí)進(jìn)行復(fù)位，此時(shí)PDM被初始化為高 阻態(tài)；(6)當(dāng)脈沖密度調(diào)制器PDM被設(shè)置成高軌電平輸出或者是高阻態(tài)，脈沖密度調(diào)制器PDM 的內(nèi)部時(shí)鐘分頻器停止工作。
全文摘要
本發(fā)明提出一種用于TD-SCDMA和4G終端的脈沖密度調(diào)制器。當(dāng)它輸出高電平信號(hào)時(shí)，電壓非常接近電源電壓Vcc，而當(dāng)它輸出低電平信號(hào)時(shí)，電壓非常接近于地GND電壓。該脈沖密度調(diào)制器PDM可以具備多比特表示的高分辨率，可以輸出從邏輯低電平到邏輯高電平范圍內(nèi)的所有電壓值。該脈沖密度調(diào)制器PDM的輸出還可以被設(shè)置成高阻態(tài)。該脈沖密度調(diào)制器PDM的刷新速率可以由DSP用DSP軟件/固件來(lái)設(shè)置。在同時(shí)使用多個(gè)脈沖密度調(diào)制器PDM時(shí)，所有的PDM可以被分成若干組。每組PDM可以單獨(dú)使能，這些組均由PDM時(shí)鐘使能信號(hào)控制。每次脈沖密度調(diào)制器PDM收到DSP的復(fù)位信號(hào)時(shí)進(jìn)行復(fù)位，被初始化為高阻態(tài)。
文檔編號(hào)H03M1/82GK102035515SQ20101055151
公開日2011年4月27日 申請(qǐng)日期2007年6月15日 優(yōu)先權(quán)日2007年6月15日
發(fā)明者許曉斌, 許雪琦 申請(qǐng)人:浙江華立通信集團(tuán)有限公司