專利名稱：Turbo碼速率匹配方法及裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及通信領(lǐng)域，具體而言，涉及一種適合ASIC(AppliCati0n Specific Intergrated Circuit，專用集成電路)的Turbo碼速率匹配方法及裝置。
背景技術(shù)：
隨著移動通信的迅猛發(fā)展，人們對移動通信的質(zhì)量及其提供的業(yè)務(wù)類型要求越來越高，LTE (Long Term Evolution，長期演進(jìn))是3G (第三代移動通信)的演進(jìn)，是3GPP Generation Partnership Project)組織提出的無線傳輸技術(shù)標(biāo)準(zhǔn)，它不但可以提供高質(zhì)量的話音服務(wù)，而且能夠提供多媒體業(yè)務(wù)。在LTE系統(tǒng)中，為了提高上下行鏈路接收質(zhì)量，采用了 OFDM (Orthogonal Frequency Division Multiplexing,正交頻分復(fù)用)、ΜΙΜΟ(Multiple-Input Multiple-Out-put,多輸入多輸出)、Turbo編碼等技術(shù)。對于基站的發(fā)送端，速率匹配是非常重要的一個步驟，用以完成Turbo編碼輸出后的數(shù)據(jù)與信道上允許發(fā)送的數(shù)據(jù)的相互匹配的功能。其中，速率匹配模塊和過程在基站業(yè)務(wù)信道發(fā)射端中的位置如圖1所示。LTE系統(tǒng)中的速率匹配是一種有限長度循環(huán)緩存速率匹配，這種速率匹配碼率變換靈活、解速率匹配簡單，速率匹配的過程如圖2所示。該速率匹配首先對Turbo編碼輸出的三路數(shù)據(jù)，分別進(jìn)行子塊交織，該子塊交織為一個行列矩陣交織，先按行寫入再進(jìn)行列變換，最后按列依次讀出，整個矩陣寫不滿時在前面補(bǔ)NULL ；接著，經(jīng)過比特搜集模塊將三路數(shù)據(jù)合成一路數(shù)據(jù)，這一路數(shù)據(jù)的前1/3為第一路數(shù)據(jù)，接著后兩路數(shù)據(jù)依次交替構(gòu)成后 2/3數(shù)據(jù)，從而構(gòu)成一個虛擬的循環(huán)緩存器；最后，經(jīng)過比特搜集與裁剪得到輸出數(shù)據(jù)，從循環(huán)緩存器中的某一位置h開始循環(huán)發(fā)送直到數(shù)目滿足要求，中間遇到NULL時跳過。當(dāng)前技術(shù)中，大多數(shù)速率匹配采用雙口 RAM (Random-Access Memory，隨機(jī)存取存儲器)以串行方式實現(xiàn)子塊交織。但是，雙口 RAM電路面積比較大，尤其對于以追求輕巧簡便為目的的ASIC來說，不易于ASIC的實現(xiàn)。

發(fā)明內(nèi)容
本發(fā)明的主要目的在于提供一種Turbo碼速率匹配方法及裝置，以解決上述的相關(guān)技術(shù)中，速率匹配采用雙口 RAM實現(xiàn)子塊交織時，因為雙口 RAM電路面積比較大，而造成的不易于ASIC實現(xiàn)的問題。根據(jù)本發(fā)明的一個方面，提供了一種Turbo碼速率匹配方法，包括使用多個單口隨機(jī)存取存儲器RAM并行存儲交織后的Turbo編碼數(shù)據(jù)；根據(jù)Turbo編碼數(shù)據(jù)進(jìn)行速率匹配。根據(jù)本發(fā)明的另一方面，提供了一種Turbo碼速率匹配裝置，包括存儲模塊，用于使用多個單口隨機(jī)存取存儲器RAM并行存儲交織后的Turbo編碼數(shù)據(jù)；匹配模塊，用于根據(jù)Turbo編碼數(shù)據(jù)進(jìn)行速率匹配。通過本發(fā)明，采用使用多個單口隨機(jī)存取存儲器RAM并行存儲交織后的Turbo編碼數(shù)據(jù)，根據(jù)Turbo編碼數(shù)據(jù)進(jìn)行速率匹配，解決了相關(guān)技術(shù)中，速率匹配采用雙口 RAM實現(xiàn)子塊交織時，因為雙口 RAM電路面積比較大，而造成的不易于ASIC實現(xiàn)的問題，因為單口 RAM電路面積小，比較適合ASIC實現(xiàn)，并且，單口 RAM易于用寄存器組進(jìn)行替換，實現(xiàn)方法簡單、延時小、資源占用少。


此處所說明的附圖用來提供對本發(fā)明的進(jìn)一步理解，構(gòu)成本申請的一部分，本發(fā)明的示意性實施例及其說明用于解釋本發(fā)明，并不構(gòu)成對本發(fā)明的不當(dāng)限定。在附圖中圖1是根據(jù)相關(guān)技術(shù)的一種Turbo碼速率匹配在LTE基站業(yè)務(wù)信道發(fā)送端中的位置示意圖；圖2是根據(jù)相關(guān)技術(shù)的一種LTE中Turbo碼速率匹配的流程圖；圖3是根據(jù)本發(fā)明實施例的一種Turbo碼速率匹配方法的步驟流程圖；圖4是根據(jù)本發(fā)明實施例的另一種Turbo碼速率匹配方法的步驟流程圖；圖5是根據(jù)本發(fā)明實施例的一種Turbo碼的系統(tǒng)位的存儲方式示意圖；圖6是根據(jù)本發(fā)明實施例的一種Turbo碼的校驗位0的存儲方式示意圖；圖7是根據(jù)本發(fā)明實施例的一種Turbo碼的校驗位1的存儲方式示意圖；圖8是根據(jù)本發(fā)明實施例的一種使用子RAM存儲Turbo碼的系統(tǒng)位的存儲方式示意圖；圖9是根據(jù)本發(fā)明實施例的一種使用子RAM存儲Turbo碼的校驗位的存儲方式示意圖；圖10是根據(jù)本發(fā)明實施例的一種Turbo碼的系統(tǒng)位和校驗位0寫地址產(chǎn)生器的結(jié)構(gòu)示意圖；圖11是根據(jù)本發(fā)明實施例的一種Turbo碼的校驗位1寫地址產(chǎn)生器的結(jié)構(gòu)示意圖；圖12是根據(jù)本發(fā)明實施例的一種讀地址產(chǎn)生器的結(jié)構(gòu)示意圖；圖13是根據(jù)本發(fā)明實施例的一種調(diào)整電路的結(jié)構(gòu)示意圖；圖14是根據(jù)本發(fā)明實施例的一種Turbo碼的系統(tǒng)位和檢驗位0的數(shù)據(jù)使能判斷電路；圖15是根據(jù)本發(fā)明實施例的一種Turbo碼的檢驗位1的數(shù)據(jù)使能判斷電路；圖16是根據(jù)本發(fā)明實施例的一種讀地址產(chǎn)生電路的結(jié)構(gòu)示意圖；圖17是根據(jù)本發(fā)明實施例的一種Turbo碼速率匹配裝置的結(jié)構(gòu)框圖；圖18是根據(jù)本發(fā)明實施例的一種Turbo碼速率匹配裝置的具體實現(xiàn)示意圖。
具體實施例方式下文中將參考附圖并結(jié)合實施例來詳細(xì)說明本發(fā)明。需要說明的是，在不沖突的情況下，本申請中的實施例及實施例中的特征可以相互組合。首先，對以下實施例中采用多個單口 RAM進(jìn)行速率匹配的原理作以說明。以Turbo編碼8路并行為例，8路并行即一個時鐘輸出M個比特的數(shù)據(jù)，也就是說必須在一個時鐘將Mbit的Turbo編碼數(shù)據(jù)進(jìn)行存儲，且這Mbit的Turbo編碼數(shù)據(jù)是有
5交織的而不是順序的。LTE協(xié)議的速率匹配對于Turbo編碼輸出的三路數(shù)據(jù)進(jìn)行的交織處理不同。對于 Turbo編碼輸出的系統(tǒng)位(Sys)和校驗位0 (ParO，校驗位的第一位)采用相同的交織方式 (為一行列交織)，可用矩陣描述如下原始輸入按照行的順序?qū)懭耄纬稍季仃?，如?br> 權(quán)利要求
1.一種Turbo碼速率匹配方法，其特征在于，包括使用多個單口隨機(jī)存取存儲器MM并行存儲交織后的Turbo編碼數(shù)據(jù)； 根據(jù)所述Turbo編碼數(shù)據(jù)進(jìn)行速率匹配。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述多個單口RAM為2N個單口 RAM，其中， N為大于或等于1的自然數(shù)。
3.根據(jù)權(quán)利要求2所述的方法，其特征在于，所述N為3。
4.根據(jù)權(quán)利要求3所述的方法，其特征在于，所述23個單口RAM中的每一個單口 RAM 包括8個子單口 RAM，每個所述子單口 RAM的位寬為1比特；或者，所述23個單口 RAM中的每一個單口 RAM包括8個觸發(fā)器。
5.根據(jù)權(quán)利要求1所述的方法，其特征在于，在所述使用多個單口RAM并行存儲交織后的Turbo編碼數(shù)據(jù)的步驟之前，還包括獲取所述Turbo編碼數(shù)據(jù)；
6.根據(jù)權(quán)利要求1所述的方法，其特征在于，在所述使用多個單口 RAM并行存儲交織后的Turbo編碼數(shù)據(jù)的步驟之前，還包括 獲取所述Turbo編碼數(shù)據(jù)；使用公式
7.根據(jù)權(quán)利要求3所述的方法，其特征在于，所述使用多個單口RAM并行存儲交織后的 Turbo編碼數(shù)據(jù)的步驟包括對每個所述單口 MM的列計數(shù)器數(shù)據(jù)的高低位取反，確定所述Turbo編碼數(shù)據(jù)的列交織位置，所述列計數(shù)器為2比特位列計數(shù)器；根據(jù)所述Turbo編碼數(shù)據(jù)的行計數(shù)器數(shù)據(jù)和所述列交織位置確定所述Turbo編碼數(shù)據(jù)的存儲位置；將所述Turbo編碼數(shù)據(jù)并行存儲至所述存儲位置。
8.根據(jù)權(quán)利要求1所述的方法，其特征在于，根據(jù)所述Turbo編碼數(shù)據(jù)進(jìn)行速率匹配的步驟包括并行讀取所述存儲的Turbo編碼數(shù)據(jù)；對所述讀取的Turbo編碼數(shù)據(jù)進(jìn)行有效數(shù)據(jù)拼接，并輸出拼接后的所述有效數(shù)據(jù)。
9.一種Turbo碼速率匹配裝置，其特征在于，包括存儲模塊，用于使用多個單口隨機(jī)存取存儲器RAM并行存儲交織后的Turbo編碼數(shù)據(jù)；匹配模塊，用于根據(jù)所述Turbo編碼數(shù)據(jù)進(jìn)行速率匹配。
10.根據(jù)權(quán)利要求9所述的裝置，其特征在于，所述多個單口RAM為2N個單口 RAM，其中，N為大于或等于1的自然數(shù)。
11.根據(jù)權(quán)利要求10所述的裝置，其特征在于，所述N為3，所述2n個單口RAM中的每一個單口 RAM包括8個子單口 RAM，每個所述子單口 RAM的位寬為1比特；或者，所述2N個單口 RAM中的每一個單口 RAM包括8個觸發(fā)器。
12.根據(jù)權(quán)利要求9所述的裝置，其特征在于，還包括獲取模塊，用于在所述存儲模塊使用多個單口 RAM并行存儲交織后的Turbo編碼數(shù)據(jù)之前，獲取所述Turbo編碼數(shù)據(jù)； 第一交織模塊，用于使用公式
全文摘要
本發(fā)明公開了一種Turbo碼速率匹配方法及裝置，其中，所述方法包括使用多個單口隨機(jī)存取存儲器RAM并行存儲交織后的Turbo編碼數(shù)據(jù)；根據(jù)所述Turbo編碼數(shù)據(jù)進(jìn)行速率匹配。通過本發(fā)明，采用使用多個單口隨機(jī)存取存儲器RAM并行存儲交織后的Turbo編碼數(shù)據(jù)，因為單口RAM電路面積小，比較適合ASIC實現(xiàn)，并且，單口RAM易于用寄存器組進(jìn)行替換，實現(xiàn)方法簡單、延時小、資源占用少。
文檔編號H03M13/29GK102340319SQ20101023624
公開日2012年2月1日 申請日期2010年7月21日 優(yōu)先權(quán)日2010年7月21日
發(fā)明者馮凱, 徐宏毅, 楊寧 申請人:中興通訊股份有限公司