一種重傳數(shù)據(jù)的合并方法及裝置制造方法
【專利摘要】本發(fā)明涉及移動(dòng)通信【技術(shù)領(lǐng)域】，特別涉及一種重傳數(shù)據(jù)的合并方法及裝置，該方法包括：在無法正確解碼原始數(shù)據(jù)時(shí)，將原始數(shù)據(jù)存入外部存儲(chǔ)器中，并要求發(fā)送端發(fā)送重傳數(shù)據(jù)，在接收到所述重傳數(shù)據(jù)后，將所述原始數(shù)據(jù)從外部存儲(chǔ)器存入多路緩存器，并將所述重傳數(shù)據(jù)處理成若干個(gè)軟比特?cái)?shù)據(jù)，依次對(duì)每一個(gè)軟比特?cái)?shù)據(jù)進(jìn)行解速率匹配；在對(duì)每個(gè)軟比特?cái)?shù)據(jù)進(jìn)行解速率匹配時(shí)，從多路緩存器中讀出當(dāng)前軟比特?cái)?shù)據(jù)對(duì)應(yīng)的原始數(shù)據(jù)部分，并將當(dāng)前軟比特?cái)?shù)據(jù)對(duì)應(yīng)的原始數(shù)據(jù)部分與對(duì)該軟比特?cái)?shù)據(jù)解速率匹配后的數(shù)據(jù)進(jìn)行合并；將合并后的數(shù)據(jù)重新寫入多路緩存器，用以解決現(xiàn)有技術(shù)中存在接收端芯片內(nèi)部RAM資源消耗過大的問題，降低成本和處理時(shí)延。
【專利說明】一種重傳數(shù)據(jù)的合并方法及裝置
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及移動(dòng)通信【技術(shù)領(lǐng)域】，特別涉及一種重傳數(shù)據(jù)的合并方法及裝置。
【背景技術(shù)】
[0002]現(xiàn)代移動(dòng)通信系統(tǒng)包括WCDMA (ffide-band Code Division Multiple Access,寬帶碼分多址接入)、TD SCDMA (Time Division-Synchronous Code Division MultipleAccess,時(shí)分同步的碼分多址技術(shù))、LTE (Long Term Evolution,長期演進(jìn))等多種通信系統(tǒng)。為了保證接收端能夠正確接收數(shù)據(jù)，現(xiàn)代移動(dòng)通信系統(tǒng)引入了數(shù)據(jù)重傳機(jī)制，即如果接收端無法正確解碼，則要求發(fā)送端再次發(fā)送該數(shù)據(jù)，然后接收端對(duì)多次接收到的數(shù)據(jù)進(jìn)行合并，取得合并增益，實(shí)現(xiàn)正確解碼。數(shù)據(jù)重傳過程的原理示意圖如圖1所示。
[0003]上述數(shù)據(jù)重傳過程的流程圖如圖2所示。
[0004]步驟201:發(fā)送端將新數(shù)據(jù)編碼后，通過信道發(fā)送至接收端。
[0005]步驟202:接收端在接收到發(fā)送端發(fā)送的新數(shù)據(jù)后，通過譯碼器將該數(shù)據(jù)譯碼。
[0006]步驟203:接收端采用CRC (Cyclic Redundancy Check,循環(huán)冗余校驗(yàn)碼)對(duì)經(jīng)過譯碼器譯碼的數(shù)據(jù)進(jìn)行差錯(cuò)校驗(yàn)。
[0007]步驟204:接收端將校驗(yàn)結(jié)果ACK/NACK (確認(rèn)字符/否認(rèn)字符)消息通過信道返回給發(fā)送端。
[0008]步驟205:發(fā)送端在接收到校驗(yàn)結(jié)果ACK/NACK消息后，判斷校驗(yàn)結(jié)果表明出接收端譯碼是否出錯(cuò)，若判斷出接收到的校驗(yàn)結(jié)果是ACK消息，則說明接收端的進(jìn)行差錯(cuò)校驗(yàn)的結(jié)果為譯碼無誤，進(jìn)行步驟207 ;若判斷出接收到的校驗(yàn)結(jié)果是NACK消息，則說明接收端的進(jìn)行差錯(cuò)校驗(yàn)的結(jié)果為譯碼出錯(cuò)或無法譯碼，進(jìn)行步驟206。
[0009]步驟206:發(fā)送端將步驟201中發(fā)送的數(shù)據(jù)對(duì)應(yīng)的重傳數(shù)據(jù)(即發(fā)送端重新發(fā)送的原始數(shù)據(jù))編碼后發(fā)送至接收端。
[0010]步驟207:發(fā)送端繼續(xù)將其它新數(shù)據(jù)編碼后，通過信道發(fā)送至接收端。
[0011]由于接收端需要將接收到的數(shù)據(jù)緩存，如果同時(shí)進(jìn)行數(shù)據(jù)重傳的進(jìn)程數(shù)目過多，在該時(shí)刻接收端進(jìn)行緩存的數(shù)據(jù)量就會(huì)非常龐大，而接收端芯片內(nèi)部RAM (Random accessmemory,隨機(jī)存儲(chǔ)器)資源是十分有限的，這樣可能會(huì)導(dǎo)致接收端運(yùn)行緩慢甚至死機(jī)等情況。

【發(fā)明內(nèi)容】

[0012]本發(fā)明實(shí)施例提供一種重傳數(shù)據(jù)的合并方法及裝置，用以解決現(xiàn)有技術(shù)中存在的接收端芯片內(nèi)部RAM資源消耗過大的問題，降低成本和處理時(shí)延。
[0013]本發(fā)明實(shí)施例提供一種重傳數(shù)據(jù)的合并方法，包括:在無法正確解碼原始數(shù)據(jù)時(shí)，將原始數(shù)據(jù)存入外部存儲(chǔ)器中，并要求發(fā)送端發(fā)送重傳數(shù)據(jù)，重傳數(shù)據(jù)為重新發(fā)送的原始數(shù)據(jù)；在接收到重傳數(shù)據(jù)后，將原始數(shù)據(jù)從外部存儲(chǔ)器存入多路緩存器，并將重傳數(shù)據(jù)處理成若干個(gè)軟比特?cái)?shù)據(jù)，依次對(duì)每一個(gè)軟比特?cái)?shù)據(jù)進(jìn)行解速率匹配；在對(duì)每個(gè)軟比特?cái)?shù)據(jù)進(jìn)行解速率匹配時(shí)，從多路緩存器中讀出當(dāng)前軟比特?cái)?shù)據(jù)對(duì)應(yīng)的原始數(shù)據(jù)部分，并將當(dāng)前軟比特?cái)?shù)據(jù)對(duì)應(yīng)的原始數(shù)據(jù)部分與對(duì)該軟比特?cái)?shù)據(jù)解速率匹配后的數(shù)據(jù)進(jìn)行合并；將合并后的數(shù)據(jù)重新寫入多路緩存器。
[0014]本發(fā)明實(shí)施例提供一種重傳合并的裝置，包括:通信模塊，用于在無法正確解碼原始數(shù)據(jù)時(shí)，將原始數(shù)據(jù)存入外部存儲(chǔ)器中，并要求發(fā)送端發(fā)送重傳數(shù)據(jù)，重傳數(shù)據(jù)為重新發(fā)送的原始數(shù)據(jù)；解速率匹配模塊，用于在接收到重傳數(shù)據(jù)后，將原始數(shù)據(jù)從外部存儲(chǔ)器存入多路緩存器，并將重傳數(shù)據(jù)處理成若干個(gè)軟比特?cái)?shù)據(jù)，依次對(duì)每一個(gè)軟比特?cái)?shù)據(jù)進(jìn)行解速率匹配；數(shù)據(jù)合并模塊，用于在解速率匹配模塊對(duì)每個(gè)軟比特?cái)?shù)據(jù)進(jìn)行解速率匹配時(shí)，從多路緩存器中讀出當(dāng)前軟比特?cái)?shù)據(jù)對(duì)應(yīng)的原始數(shù)據(jù)部分，并將當(dāng)前軟比特?cái)?shù)據(jù)對(duì)應(yīng)的原始數(shù)據(jù)部分與對(duì)該軟比特?cái)?shù)據(jù)解速率匹配后的數(shù)據(jù)進(jìn)行合并，以及用于將合并后的數(shù)據(jù)重新寫入多路緩存器。
[0015]本發(fā)明實(shí)施例通過將重傳數(shù)據(jù)分成若干個(gè)軟比特?cái)?shù)據(jù)，在當(dāng)前軟比特?cái)?shù)據(jù)進(jìn)行解速率匹配時(shí)，讀取對(duì)應(yīng)的原始數(shù)據(jù)部分，當(dāng)前軟比特?cái)?shù)據(jù)對(duì)應(yīng)的原始數(shù)據(jù)部分與相應(yīng)的解速率匹配后的數(shù)據(jù)進(jìn)行合并，從而使得重傳數(shù)據(jù)的解速率匹配和數(shù)據(jù)合并兩個(gè)步驟同步進(jìn)行，節(jié)省了處理時(shí)間，并且通過對(duì)多路緩存器采用雙口讀寫模式，第一端口讀取的同時(shí)，第二端口寫入，從而使得讀寫操作同時(shí)進(jìn)行，降低了處理時(shí)延，而且外部存儲(chǔ)器采用連續(xù)讀寫的方式提高了數(shù)據(jù)吞吐率，避免了短時(shí)間內(nèi)對(duì)外部存儲(chǔ)器進(jìn)行隨機(jī)讀寫操作導(dǎo)致數(shù)據(jù)吞吐率低下的問題。將需要進(jìn)行緩存的原始數(shù)據(jù)先寫入多路緩存器，再進(jìn)行合并，使碼塊得到合并增益。
【專利附圖】

【附圖說明】
[0016]圖1為現(xiàn)有技術(shù)中數(shù)據(jù)重傳過程的原理示意圖；
[0017]圖2為現(xiàn)有技術(shù)中數(shù)據(jù)重傳過程的流程圖；
[0018]圖3為本發(fā)明實(shí)施例中數(shù)據(jù)重傳合并的流程圖；
[0019]圖4為本發(fā)明實(shí)施例中將LTE系統(tǒng)中的數(shù)據(jù)處理為三路數(shù)據(jù)的示意圖；
[0020]圖5為本發(fā)明實(shí)施例的數(shù)據(jù)合并過程的數(shù)據(jù)流向示意圖；
[0021]圖6為本發(fā)明實(shí)施例中多路緩存器中的一個(gè)雙口 RAM緩存利用端口 A和端口 B讀寫數(shù)據(jù)的示意圖；
[0022]圖7為本發(fā)明實(shí)施例中多路緩存器中的一個(gè)雙口 RAM緩存利用端口 A和端口 B讀寫數(shù)據(jù)的數(shù)據(jù)流向示意圖；
[0023]圖8為本發(fā)明實(shí)施例中的數(shù)據(jù)分發(fā)過程的數(shù)據(jù)流向示意圖；
[0024]圖9為本發(fā)明實(shí)施例中的重傳數(shù)據(jù)合并裝置示意圖。
【具體實(shí)施方式】
[0025]本發(fā)明實(shí)施例提供了 一種重傳數(shù)據(jù)的合并方法及裝置，主要針對(duì)WCDMA、TDSCDMA、LTE等通信系統(tǒng)。
[0026]本發(fā)明實(shí)施例采用低成本的存儲(chǔ)器，用以解決接收端緩存數(shù)據(jù)量過大，內(nèi)部RAM資源消耗過多的問題，由于存儲(chǔ)器的隨機(jī)讀寫性能較低，本發(fā)明實(shí)施例引入多路緩存器來緩存數(shù)據(jù)。[0027]本發(fā)明實(shí)施例提供一種重傳數(shù)據(jù)的合并方法，包括:
[0028]在無法正確解碼原始數(shù)據(jù)時(shí)，將原始數(shù)據(jù)存入外部存儲(chǔ)器中，并要求發(fā)送端發(fā)送重傳數(shù)據(jù)，重傳數(shù)據(jù)為重新發(fā)送的原始數(shù)據(jù)；在接收到重傳數(shù)據(jù)后，將原始數(shù)據(jù)從外部存儲(chǔ)器存入多路緩存器，并將重傳數(shù)據(jù)處理成若干個(gè)軟比特?cái)?shù)據(jù)，依次對(duì)每一個(gè)軟比特?cái)?shù)據(jù)進(jìn)行解速率匹配；在對(duì)每個(gè)軟比特?cái)?shù)據(jù)進(jìn)行解速率匹配時(shí)，從多路緩存器中讀出當(dāng)前軟比特?cái)?shù)據(jù)對(duì)應(yīng)的原始數(shù)據(jù)部分，并將當(dāng)前軟比特?cái)?shù)據(jù)對(duì)應(yīng)的原始數(shù)據(jù)部分與對(duì)該軟比特?cái)?shù)據(jù)解速率匹配后的數(shù)據(jù)進(jìn)行合并；將合并后的數(shù)據(jù)重新寫入多路緩存器。
[0029]若本發(fā)明實(shí)施例中的多路緩存器采用多個(gè)雙口緩存:在當(dāng)前重傳數(shù)據(jù)對(duì)應(yīng)的原始數(shù)據(jù)被存入多路緩存器后，從多路緩存器中的雙口緩存的第一端口中讀出當(dāng)前軟比特?cái)?shù)據(jù)對(duì)應(yīng)的原始數(shù)據(jù)部分；
[0030]當(dāng)前軟比特?cái)?shù)據(jù)被數(shù)據(jù)合并后，根據(jù)對(duì)應(yīng)的原始數(shù)據(jù)部分的讀取地址確定合并后的軟比特?cái)?shù)據(jù)所在的雙口緩存中的存儲(chǔ)位置，將合并后的每個(gè)軟比特?cái)?shù)據(jù)按照確定的存儲(chǔ)位置通過多路緩存器中對(duì)應(yīng)雙口緩存的第二端口寫入多路緩存器中對(duì)應(yīng)的雙口緩存中。
[0031]若本發(fā)明實(shí)施例中的多路緩存器采用的是雙口緩存，本發(fā)明實(shí)施例可進(jìn)一步包括數(shù)據(jù)分發(fā)過程:每當(dāng)一個(gè)合并后的軟比特?cái)?shù)據(jù)通過第一端口被輸入譯碼器和外部存儲(chǔ)器后，一個(gè)軟比特的全零數(shù)據(jù)就會(huì)從第二端口輸入雙口緩存中。多路緩存器中的多個(gè)雙口緩存可以同時(shí)進(jìn)行數(shù)據(jù)分發(fā)操作。
[0032]在本發(fā)明實(shí)施例中外部存儲(chǔ)器采用動(dòng)態(tài)RAM，動(dòng)態(tài)RAM包括DDR2 (Double DateRate 2, 二代內(nèi)存)，DDR3 (Double Date Rate 3,三代內(nèi)存)等。
[0033]本發(fā)明實(shí)施例中以LTE 物理層 HARQ (Hybrid Automatic Repeat Request,混合自動(dòng)重傳請(qǐng)求)合并過程為例的，在此實(shí)施例中的外部存儲(chǔ)器采用DDR2為例(也可以采用DDR3作為外部存儲(chǔ)器)，多路緩存器采用三個(gè)雙口 RAM緩存，因此，多路緩存器的端口可分為兩邊，可以在第一端口讀取數(shù)據(jù)的同時(shí)，第二端口寫入數(shù)據(jù)，從而使得存儲(chǔ)器采用連續(xù)讀寫的方式處理數(shù)據(jù)，提高數(shù)據(jù)吞吐率。
[0034]若在其它系統(tǒng)或裝備中，根據(jù)實(shí)際情況，多路緩存器可采用多個(gè)緩存，較佳地，采用多個(gè)雙口緩存，不局限于上述以LTE系統(tǒng)為例的實(shí)施例。
[0035]本發(fā)明實(shí)施例中LTE系統(tǒng)中重傳數(shù)據(jù)的合并流程如圖3所示，
[0036]步驟301:在無法正確解碼原始數(shù)據(jù)時(shí)，將原始數(shù)據(jù)存入外部存儲(chǔ)器中，并要求發(fā)送端發(fā)送重傳數(shù)據(jù)(即發(fā)送端重新發(fā)送的原始數(shù)據(jù))。
[0037]接收端在收到原始數(shù)據(jù)時(shí)，先通過譯碼器對(duì)原始數(shù)據(jù)進(jìn)行譯碼，然后將譯碼后的結(jié)果進(jìn)行CRC校驗(yàn)，判斷出是否譯碼出錯(cuò)，即能否對(duì)原始數(shù)據(jù)進(jìn)行正確解碼，并將校驗(yàn)結(jié)果封裝入ACK/NACK消息中返回給發(fā)送端。若CRC校驗(yàn)結(jié)果為譯碼出錯(cuò)，接收端返回的ACK/NACK消息則是NACK消息，通過返回NACK消息，接收端令發(fā)送端發(fā)送該無法解碼的原始數(shù)據(jù)對(duì)應(yīng)的重傳數(shù)據(jù)；若CRC校驗(yàn)結(jié)果為能夠正確解碼，接收端返回的ACK/NACK消息則是ACK消息，通過返回ACK消息，接收端令發(fā)送端繼續(xù)發(fā)送其它新數(shù)據(jù)。
[0038]步驟302:根據(jù)當(dāng)前數(shù)據(jù)的報(bào)文上層配置信息判斷當(dāng)前數(shù)據(jù)為新數(shù)據(jù)還是重傳數(shù)據(jù)，若當(dāng)前數(shù)據(jù)是重傳數(shù)據(jù)，進(jìn)行步驟304，否則，當(dāng)前數(shù)據(jù)不是重傳數(shù)據(jù)，為新數(shù)據(jù)，進(jìn)行步驟 303。
[0039]若當(dāng)前數(shù)據(jù)的報(bào)文上層配置信息與之前傳輸?shù)脑紨?shù)據(jù)的報(bào)文上層配置信息內(nèi)容不同，則是新數(shù)據(jù)，若當(dāng)前數(shù)據(jù)與之前傳輸?shù)脑紨?shù)據(jù)的報(bào)文上層配置信息相同，則是重傳數(shù)據(jù)。
[0040]步驟303:將新數(shù)據(jù)解速率匹配后，直接存入多路緩存器，然后進(jìn)行步驟306。
[0041]因?yàn)槊看魏喜⑼旰蠖嗦肪彺嫫髦械娜齻€(gè)雙口 RAM緩存都會(huì)被清零，所以雙口 RAM緩存初始化數(shù)據(jù)為全零，故而，在當(dāng)前數(shù)據(jù)為新數(shù)據(jù)時(shí)，多路緩存器中的原始數(shù)據(jù)為全零，新數(shù)據(jù)在解速率匹配后，解速率匹配后的數(shù)據(jù)分三路數(shù)據(jù)，直接存入多路緩存器，即每路數(shù)據(jù)中的每個(gè)軟比特?cái)?shù)據(jù)依次被存入對(duì)應(yīng)的雙口 RAM緩存中，然后寫入譯碼器中進(jìn)行譯碼，并寫入外部存儲(chǔ)器，同時(shí)通過多路緩存器的另一端口輸入全零數(shù)據(jù)，其中譯碼器可同時(shí)讀取3個(gè)雙口 RAM緩存中的數(shù)據(jù)，同時(shí)進(jìn)行譯碼，而外部存儲(chǔ)器一個(gè)地址中可以存儲(chǔ)3個(gè)軟比特?cái)?shù)據(jù)。
[0042]步驟304:從外部存儲(chǔ)器中將與當(dāng)前數(shù)據(jù)對(duì)應(yīng)的之前接收的原始數(shù)據(jù)(即HARQ進(jìn)程緩存數(shù)據(jù))取出，存入到多路緩存器，之后進(jìn)行步驟305。
[0043]本發(fā)明實(shí)施例采用DDR2作為外部存儲(chǔ)器，采用連續(xù)讀取的方式，將數(shù)據(jù)并行寫入多路緩存器。外部存儲(chǔ)器中一個(gè)地址存儲(chǔ)三個(gè)軟比特?cái)?shù)據(jù)，故每讀取一次，可將三個(gè)軟比特?cái)?shù)據(jù)分別存入多路緩存器中的三個(gè)雙口 RAM緩存中，這樣可以將數(shù)據(jù)分為三路。
[0044]當(dāng)LTE系統(tǒng)中同時(shí)有多個(gè)用戶同時(shí)發(fā)送數(shù)據(jù)時(shí)，每個(gè)用戶可以同時(shí)執(zhí)行多個(gè)HARQ進(jìn)程，每個(gè)HARQ進(jìn)程對(duì)應(yīng)多個(gè)數(shù)據(jù)，因此，在DDR2中，要根據(jù)用戶編號(hào)、HARQ進(jìn)程號(hào)、數(shù)據(jù)號(hào)，對(duì)DDR2空間進(jìn)行劃分。只要根據(jù)這三個(gè)編號(hào)及數(shù)據(jù)長度，就可以從DDR2中將對(duì)應(yīng)的緩存數(shù)據(jù)取出，寫入到多路緩存器中。
[0045]步驟305:將重傳數(shù)據(jù)處理成若干個(gè)軟比特?cái)?shù)據(jù)，依次對(duì)每一個(gè)軟比特?cái)?shù)據(jù)進(jìn)行解速率匹配；在對(duì)每個(gè)軟比特?cái)?shù)據(jù)進(jìn)行解速率匹配的同時(shí)，從多路緩存器的第一端口讀出當(dāng)前軟比特?cái)?shù)據(jù)對(duì)應(yīng)的原始數(shù)據(jù)部分，并將當(dāng)前軟比特?cái)?shù)據(jù)對(duì)應(yīng)的原始數(shù)據(jù)部分與對(duì)該軟比特?cái)?shù)據(jù)解速率匹配后的數(shù)據(jù)進(jìn)行合并，將合并后的數(shù)據(jù)從多路緩存器的第二端口寫入。
[0046]接收端將重傳數(shù)據(jù)分成若干軟比特?cái)?shù)據(jù)，即(接收端經(jīng)過信道均衡、解調(diào)，將接收到的數(shù)據(jù)處理成軟比特?cái)?shù)據(jù))，較佳地，本發(fā)明實(shí)施例采用一個(gè)軟比特的大小為8bit (比特)的方式。每當(dāng)一個(gè)軟比特的數(shù)據(jù)完成解速率匹配的同時(shí)，與對(duì)應(yīng)的原始數(shù)據(jù)部分進(jìn)行數(shù)據(jù)合并，然后寫回多路緩存器，直到該重傳數(shù)據(jù)的所有軟比特?cái)?shù)據(jù)全部完成解速率匹配、合并以及寫入操作。
[0047]下面采用LTE系統(tǒng)為例，LTE的數(shù)據(jù)長度最大為6144軟比特，因此LTE系統(tǒng)中的接收端的數(shù)據(jù)會(huì)經(jīng)過turbo編碼變?yōu)槿窋?shù)據(jù)(即解速率匹配后會(huì)分為三路數(shù)據(jù))，每一路的最大長度為6148軟比特，分別為SYS系統(tǒng)比特、PO校驗(yàn)比特和Pl校驗(yàn)比特，如圖4所示。為了方便處理，本發(fā)明實(shí)施例中多路緩存器中的緩存RAM采用三塊雙口 RAM緩存，分別為SYS_RAM、P0_RAM、P1_RAM，上述每個(gè)RAM深度為8192軟比特，寬度為8bit (比特)。重傳數(shù)據(jù)中的一個(gè)軟比特?cái)?shù)據(jù)被解速率匹配后，根據(jù)對(duì)應(yīng)的原始數(shù)據(jù)部分的讀取地址(即確定該軟比特?cái)?shù)據(jù)是SYS系統(tǒng)比特還是PO校驗(yàn)比特或者是Pl校驗(yàn)比特)，確定合并后的軟比特?cái)?shù)據(jù)會(huì)被存入的雙口 RAM緩存，即SYS系統(tǒng)比特被讀取合并后回填至SYS_RAM，P0校驗(yàn)比特被讀取合并后回填至P0_RAM，P1校驗(yàn)比特被讀取合并后回填至P1_RAM，這樣在上述重傳數(shù)據(jù)全部被合并后回填至多路緩存器中后，數(shù)據(jù)被分為三路，可將三路數(shù)據(jù)同時(shí)輸入外部存儲(chǔ)器，并輸入譯碼器進(jìn)行譯碼。本發(fā)明實(shí)施例的在解速率匹配以及重傳數(shù)據(jù)合并后，完成多路緩存器中三個(gè)RAM緩存的對(duì)應(yīng)軟比特?cái)?shù)據(jù)的回填過程中的數(shù)據(jù)流向示意圖，如圖5所示。
[0048]數(shù)據(jù)合并包括多個(gè)操作，如讀取、累加、溢出保護(hù)等，由于從多路存儲(chǔ)器中的RAM中讀取數(shù)據(jù)會(huì)有延遲，因此，可以采用流水線的方式進(jìn)行數(shù)據(jù)合并，例如，在前一個(gè)軟比特?cái)?shù)據(jù)(即前一個(gè)軟比特的數(shù)據(jù))進(jìn)行溢出保護(hù)處理的同時(shí)，當(dāng)前軟比特?cái)?shù)據(jù)(即當(dāng)前軟比特的數(shù)據(jù))進(jìn)行累加，而后一個(gè)軟比特?cái)?shù)據(jù)(即后一個(gè)軟比特的數(shù)據(jù))此時(shí)正在被讀取出來，這樣不必等到每個(gè)軟比特?cái)?shù)據(jù)合并完成后，再進(jìn)行下一軟比特?cái)?shù)據(jù)合并，可以提高處理速度。
[0049]由于本發(fā)明實(shí)施例采用了雙口 RAM緩存作為緩存，將雙口 RAM緩存的兩個(gè)端口稱為端口 A與端口 B (即SYS_RAM、P0_RAM、P1_RAM各自均有端口 A和端口 B)。
[0050]下面以處理單個(gè)軟比特的數(shù)據(jù)BitO為例，介紹將解速率匹配后的重傳數(shù)據(jù)與多路緩存器中的原始數(shù)據(jù)進(jìn)行合并的過程。根據(jù)該對(duì)應(yīng)的原始數(shù)據(jù)部分的地址確定合并后的軟比特?cái)?shù)據(jù)應(yīng)寫回的雙口 RAM緩存，以及在該雙口 RAM緩存中的存儲(chǔ)位置，通過該雙口 RAM緩存的第二端口將合并后的軟比特?cái)?shù)據(jù)存入多路緩存器中對(duì)應(yīng)的雙口緩存中。
[0051]通過解速率匹配計(jì)算得出BitO的輸出地址，提前將多路緩存器中BitO的輸出地址中存儲(chǔ)的數(shù)據(jù)從端口 B讀出，與解速率匹配后的重傳數(shù)據(jù)中的對(duì)應(yīng)bitO的部分進(jìn)行合并，然后通過端口 A將合并結(jié)果寫回多路緩存器中對(duì)應(yīng)的雙口緩存RAM中(如圖6所示)，依次類推，每進(jìn)行一個(gè)軟比特的數(shù)據(jù)的解速率匹配后，就將該軟比特?cái)?shù)據(jù)合并完成，即將該軟比特?cái)?shù)據(jù)與多路緩存器中讀取的原始數(shù)據(jù)對(duì)應(yīng)部分合并，直到所有軟比特都處理完畢。此時(shí)，端口 A為寫端口，端口 B為讀端口。本發(fā)明實(shí)施例中的雙口 RAM緩存利用端口 A和端口B將解速率匹配后的重傳數(shù)據(jù)與對(duì)應(yīng)的原始數(shù)據(jù)進(jìn)行合并的過程中的數(shù)據(jù)流向示意圖，如圖7所示。
[0052]這樣可以保證不再同一時(shí)刻既從端口 A讀取，也從端口 A寫入(或從端口 B讀取的同時(shí)也從端口 B寫入)。
[0053]步驟306:當(dāng)當(dāng)前數(shù)據(jù)完成解速率匹配操作和合并操作后，即接收端本次接收到的數(shù)據(jù)全部寫入多路緩存器后，將多路緩存器中的數(shù)據(jù)寫入譯碼器譯碼，同時(shí)將多路緩存器中的數(shù)據(jù)寫入到外部存儲(chǔ)器存儲(chǔ)，以備下次重傳合并，并將多路緩存器中的內(nèi)容清空。
[0054]在將合并后的數(shù)據(jù)重新寫入多路緩存器后，將多路緩存器中的多個(gè)雙口緩存中分別存儲(chǔ)的數(shù)據(jù)分別通過對(duì)應(yīng)的雙口緩存的第一端口寫入譯碼器和外部存儲(chǔ)器，并通過對(duì)應(yīng)的雙口緩存的第二端口輸入全零數(shù)據(jù)。可將多個(gè)雙口緩存中的多路數(shù)據(jù)同時(shí)輸入譯碼器中譯碼，并且，由于外部存儲(chǔ)器中一個(gè)地址可存儲(chǔ)多個(gè)軟比特?cái)?shù)據(jù)，因此可將多路數(shù)據(jù)同時(shí)存入外部存儲(chǔ)器中。
[0055]上述過程是本發(fā)明實(shí)施例中的數(shù)據(jù)分發(fā)過程，其中的數(shù)據(jù)流向示意圖，如圖8所
/Jn ο
[0056]在此過程中，端口 A負(fù)責(zé)寫入數(shù)據(jù)，端口 B負(fù)責(zé)讀取數(shù)據(jù)。譯碼器和DDR2分別根據(jù)譯碼器和DDR2控制器的控制信號(hào)從B端口讀取數(shù)據(jù)，并且只有譯碼器和DDR2的控制器同時(shí)接收數(shù)據(jù)時(shí)才進(jìn)行讀取操作，否則進(jìn)入等待狀態(tài)，直到譯碼器和DDR2都可以接收數(shù)據(jù)。
[0057]在譯碼器和DDR2從B端口讀取數(shù)據(jù)的同時(shí)，從A端口寫入全零數(shù)據(jù)，清空緩存RAM,由于此時(shí)各個(gè)雙口 RAM緩存的地址都是順序從低地址到高地址，因此可以采用A端口寫入操作與B端口讀取操作同時(shí)進(jìn)行的方式，避免未讀取的內(nèi)容被清零。
[0058]每當(dāng)一個(gè)合并后的軟比特?cái)?shù)據(jù)通過第一端口被輸入譯碼器和外部存儲(chǔ)器后，一個(gè)軟比特的全零數(shù)據(jù)就會(huì)從第二端口輸入雙口 RAM緩存中，三個(gè)雙口 RAM緩存可同時(shí)進(jìn)行數(shù)據(jù)分發(fā)過程。
[0059]在所有的數(shù)據(jù)被譯碼器和DDR2讀取后，多路緩存器中的數(shù)據(jù)也被清零，至此，重傳數(shù)據(jù)的合并過程完成。
[0060]本發(fā)明實(shí)施例提供了一種重傳數(shù)據(jù)的合并裝置，如圖9所示，包括:
[0061]通信模塊901，用于在無法正確解碼原始數(shù)據(jù)時(shí)，將原始數(shù)據(jù)存入外部存儲(chǔ)器905中，并要求發(fā)送端發(fā)送重傳數(shù)據(jù)(重傳數(shù)據(jù)為重新發(fā)送的原始數(shù)據(jù));
[0062]解速率匹配模塊902，用于在接收到該重傳數(shù)據(jù)后，將該原始數(shù)據(jù)從外部存儲(chǔ)器905存入多路緩存器906，并將重傳數(shù)據(jù)處理成若干個(gè)軟比特?cái)?shù)據(jù)，依次對(duì)每一個(gè)軟比特?cái)?shù)據(jù)進(jìn)行解速率匹配；
[0063]數(shù)據(jù)合并模塊903，用于在解速率匹配模塊902對(duì)每個(gè)軟比特?cái)?shù)據(jù)進(jìn)行解速率匹配時(shí)，從多路緩存器906中讀出當(dāng)前軟比特?cái)?shù)據(jù)對(duì)應(yīng)的原始數(shù)據(jù)部分，并將當(dāng)前軟比特?cái)?shù)據(jù)對(duì)應(yīng)的原始數(shù)據(jù)部分與對(duì)該軟比特?cái)?shù)據(jù)解速率匹配后的數(shù)據(jù)進(jìn)行合并，以及用于將合并后的數(shù)據(jù)重新寫入多路緩存器906 ；
[0064]本發(fā)明實(shí)施例中的多路緩存器906可以由多個(gè)雙口緩存組成，較佳地，在LTE系統(tǒng)中采用雙口 RAM緩存，這樣，本發(fā)明實(shí)施例中的數(shù)據(jù)合并模塊903，可具體用于從多路緩存器906中的雙口緩存中的第一端口中讀取出當(dāng)前軟比特?cái)?shù)據(jù)對(duì)應(yīng)的原始數(shù)據(jù)部分，并在進(jìn)行完數(shù)據(jù)合并后，根據(jù)對(duì)應(yīng)的原始數(shù)據(jù)部分的讀取地址確定合并后的軟比特?cái)?shù)據(jù)所在的雙口緩存中的存儲(chǔ)位置，將合并后的每個(gè)軟比特?cái)?shù)據(jù)按照確定的存儲(chǔ)位置通過多路緩存器906中的對(duì)應(yīng)雙口緩存的第二端口寫入多路緩存器906中的對(duì)應(yīng)的雙口緩存中。
[0065]并且本發(fā)明實(shí)施例中的裝置進(jìn)一步包括，數(shù)據(jù)分發(fā)模塊904，用于在數(shù)據(jù)合并模塊將合并后的數(shù)據(jù)重新寫入多路緩存器906后，將多路緩存器906的多個(gè)雙口緩存中分別存儲(chǔ)的數(shù)據(jù)(即合并后的數(shù)據(jù)通過對(duì)應(yīng)的雙口緩存的第一端口寫入譯碼器907和外部存儲(chǔ)器905，并通過對(duì)應(yīng)的雙口緩存的第二端口輸入全零數(shù)據(jù)。
[0066]較佳地，本發(fā)明實(shí)施例中外部存儲(chǔ)器采用DDR2。
[0067]在本發(fā)明實(shí)施例中，將外部存儲(chǔ)器中的數(shù)據(jù)寫入多路緩存器時(shí)，每讀取一次可以將該地址的多個(gè)軟比特?cái)?shù)據(jù)分別存入對(duì)應(yīng)的雙口緩存中，在LTE系統(tǒng)中則是每讀取一次，可將三個(gè)軟比特?cái)?shù)據(jù)分別存入三個(gè)雙口 RAM緩存中。
[0068]在重傳數(shù)據(jù)全部被解速率匹配并且合并完成后，合并后的數(shù)據(jù)被分成多路分別存儲(chǔ)在對(duì)應(yīng)的雙口緩存中(在LTE系統(tǒng)中，合并后的數(shù)據(jù)分三路分別存儲(chǔ)在三個(gè)雙口 RAM緩存中)，多個(gè)雙口緩存中的合并后的數(shù)據(jù)可以分別通過各自的第一端口輸入譯碼器進(jìn)行譯碼，以及存入外部存儲(chǔ)器，并通過各自的第二端口輸入全零數(shù)據(jù)進(jìn)行清零(在LTE系統(tǒng)中，被分成三路的合并后的數(shù)據(jù)分別通過各自的所在的雙口 RAM緩存的第一端口將數(shù)據(jù)輸入譯碼器進(jìn)行譯碼和存入外部存儲(chǔ)器，并通過第二端口輸入全零數(shù)據(jù))。
[0069]本發(fā)明實(shí)施例通過將重傳數(shù)據(jù)分成若干軟比特，在當(dāng)前軟比特進(jìn)行解速率匹配的同時(shí)，讀取對(duì)應(yīng)的原始數(shù)據(jù)部分，當(dāng)前軟比特對(duì)應(yīng)的原始數(shù)據(jù)部分與相應(yīng)的解速率匹配后的數(shù)據(jù)進(jìn)行合并，從而使得重傳數(shù)據(jù)的解速率匹配和數(shù)據(jù)合并兩個(gè)步驟同時(shí)進(jìn)行，節(jié)省了處理時(shí)間，并且通過對(duì)多路緩存器采用雙口讀寫模式，第一端口讀取的同時(shí)，第二端口寫入，從而使得讀寫操作同時(shí)進(jìn)行，降低了處理時(shí)延，而且外部存儲(chǔ)器采用連續(xù)讀寫的方式提高了數(shù)據(jù)吞吐率，避免了短時(shí)間內(nèi)對(duì)外部存儲(chǔ)器進(jìn)行隨機(jī)間隔/間斷的讀寫操作導(dǎo)致數(shù)據(jù)吞吐率低下的問題。將需要進(jìn)行緩存的原始數(shù)據(jù)先寫入多路緩存器，再進(jìn)行合并，這樣可以使得編碼效率高的軟比特得到合并增益。
[0070]顯然，本領(lǐng)域的技術(shù)人員可以對(duì)本發(fā)明進(jìn)行各種改動(dòng)和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動(dòng)和變型在內(nèi)。
【權(quán)利要求】
1.一種重傳數(shù)據(jù)的合并方法，其特征在于，包括: 在無法正確解碼原始數(shù)據(jù)時(shí)，將原始數(shù)據(jù)存入外部存儲(chǔ)器中，并要求發(fā)送端發(fā)送重傳數(shù)據(jù)，所述重傳數(shù)據(jù)為重新發(fā)送的原始數(shù)據(jù)； 在接收到所述重傳數(shù)據(jù)后，將所述原始數(shù)據(jù)從外部存儲(chǔ)器存入多路緩存器，并將所述重傳數(shù)據(jù)處理成若干個(gè)軟比特?cái)?shù)據(jù)，依次對(duì)每一個(gè)軟比特?cái)?shù)據(jù)進(jìn)行解速率匹配； 在對(duì)每個(gè)軟比特?cái)?shù)據(jù)進(jìn)行解速率匹配時(shí)，從多路緩存器中讀出當(dāng)前軟比特?cái)?shù)據(jù)對(duì)應(yīng)的原始數(shù)據(jù)部分，并將當(dāng)前軟比特?cái)?shù)據(jù)對(duì)應(yīng)的原始數(shù)據(jù)部分與對(duì)該軟比特?cái)?shù)據(jù)解速率匹配后的數(shù)據(jù)進(jìn)行合并； 將合并后的數(shù)據(jù)重新寫入多路緩存器。
2.如權(quán)利要求1所述的方法，其特征在于，所述多路緩存器采用多個(gè)雙口緩存。
3.如權(quán)利要求2所述的方法，其特征在于，從多路緩存器中讀出當(dāng)前軟比特?cái)?shù)據(jù)對(duì)應(yīng)的原始數(shù)據(jù)部分，具體包括: 從多路緩存器中的雙口緩存的第一端口中讀出當(dāng)前軟比特?cái)?shù)據(jù)對(duì)應(yīng)的原始數(shù)據(jù)部分； 將合并后的數(shù)據(jù)重新寫入多路緩存器，具體包括: 根據(jù)對(duì)應(yīng)的原始數(shù)據(jù)部分的讀取地址確定合并后的軟比特?cái)?shù)據(jù)所在的雙口緩存中的存儲(chǔ)位置，將合并后的每個(gè)軟比特?cái)?shù)據(jù)按照確定的存儲(chǔ)位置通過多路緩存器中對(duì)應(yīng)雙口緩存的第二端口寫入多路緩存器中對(duì)應(yīng)的雙口緩存中。
4.如權(quán)利要求2所述的方法，其特征在于，還包括:` 在將合并后的數(shù)據(jù)重新寫入多路緩存器后，將多路緩存器中的多個(gè)雙口緩存中分別存儲(chǔ)的數(shù)據(jù)分別通過對(duì)應(yīng)的雙口緩存的第一端口寫入譯碼器和外部存儲(chǔ)器，并通過對(duì)應(yīng)的雙口緩存的第二端口輸入全零數(shù)據(jù)。
5.如權(quán)利要求1-4任一項(xiàng)所述的方法，其特征在于，所述外部存儲(chǔ)器采用動(dòng)態(tài)隨機(jī)存儲(chǔ)器RAM。
6.一種重傳數(shù)據(jù)的合并裝置，其特征在于，包括: 通信模塊，用于在無法正確解碼原始數(shù)據(jù)時(shí)，將原始數(shù)據(jù)存入外部存儲(chǔ)器中，并要求發(fā)送端發(fā)送重傳數(shù)據(jù)，所述重傳數(shù)據(jù)為重新發(fā)送的原始數(shù)據(jù)； 解速率匹配模塊，用于在接收到所述重傳數(shù)據(jù)后，將所述原始數(shù)據(jù)從外部存儲(chǔ)器存入多路緩存器，并將所述重傳數(shù)據(jù)處理成若干個(gè)軟比特?cái)?shù)據(jù)，依次對(duì)每一個(gè)軟比特?cái)?shù)據(jù)進(jìn)行解速率匹配； 數(shù)據(jù)合并模塊，用于在解速率匹配模塊對(duì)每個(gè)軟比特?cái)?shù)據(jù)進(jìn)行解速率匹配時(shí)，從多路緩存器中讀出當(dāng)前軟比特?cái)?shù)據(jù)對(duì)應(yīng)的原始數(shù)據(jù)部分，并將當(dāng)前軟比特?cái)?shù)據(jù)對(duì)應(yīng)的原始數(shù)據(jù)部分與對(duì)該軟比特?cái)?shù)據(jù)解速率匹配后的數(shù)據(jù)進(jìn)行合并，以及用于將合并后的數(shù)據(jù)重新寫入多路緩存器。
7.如權(quán)利要求6所述的裝置，其特征在于，所述多路緩存器由多個(gè)雙口緩存組成。
8.如權(quán)利要求7所述的裝置，其特征在于，所述數(shù)據(jù)合并模塊，具體用于從多路緩存器中的雙口緩存的第一端口中讀出當(dāng)前軟比特?cái)?shù)據(jù)對(duì)應(yīng)的原始數(shù)據(jù)部分；并根據(jù)對(duì)應(yīng)的原始數(shù)據(jù)部分的讀取地址確定合并后的軟比特?cái)?shù)據(jù)所在的雙口緩存中的存儲(chǔ)位置，將合并后的每個(gè)軟比特?cái)?shù)據(jù)按照確定的存儲(chǔ)位置通過多路緩存器中對(duì)應(yīng)雙口緩存的第二端口寫入多路緩存器中對(duì)應(yīng)的雙口緩存中。
9.如權(quán)利要求7所述的裝置，其特征在于，還包括數(shù)據(jù)分發(fā)模塊，用于在數(shù)據(jù)合并模塊將合并后的數(shù)據(jù)重新寫入多路緩存器后，將多路緩存器中的多個(gè)雙口緩存中分別存儲(chǔ)的數(shù)據(jù)分別通過對(duì)應(yīng)的雙口緩存的第一端口寫入譯碼器和外部存儲(chǔ)器，并通過對(duì)應(yīng)的雙口緩存的第二端口輸入全零數(shù)據(jù)。
10.如權(quán)利要求6-9任一項(xiàng)所述的裝置，其特征在于，所述外部存儲(chǔ)器為動(dòng)態(tài)隨機(jī)存儲(chǔ)器 RAM。`
【文檔編號(hào)】H04L1/16GK103684709SQ201210326150
【公開日】2014年3月26日 申請(qǐng)日期:2012年9月5日 優(yōu)先權(quán)日:2012年9月5日
【發(fā)明者】朱宏 申請(qǐng)人:京信通信系統(tǒng)（中國）有限公司