專利名稱：Ad轉(zhuǎn)換裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及AD轉(zhuǎn)換裝置。本發(fā)明尤其涉及異步方式的逐次比較型AD轉(zhuǎn)換裝置。 本申請與下列美國申請相關(guān)聯(lián)，主張來自下列美國申請的優(yōu)先權(quán)。關(guān)于承認(rèn)通過文獻(xiàn)的參 照編入的指定國，通過參照下列申請記載的內(nèi)容而編入本申請，作為本申請的一部分。申請?zhí)?2/176，420申請日2008年7月21日
背景技術(shù)：
公知的AD轉(zhuǎn)換裝置有異步方式的逐次比較型AD轉(zhuǎn)換裝置(比如，參照專利文獻(xiàn) 1及非專利文獻(xiàn)1)。異步方式的逐次比較型AD轉(zhuǎn)換裝置，與時鐘不同步地執(zhí)行每個比特的 轉(zhuǎn)換處理。專利文獻(xiàn)專利文獻(xiàn)1 日本國專利申請公開公報特開平7-170185號非專利文獻(xiàn)非專利文獻(xiàn)1 :Shuo-Wei Mike Chen, Robert W. Brodersen, “ A 6b 600MS/ s5. 3mff Asynchronous ADC in 0. 13 μ m CMOS"，ISSCC 2006DIGEST 0FTECHNICAL PAPERS, February 8，2006，p. 574—575，p. 67
發(fā)明內(nèi)容
本發(fā)明解決的技術(shù)問題為這里的異步方式的逐次比較型AD轉(zhuǎn)換裝置，具有用于檢測出比較器的比較動作 已結(jié)束的結(jié)束檢出部。并且，異步方式的逐次比較型AD轉(zhuǎn)換裝置，當(dāng)結(jié)束檢出部檢測出比 較器的比較動作已結(jié)束，即轉(zhuǎn)到下一個比特周期的處理。比如，專利文獻(xiàn)1所記載的AD轉(zhuǎn)換裝置，具有給予輸入信號和不同的比較信號 的電位差的反轉(zhuǎn)電位的2個反相門和1異或非門(exclusive NORgate)(比如，參照段落 0013)。異或非門在2個反相門的輸出值一致時，輸出表示比較已經(jīng)結(jié)束的比較結(jié)束信號。同時，比如非專利文獻(xiàn)1記載的AD轉(zhuǎn)換裝置，具有進(jìn)行差動動作的比較器器(如， FIG31. 5. 3)和NAND門(如非專利文獻(xiàn)1的第3段落)。NAND門根據(jù)將FIG31. 5. 3所表示 的比較器的差動輸出信號(Qn，Qp)連接到正側(cè)電位(被復(fù)位之后)，而發(fā)生表示下次的比 特循環(huán)開始的就緒信號(ready signal)(第4段落)?？墒?，專利文獻(xiàn)1記載的AD轉(zhuǎn)換裝置，因為必須具備將不同的2個反轉(zhuǎn)電位(譬 如，電源電位的3/4電位及電源電位的1/4電位)作為閾值電位提供的特別的倒相門，所以 電路規(guī)模變大。同時，非專利文獻(xiàn)1記載的AD轉(zhuǎn)換裝置，因為比較器必須從轉(zhuǎn)換結(jié)果輸出 至被復(fù)位為止處于處理待機(jī)狀態(tài)，所以轉(zhuǎn)換期間變長。本發(fā)明采用的技術(shù)方案為為了解決上述課題，在本發(fā)明的第1方式中，提供一種 AD轉(zhuǎn)換裝置，是輸出與模擬的輸入信號對應(yīng)的數(shù)字的輸出數(shù)據(jù)的逐次比較型AD轉(zhuǎn)換裝置； 包括比特選擇部，從輸出數(shù)據(jù)的高位側(cè)順次選擇轉(zhuǎn)換對象比特；數(shù)據(jù)控制部，在每次選擇轉(zhuǎn)換對象比特時，輸出用于辨別轉(zhuǎn)換對象比特值的比較數(shù)據(jù)；DA轉(zhuǎn)換部，輸出與比較數(shù)據(jù) 對應(yīng)的模擬的比較信號；比較部，根據(jù)DA轉(zhuǎn)換部已經(jīng)輸出比較信號的情況，輸出輸入信號 和比較信號的比較結(jié)果，在輸出比較結(jié)果之后被復(fù)位；結(jié)束檢出部，檢測出比較部輸出的 比較結(jié)果，并在比較部被復(fù)位之前先輸出讓比特選擇部選擇下一個轉(zhuǎn)換對象比特的結(jié)束信 號；輸出部，輸出基于比較部的比較結(jié)果決定各比特的值的輸出數(shù)據(jù)。另外，上述的發(fā)明概要，并非列舉了本發(fā)明必要的特征的全部，這些特征群的輔助 組合也能成為發(fā)明。


圖1，表示本實施方式的AD轉(zhuǎn)換裝置10的構(gòu)成。圖2，表示順序控制部34的動作流程圖。圖3，表示AD轉(zhuǎn)換裝置10中的信號的時序圖的一個例子。圖4，表示AD轉(zhuǎn)換裝置10在異步逐次比較處理(圖2步驟S14)中的動作流程圖。圖5，表示AD轉(zhuǎn)換裝置10的異步逐次比較處理(圖2步驟S14)中的、AD轉(zhuǎn)換裝 置10內(nèi)的信號的時序圖的一個例子。圖6，表示由數(shù)據(jù)控制部18進(jìn)行的比較數(shù)據(jù)生成處理的一個例子。圖7，表示本實施方式的比較部沈的構(gòu)成的一個例子。圖8，表示本實施方式的結(jié)束檢出部30的構(gòu)成的一個例子。圖9，表示由圖7示出結(jié)構(gòu)的比較部沈輸出的正側(cè)結(jié)果信號及負(fù)側(cè)結(jié)果信號的一 個例子，以及，由圖8表示的結(jié)束檢出部30輸出的結(jié)束信號的一個例子。圖10，表示本實施方式的第1變形例涉及的AD轉(zhuǎn)換裝置10的構(gòu)成。圖11，表示圖10所表示的第1變形例涉及的AD轉(zhuǎn)換裝置10內(nèi)的信號的時序圖的 一個例子。圖12，是與比較部沈一起表示本實施形態(tài)的第2變形例涉及的DA轉(zhuǎn)換部20的構(gòu) 成。圖13，與比較部沈一起表示本實施形態(tài)的第3變形例涉及的DA轉(zhuǎn)換部20的構(gòu) 成。
具體實施例方式以下，通過發(fā)明的實施方式說明本發(fā)明的(一)側(cè)面，不過，以下的實施方式并不 限定權(quán)力要求范圍所涉及的發(fā)明，另外，在實施方式中說明的特征組合并非全部都是發(fā)明 的解決手段所必須的。圖1表示本實施方式涉及的AD轉(zhuǎn)換裝置10構(gòu)成。AD轉(zhuǎn)換裝置10是異步方式的 逐次比較型AD (ANALOG TO DIGITAL)轉(zhuǎn)換裝置，輸出與模擬的輸入信號對應(yīng)的數(shù)字的輸出 數(shù)據(jù)。在本實施方式中，AD轉(zhuǎn)換裝置10把模擬的輸入信號的電壓值Vin轉(zhuǎn)換成N比特(N 是2以上的整數(shù))的數(shù)字的輸出數(shù)據(jù)D。。AD轉(zhuǎn)換裝置10具有S/H電路14、比特選擇部16、數(shù)據(jù)控制部18、DA轉(zhuǎn)換部20、定 時發(fā)生部22、比較部沈、保持部觀、結(jié)束檢出部30、輸出部32以及順序控制部34。S/H電 路14對輸入信號采樣。并且，S/H電路14保持采樣得到的模擬輸入信號。
比特選擇部16，根據(jù)被提供的轉(zhuǎn)換開始信號或結(jié)束信號，從輸出數(shù)據(jù)的高位側(cè)順 次選擇轉(zhuǎn)換對象比特。作為一個例子，比特選擇部16可以從輸出數(shù)據(jù)的最高位的比特(第 N比特)到最低位比特(第1比特)為止，1比特1比特地順次選擇轉(zhuǎn)換對象比特。數(shù)據(jù)控制部18針對比特選擇部16每次選擇的轉(zhuǎn)換對象比特，生成用于辨別轉(zhuǎn)換 對象比特值的比較數(shù)據(jù)。即，數(shù)據(jù)控制部18輸出表示用于辨別輸出數(shù)據(jù)的轉(zhuǎn)換對象比特值 是0還是1的比較信號的比較數(shù)據(jù)。并且，數(shù)據(jù)控制部18對DA轉(zhuǎn)換部20輸出所生成的比 較數(shù)據(jù)。另外，關(guān)于比較數(shù)據(jù)的生成方法，將在圖6中詳細(xì)說明。DA轉(zhuǎn)換部20，輸出與數(shù)據(jù)控制部18提供的比較數(shù)據(jù)對應(yīng)的模擬比較信號。S卩，DA 轉(zhuǎn)換部20，對每個由數(shù)據(jù)控制部18提供的比較數(shù)據(jù)進(jìn)行DA轉(zhuǎn)換。作為一個例子，DA轉(zhuǎn)換 部20可以是電容陣列型DA轉(zhuǎn)換器。定時發(fā)生部22，在對DA轉(zhuǎn)換部20提供比較數(shù)據(jù)之后、進(jìn)行了規(guī)定時間延遲的定 時中，輸出用于指示比較開始的比較控制信號。并且，定時發(fā)生部22，在指示比較開始之后 進(jìn)行了規(guī)定時間延遲的定時中，輸出指示復(fù)位的比較控制信號。作為一個例子，定時發(fā)生部 22可以發(fā)生脈沖狀的比較控制信號，即前沿(比如上升沿)表示比較開始，后沿(比如下降 沿)表示復(fù)位的脈沖狀的比較控制信號。并且，定時發(fā)生部22，給予比較部沈比較控制信 號。比較部沈，在比較控制信號所表示的比較開始的定時中，開始進(jìn)行輸入信號和比 較信號的比較。比較部沈，作為一個例子，在比較控制信號的前沿(比如上升沿)表示比較 開始的情況下，可以在該比較控制信號的前沿的定時中開始比較動作。比較部26開始比較 動作之后，輸出比較了輸入信號和比較信號的比較結(jié)果。再者，比較部沈使從開始比較動 作、到輸出比較結(jié)果為止產(chǎn)生延遲。以下，把比較部26開始比較動作到輸出比較結(jié)果為止 的延遲時間，稱作響應(yīng)時間。作為一個例子，比較部沈可以輸出表示輸入信號是否大于比較信號的邏輯值來 作為比較結(jié)果。作為一個例子，比較部沈可以在輸入信號大于比較信號時輸出1，在輸入信 號為小于等于比較信號時輸出0。并且，比較部沈在比較控制信號所表示的復(fù)位的定時中將比較結(jié)果復(fù)位。比較部 26，作為一個例子，當(dāng)比較控制信號的后沿(比如下降沿)表示復(fù)位時，可以在該比較控制 信號的后沿的定時中，開始復(fù)位動作。作為一個例子，比較部26可以按照比較結(jié)果被復(fù)位， 輸出預(yù)先確定的邏輯值(比如0或1的一方)。再者，以下，將從給予比較部沈比較開始指 示，到比較部沈被復(fù)位為止的期間稱作為比較期間，把從比較部沈被復(fù)位，到下一次給予 比較部沈比較開始的指示為止的期間稱作復(fù)位期間。這樣的比較部沈，根據(jù)DA轉(zhuǎn)換部20已輸出了比較信號而輸出輸入信號和比較信 號的比較結(jié)果，在輸出了比較結(jié)果之后被復(fù)位。另外，在本實施方式中，比較部沈輸出差動 的比較結(jié)果。即，比較部沈在比較期間中輸出用差動的邏輯值表示比較結(jié)果的正側(cè)結(jié)果信 號及負(fù)側(cè)結(jié)果信號。同時，比較部26在復(fù)位期間中，輸出表示被固定為一方的值的邏輯值 的正側(cè)結(jié)果信號及負(fù)側(cè)結(jié)果信號。保持部觀，根據(jù)從比較部沈輸出了比較結(jié)果的情況，讀取比較結(jié)果，保持所讀取 的比較結(jié)果。保持部觀，即使在比較部沈的比較結(jié)果已被復(fù)位時，也繼續(xù)保持所讀取的比 較結(jié)果，直到比較部26輸出其下一個新的比較結(jié)果為止。再者，在本實施方式中，保持部28保持差動的比較結(jié)果。代替上述方法，保持部觀也可以保持差動的比較結(jié)果的其中一方的 比較結(jié)果(比如正的比較結(jié)果)。結(jié)束檢出部30，在比較部沈輸出了比較結(jié)果之后，輸出讓比特選擇部16選擇下一 個轉(zhuǎn)換對象比特的結(jié)束信號。在本實施方式中，結(jié)束檢出部30在檢測出比較部沈已經(jīng)輸 出了比較結(jié)果后，在比較部沈復(fù)位之前輸出結(jié)束信號。結(jié)束檢出部30，作為一個例子，可以 在比較部沈的正側(cè)結(jié)果信號的邏輯值和負(fù)側(cè)結(jié)果信號的邏輯值變成不一致的定時中，輸 出結(jié)束信號。這樣的結(jié)束檢出部30，能將被比特選擇部16選擇的轉(zhuǎn)換對象比特從現(xiàn)在的比 特向下1個低位比特遷移。輸出部32，根據(jù)比較部沈輸出的比較結(jié)果來決定輸出數(shù)據(jù)的各比特的值。輸出 部32，作為一個例子，在轉(zhuǎn)換對象比特被選中時，可以決定當(dāng)輸出輸入信號比比較信號大的 比較結(jié)果時將比特值作為1，輸出輸入信號小于等于比較信號的比較結(jié)果時的比特的值作 為0。并且，輸出部32，對應(yīng)已決定了輸出數(shù)據(jù)的全部的比特的值的情況，向外部輸出輸出 數(shù)據(jù)。輸出部32直到下一個輸出數(shù)據(jù)被決定為止持續(xù)輸出該輸出數(shù)據(jù)。順序控制部34，控制該AD轉(zhuǎn)換裝置10全體的動作。順序控制部34從外部接受表 示采樣周期的時鐘。并且，順序控制部34按照接受的時鐘，生成指定采樣期間及保持期間 的采樣信號，并提供給S/H電路14。同時，順序控制部34與接受了時鐘的情況對應(yīng)，生成轉(zhuǎn) 換開始信號，提供給比特選擇部16。圖2表示順序控制部34的動作流程。順序控制部34，是在每個采樣周期(每次被 提供時鐘)，執(zhí)行步驟S12 步驟S15的處理(Sll，S16)。在各采樣周期，首先，順序控制部34讓S/H電路14做輸入信號采樣(Si》。如果 輸入信號的采樣結(jié)束，則順序控制部34讓S/H電路14保持已采樣的輸入信號(S13)。以 后，順序控制部34讓S/H電路14持續(xù)保持輸入信號。其次，順序控制部34對比特選擇部16供給轉(zhuǎn)換開始信號，讓比特選擇部16等執(zhí) 行異步逐次比較處理(S14)。異步逐次比較處理具體的動作流程，在圖4中詳細(xì)說明。順序控制部34，能夠讓輸出部32輸出與在比特選擇部16等執(zhí)行了異步逐次比較 處理的結(jié)果、輸入信號對應(yīng)的輸出數(shù)據(jù)。其次，到下一個采樣周期開始前順序控制部34讓 該AD轉(zhuǎn)換裝置10的動作休止(SM)。這樣，順序控制部34能夠抑制該AD轉(zhuǎn)換裝置10消 費的電力。圖3表示AD轉(zhuǎn)換裝置10內(nèi)的信號時序圖的一個例子。順序控制部34，在各采樣 周期被給予時鐘(時刻tll，tie)。再者，采樣周期既可以是被固定了的期間，也可以是適 宜地變動的期間。順序控制部34，一接受時鐘，馬上將采樣信號比如設(shè)置成H邏輯，讓S/H電路14開 始采樣動作(時刻tl2)。S/H電路14，在采樣信號比如定為H邏輯的期間中，對采樣輸入信 號采樣(時刻tl2 tl3)。其次，順序控制部34，把采樣信號設(shè)為H邏輯之后，在一定期間經(jīng)過后，比如將采 樣信號設(shè)為L邏輯，讓S/H電路14開始保持動作(時刻tl3)。S/H電路14，在采樣信號比 如設(shè)定為L邏輯的期間中，保持已經(jīng)采樣的輸入信號(時刻tl3 時刻tl6)。其次，順序控制部34，在讓S/H電路14開始了保持動作之后，對比特選擇部16給 予轉(zhuǎn)換開始信號(時刻tl3)。比特選擇部16等，按照接收到的轉(zhuǎn)換開始信號，執(zhí)行異步逐次
7比較處理(時刻tl4 tM)。并且，順序控制部34，一結(jié)束異步逐次比較處理(時刻tl5)， 便讓該AD轉(zhuǎn)換裝置10動作休止，直到下一次被提供時鐘為止(時刻tl5 tl6)。圖4，表示在AD轉(zhuǎn)換裝置10的異步逐次比較處理(圖2步驟S14)中的動作流程 圖。首先，比特選擇部16根據(jù)接收的轉(zhuǎn)換開始信號或者結(jié)束信號(S21&ks)，判斷現(xiàn)在被 選擇的轉(zhuǎn)換對象比特是否是最低位比特(S22)。當(dāng)現(xiàn)在被選擇的轉(zhuǎn)換對象比特不是最低位比特時(S22的No)，比特選擇部16從 輸出數(shù)據(jù)的各比特中選擇新的轉(zhuǎn)換對象比特(S23)。更具體而言，比特選擇部16，在接受到 轉(zhuǎn)換開始信號的情況下，選擇輸出數(shù)據(jù)的最高位比特來作為轉(zhuǎn)換對象比特。同時，比特選擇 部16，如果接收到了結(jié)束信號，則將現(xiàn)在的轉(zhuǎn)換對象比特后的下一低位比特選擇作為新的 轉(zhuǎn)換對象比特。其次，如果比特選擇部16選擇新的轉(zhuǎn)換對象比特的話，數(shù)據(jù)控制部18生成用于辨 別被選擇的轉(zhuǎn)換對象比特的值的比較數(shù)據(jù)，并對DA轉(zhuǎn)換部20輸出(S24)。再者，關(guān)于比較 數(shù)據(jù)的生成方法，將在圖6中詳細(xì)說明。其次，如果對DA轉(zhuǎn)換部20提供比較數(shù)據(jù)的話，則輸出與該比較數(shù)據(jù)對應(yīng)的比較信 號(S25)。其次，比較部沈，在將比較數(shù)據(jù)提供給DA轉(zhuǎn)換部20之后，到從DA轉(zhuǎn)換部20輸 出的比較信號達(dá)到穩(wěn)定為止的時間(穩(wěn)定時間)，處于比較處理待命狀態(tài)(S^)。其次，比 較部沈，在穩(wěn)定時間過去之后，開始輸入信號和比較信號的比較動作(S27)。其次，比較部沈輸出對輸入信號和比較信號進(jìn)行比較的比較結(jié)果(S28)。其次，輸 出部32，在比較部沈輸出了比較結(jié)果后，決定輸出數(shù)據(jù)的轉(zhuǎn)換對象比特的值(S30)。輸出 部32，作為一個例子，可以決定如果輸出了輸入信號比比較信號大的比較結(jié)果時，轉(zhuǎn)換對象 比特的值為1，如果輸出了輸入信號小于等于比較信號的比較結(jié)果時，轉(zhuǎn)換對象比特的值為 0。并且，比較部沈在開始比較動作\且規(guī)定的比較期間經(jīng)過之后，被復(fù)位(S31)。在這里，結(jié)束檢出部30檢測出比較部沈已經(jīng)輸出了比較結(jié)果后，在比較部沈復(fù) 位之前輸出結(jié)束信號(S^)。結(jié)束檢出部30，作為一個例子，可以通過檢測出比較部沈的 正側(cè)結(jié)果信號的邏輯值和負(fù)側(cè)結(jié)果信號的邏輯值不一致的定時，檢測出比較部26已經(jīng)輸 出了比較結(jié)果。由此，比特選擇部16，因為能夠在比較部沈被復(fù)位之前接受到結(jié)束信號 (S21)，所以可以更快開始下一個比特的處理。并且，比特選擇部16，如果選擇從輸出數(shù)據(jù)的最高位比特到最低位比特的全部比 特的話(S22d Yes)，則對輸出部32通知已結(jié)束了到最低位比特的處理，并將處理轉(zhuǎn)到步驟 S32。當(dāng)輸出部32從比特選擇部16接受到關(guān)于結(jié)束了到最低位比特為止處理的通知，將輸 出數(shù)據(jù)的全部的比特值向外部輸出(S32)。輸出部32 —輸出輸出數(shù)據(jù)，即結(jié)束異步逐次比 較處理。圖5示出了在AD轉(zhuǎn)換裝置10的異步逐次比較處理(圖2步驟S14)中的，AD轉(zhuǎn) 換裝置10內(nèi)的信號的時序圖的一個例子。首先，根據(jù)轉(zhuǎn)換開始信號已被輸出(時刻t21)， 比特選擇部16，選擇最高位比特(第N比特)作為轉(zhuǎn)換對象比特(時刻t22)。其次，數(shù)據(jù)控制部18，向DA轉(zhuǎn)換部20輸出為了判斷該轉(zhuǎn)換對象比特值的比較數(shù)據(jù) (時刻t23)。DA轉(zhuǎn)換部20對應(yīng)接收到比較數(shù)據(jù)輸出比較信號。其次，比較部沈，在比較信號復(fù)位后接受比較開始的指示(時刻t24)，開始輸入信 號和比較信號的比較動作。比較部沈接受到比較開始的指示之后，經(jīng)過響應(yīng)時間后輸出比較結(jié)果(t25)。并且，比較部沈接受到比較開始的指示，在經(jīng)過一定期間后，被復(fù)位(U6)。再者，(接受比較開始的指示之后到輸出比較結(jié)果為止的時間)為給與比較部沈 的比較信號和輸入信號的差更小的一方，比較部26的響應(yīng)時間變得更長。因此，定時發(fā)生 部22控制比較控制信號的發(fā)生定時，以使從比較部沈開始比較動作到比較部沈復(fù)位為止 的期間(比較期間)，與比較部沈的響應(yīng)時間的最壞值相比較會更長，這樣，定時發(fā)生部22 能夠在比較信號和輸入信號的差是微小的情況下，也能確實地在比較部沈輸出比較結(jié)果 之后將比較部沈復(fù)位。同時，結(jié)束檢出部30檢測出比較部沈已經(jīng)輸出了比較結(jié)果后，在復(fù)位之前輸出結(jié) 束信號(時刻t2Q。比特選擇部16按照結(jié)束信號已被輸出的情況，選擇新的轉(zhuǎn)換對象比特 (時刻t27)。并且，以后AD轉(zhuǎn)換裝置10反復(fù)進(jìn)行從時刻t22到時刻t27同樣的處理。根據(jù)以上，AD轉(zhuǎn)換裝置10，在結(jié)束檢出部30復(fù)位之前輸出結(jié)束信號，所以，比特選 擇部16能夠更快開始下一個比特處理。因此，根據(jù)這樣的AD轉(zhuǎn)換裝置10，能夠更縮短轉(zhuǎn)換 期間。圖6，表示數(shù)據(jù)控制部18的比較數(shù)據(jù)生成處理的一個例子。再者，在本例中，該AD 轉(zhuǎn)換裝置10的輸入信號范圍為0以上Vref以下。數(shù)據(jù)控制部18，在每次轉(zhuǎn)換對象比特被比特選擇部16選中時，輸出用于辨別被選 擇的轉(zhuǎn)換對象比特的值的比較數(shù)據(jù)。更具體而言，數(shù)據(jù)控制部18輸出表示是按照比較結(jié)果 決定比被選擇的轉(zhuǎn)換對象比特更高位的比特的值、且轉(zhuǎn)換對象比特為0的輸出數(shù)據(jù)，與是 按照比較結(jié)果決定比轉(zhuǎn)換對象比特更高位的比特的值、且轉(zhuǎn)換對象比特為1的輸出數(shù)據(jù)的 邊界的比較數(shù)據(jù)。據(jù)此，數(shù)據(jù)控制部18，能夠按照對比較信號和輸入信號的大小進(jìn)行比較的 比較結(jié)果，讓輸出部32辨別該轉(zhuǎn)換對象比特的值是0還是1。比如，在轉(zhuǎn)換對象比特為最高位(N比特)的情況下，數(shù)據(jù)控制部18可以輸出表示 輸入信號范圍的中心電平(Vref/2)的比較數(shù)據(jù)。作為一個例子，數(shù)據(jù)控制部18可以輸出 設(shè)轉(zhuǎn)換對象比特(最高有效位)為1、設(shè)其他的比特為0的比較數(shù)據(jù)。并且，可以在每次轉(zhuǎn)換對象比特變遷至低位比特時，數(shù)據(jù)控制部18輸出表示以對 半搜索被縮小的比較范圍的中心電平的比較數(shù)據(jù)。作為一個例子，數(shù)據(jù)控制部18可以輸出 將比轉(zhuǎn)換對象比特更高位的各比特作為按照比較結(jié)果被決定的值、設(shè)轉(zhuǎn)換對象比特為1，設(shè) 比轉(zhuǎn)換對象比特更低位的比特為0的比較數(shù)據(jù)。圖7表示本實施方式相關(guān)的比較部沈的構(gòu)成的一個例子。比較部沈具有差動放 大器102、正側(cè)緩沖器104、負(fù)側(cè)緩沖器106、以及閂鎖核心108(，〃 ★二 7 )。差動放大器 102，接收成為比較對象的2個信號(輸入信號Vin及比較信號Vk)。差動放大器102，從正 側(cè)輸出端輸出將輸入信號Vin及比較信號Vk的差放大后的正側(cè)差信號VP。同時，差動放大 器102，從負(fù)側(cè)輸出端對正側(cè)差信號Vp輸出把公共電位在中心進(jìn)行了正負(fù)反轉(zhuǎn)后的電平的 負(fù)側(cè)差信號\。正側(cè)緩沖器104，接受正側(cè)差信號VP，并將正側(cè)差信號Vp轉(zhuǎn)換成表示邏輯電平的正 側(cè)結(jié)果信號。在本例中，正側(cè)緩沖器104具有正側(cè)緩沖器內(nèi)riM0SFET142。在正側(cè)緩沖器內(nèi) nM0SFET142柵極，給與被差動放大器102正側(cè)輸出端輸出的正側(cè)差信號VP。負(fù)側(cè)緩沖器106，接收負(fù)側(cè)差信號VN，并將負(fù)側(cè)差信號Vn轉(zhuǎn)換成表示相對于正側(cè)結(jié) 果信號反轉(zhuǎn)后的邏輯電平的負(fù)側(cè)結(jié)果信號。在本例中，負(fù)側(cè)緩沖器106，具有負(fù)側(cè)緩沖器內(nèi)nM0SFET144。在負(fù)側(cè)緩沖器內(nèi)nM0SFET144的柵極，給與被差動放大器102負(fù)側(cè)輸出端輸出 的負(fù)側(cè)差信號\。閂鎖核心108在比較期間中，保持正側(cè)結(jié)果信號的邏輯電平及負(fù)側(cè)結(jié)果信號的邏 輯電平。同時，閂鎖核心108在復(fù)位期間中，將內(nèi)部保持的正側(cè)結(jié)果信號的邏輯電平及負(fù)側(cè) 結(jié)果信號的邏輯電平兩者復(fù)位成表示規(guī)定邏輯值的邏輯電平。在本例中，閂鎖核心108具有復(fù)位nM0SFET140、正側(cè)nM0SFET146、正側(cè) PM0SFET148、負(fù)側(cè)nM0SFET150、負(fù)側(cè)pM0SFET152、正側(cè)復(fù)位pMOSFETIM以及負(fù)側(cè)復(fù)位 PM0SFET156。復(fù)位nM0SFET140柵極被給予比較控制信號。復(fù)位nM0SFET140源極被連接到 接地電位(L邏輯電平)。復(fù)位nMOSFETHO的漏極連接正側(cè)緩沖器內(nèi)nM0SFET142源極及負(fù) 側(cè)緩沖器內(nèi)nM0SFET144源極。這樣的復(fù)位nM0SFET140，比較控制信號在H邏輯(比較期 間)中為導(dǎo)通，在L邏輯(復(fù)位期間)中為關(guān)斷。正側(cè)nM0SFET146的柵極及正側(cè)pM0SFET148的柵極被共同連接。正側(cè)nM0SFET146 的漏極及正側(cè)PM0SFET148的漏極被共同連接。正側(cè)nM0SFET146源極與負(fù)側(cè)緩沖器內(nèi) nM0SFET144漏極連接。正側(cè)pM0SFET148源極與電源電位(H邏輯電平)連接。這樣的正 側(cè)riM0SFET146及正側(cè)pM0SFET148，因為柵極及漏極被共同連接，所以，其動作變成當(dāng)一方 為導(dǎo)通的情況下，另一方變?yōu)殛P(guān)斷。負(fù)側(cè)nMOSFET 150柵極及負(fù)側(cè)pMOSFET 152柵極被共同連接。負(fù)側(cè)nMOSFET 150 漏極及負(fù)側(cè)PM0SFET152漏極被共同連接。負(fù)側(cè)nM0SFET150源極被連接到正側(cè)緩沖器內(nèi) nM0SFET142漏極。負(fù)側(cè)pM0SFET152源極被連接到電源電位(H邏輯電平)。這樣的負(fù)側(cè) nM0SFET150及負(fù)側(cè)pM0SFET152，因為柵極及漏極被共同連接，所以，其動作當(dāng)一方為關(guān)斷 的情況下，另一方成為導(dǎo)通。同時，正側(cè)nMOSFET 146及正側(cè)pMOSFET 148漏極被正側(cè)輸出端160連接。負(fù)側(cè) nMOSFET 150及負(fù)側(cè)pM0SFET152漏極被負(fù)側(cè)輸出端162連接。并且，正側(cè)nMOSFET 146及正側(cè)pMOSFET 148柵極與負(fù)側(cè)nMOSFET 150及負(fù)側(cè) pMOSFET 152漏極連接。同時，負(fù)側(cè)nM0SFET150及負(fù)側(cè)pM0SFET152柵極與正側(cè)nM0SFET146 及正側(cè)pMOSFET 148漏極連接。因此，在正側(cè)nM0SFET146導(dǎo)通且正側(cè)pM0SFET148關(guān)斷的情況下，負(fù)側(cè)nM0SFET150 變?yōu)殛P(guān)斷，而負(fù)側(cè)PM0SFET152變?yōu)閷?dǎo)通。同時，正側(cè)nM0SFET146關(guān)斷且正側(cè)pM0SFET148 為導(dǎo)通的情況下，負(fù)側(cè)nM0SFET150成為導(dǎo)通，負(fù)側(cè)pM0SFET152成為關(guān)斷。由此，當(dāng)正側(cè)輸 出端160為電源電位(H邏輯電平)情況下，負(fù)側(cè)輸出端162成為接地電位(L邏輯電平)， 負(fù)側(cè)輸出端162是接地電位(L邏輯電平)的情況下，正側(cè)輸出端160成為電源電位(H邏 輯電平)的狀態(tài)，即形成互相反轉(zhuǎn)的開關(guān)動作。正側(cè)復(fù)位pMOSFETIM，在柵極被給予比較控制信號。正側(cè)復(fù)位pMOSFETIM的漏極 與正側(cè)輸出端160連接。正側(cè)復(fù)位pMOSFETIM源極與電源電位(H邏輯電平)連接。這樣 的正側(cè)復(fù)位PM0SFET1M，在比較控制信號為H邏輯(比較期間)中關(guān)斷，在L邏輯(復(fù)位期 間)中導(dǎo)通。負(fù)側(cè)復(fù)位PM0SFET156，在柵極被給予比較控制信號。負(fù)側(cè)復(fù)位pM0SFET156的漏極 與負(fù)側(cè)輸出端162連接。負(fù)側(cè)復(fù)位PM0SFET156源極與電源電位(H邏輯電平)連接。這樣 的負(fù)側(cè)復(fù)位PM0SFET156，在比較控制信號為H邏輯(比較期間)中關(guān)斷，在L邏輯(復(fù)位期間)中導(dǎo)通。 這樣的構(gòu)成的比較部沈在復(fù)位期間中，復(fù)位nMOSFET 140為關(guān)斷，正側(cè)復(fù)位 PM0SFET154及負(fù)側(cè)復(fù)位pM0SFET156為導(dǎo)通。據(jù)此，比較部沈在復(fù)位期間中，能夠從正側(cè)輸 出端160及負(fù)側(cè)輸出端162輸出規(guī)定邏輯電平(H邏輯電平)。 同時，這樣構(gòu)成的比較部沈，在比較期間中，復(fù)位nMOSFET 140導(dǎo)通，正側(cè)復(fù)位 PM0SFET154及負(fù)側(cè)復(fù)位pM0SFET156為關(guān)斷。因此，在比較期間的開始定時中，當(dāng)正側(cè)差信 號Vp比負(fù)側(cè)差信號Vn大的情況下，正側(cè)緩沖器內(nèi)riM0SFET142的漏極的電位變低，負(fù)側(cè)緩沖 器內(nèi)nM0SFET144漏極的電位變高。因此，成為正側(cè)nM0SFET146關(guān)斷，正側(cè)pM0SFET148導(dǎo) 通，負(fù)側(cè)nM0SFET150導(dǎo)通，負(fù)側(cè)pM0SFET152關(guān)斷。該結(jié)果，正側(cè)輸出端160為H邏輯電平， 負(fù)側(cè)輸出端162成為L邏輯電平。

同時，在比較期間的開始定時中，在正側(cè)差信號Vp比負(fù)側(cè)差信號Vn小的情況下， 正側(cè)緩沖器內(nèi)nM0SFET142的漏極的電位變高，負(fù)側(cè)緩沖器內(nèi)nM0SFET144漏極的電位變 低。因此變?yōu)檎齻?cè)nM0SFET146導(dǎo)通，正側(cè)pM0SFET148關(guān)斷，負(fù)側(cè)nM0SFET150關(guān)斷，負(fù)側(cè) PM0SFET152導(dǎo)通。結(jié)果，正側(cè)輸出端160成為L邏輯電平，負(fù)側(cè)輸出端162成為H邏輯電平。這樣，比較部沈在比較期間中，能夠輸出以差動的邏輯值表示比較結(jié)果的正側(cè)結(jié) 果信號及負(fù)側(cè)結(jié)果信號。進(jìn)一步，比較部26，在復(fù)位期間中，能夠輸出表示被固定為一方的 值的邏輯值(比如H邏輯)的正側(cè)結(jié)果信號及負(fù)側(cè)結(jié)果信號。圖8表示本實施方式相關(guān)的結(jié)束檢出部30的構(gòu)成的一個例子。作為一個例子，結(jié) 束檢出部30可以具有EXOR電路60。EXOR電路60輸出信號，該信號是在正側(cè)結(jié)果信號的 邏輯值和負(fù)側(cè)結(jié)果信號的邏輯值不一致時成為第1邏輯(比如H邏輯)信號，在一致的情 況中構(gòu)成第2邏輯(比如，L邏輯)的信號。這樣，結(jié)束檢出部30在正側(cè)結(jié)果信號的邏輯 值和負(fù)側(cè)結(jié)果信號的邏輯值為不一致的定時中，能夠輸出結(jié)束信號。再者，結(jié)束檢出部30，代替EXOR電路60，可以具有輸出把正側(cè)結(jié)果信號和負(fù)側(cè)結(jié) 果信號的差放大后的放大信號的差動放大器、在放大信號的絕對值比預(yù)定的值大的定時中 輸出結(jié)束信號的比較器。即使是這樣的構(gòu)成，EM)R電路60也能在比較部沈復(fù)位之前輸出 結(jié)束信號。圖9表示由圖7示出的構(gòu)成的比較部沈所輸出的正側(cè)結(jié)果信號及負(fù)側(cè)結(jié)果信號 的一個例子，以及，圖8表示的結(jié)束檢出部30所輸出的結(jié)束信號的一個例子。比較部沈內(nèi) 的差動放大器102，如果接收到比較開始的指示(時刻tlOl)，便將輸入信號和比較信號的 差進(jìn)行差動放大(時刻tlOl tl02)。從比較開始的指示延遲了規(guī)定的時間之后(時刻 tl02)，比較部沈內(nèi)的正側(cè)緩沖器器104及負(fù)側(cè)緩沖器106，將正側(cè)結(jié)果信號作為H邏輯(或 L邏輯)，將負(fù)側(cè)結(jié)果信號作為與正側(cè)結(jié)果信號相反的邏輯。閂鎖核心108，到接收復(fù)位的指 示為止，保持正側(cè)結(jié)果信號及負(fù)側(cè)結(jié)果信號的邏輯(時刻tl02 tl03)。在這里，結(jié)束檢出部30內(nèi)的EXOR電路60，在正側(cè)結(jié)果信號的邏輯及負(fù)側(cè)結(jié)果信號 的邏輯不一致的定時中(時刻tl02)，將結(jié)束信號從L邏輯變化成H邏輯。這樣結(jié)束檢出部 30，能在比較部沈復(fù)位之前，輸出結(jié)束信號。圖10表示本實施方式的第1變形例涉及的AD轉(zhuǎn)換裝置10的構(gòu)成。本變形例涉 及的AD轉(zhuǎn)換裝置10，因為采用了與圖1所示的本實施方式涉及的AD轉(zhuǎn)換裝置10大體上相同的構(gòu)成及功能，所以對與本實施方式的AD轉(zhuǎn)換裝置10所具有的部件大體上相同的構(gòu)成 及功能的部件附加同樣的符號，省略不同點以外的說明。本變形例涉及的AD轉(zhuǎn)換裝置10，還具有復(fù)位調(diào)整部62。復(fù)位調(diào)整部62，根據(jù)從 比較部沈開始比較的定時、到比較部沈輸出對輸入信號和比較信號進(jìn)行比較的比較結(jié)果 的定時為止的響應(yīng)時間，變更有關(guān)下一個轉(zhuǎn)換對象比特的由比較控制信號表示的復(fù)位的定 時。本變形例涉及的AD轉(zhuǎn)換裝置10，因為可以變更從比較部沈的比較動作的開始定時到 復(fù)位的定時為止的比較期間，所以，能夠控制比較部沈消費的電力。圖11，表示圖10所示的第1變形例相關(guān)聯(lián)的AD轉(zhuǎn)換裝置10內(nèi)的信號的時序圖的 一個例子。在比較部沈被給予的比較信號和輸入信號之差越小，從比較部沈接收到比較 開始的指示之后到輸出比較結(jié)果為止的響應(yīng)時間變得越長。因此，定時發(fā)生部22控制比較 控制信號，延長比較部26開始比較動作之后到被復(fù)位為止的期間(比較期間)，使其長于比 較部沈響應(yīng)時間的最壞值。由此，定時發(fā)生部22能防止在比較部沈輸出比較結(jié)果之前將 比較部26復(fù)位。在這里，從DA轉(zhuǎn)換部20輸出的比較信號，進(jìn)行與對半搜索對應(yīng)的變化。S卩，比較 信號在轉(zhuǎn)換對象比特每次1個比特1個比特向低位變遷時，從緊接之前的電平輸入信號范 圍的1/4電平、1/8電平、1/16電平，1/32電平，1/64電平，…，地變化。因此，在轉(zhuǎn)換對象 比特每次1比特向低位變遷的過程中的某一比特中，輸入信號和比較信號的差是很微小的 情況下，在一比特的下一個比特的輸入信號和比較信號的差與比較信號的變動量大體上相 同。也就是當(dāng)在某一比特中，輸入信號和比較信號的差是很微小的情況下，在一比特的下一 比特的輸入信號與比較信號之差變得比較大。根據(jù)以上說明，當(dāng)在某一比特中，比較部沈的響應(yīng)時間長的時候(比如，比較部沈 響應(yīng)時間比閾值長時)，對該比特的下一比特的比較部沈的響應(yīng)時間變得比較短。因此， 復(fù)位調(diào)整部62如圖17A和時刻t31所表示的那樣，作為一個例子，在從比較部沈開始比較 的定時，到比較部沈輸出對輸入信號和比較信號比較的比較結(jié)果的定時為止的響應(yīng)時間Tk 更長時，由關(guān)于下一個轉(zhuǎn)換對象比特的比較控制信號所表示的復(fù)位的定時可以加快。這樣， 復(fù)位調(diào)整部62，能縮短比較部沈的比較期間(即，從開始比較動作到被復(fù)位的期間)，從而 得以降低比較部沈消費的電力。需要說明的是，如果做對半搜索，則DA轉(zhuǎn)換部20輸出的比較信號的變化量，為更 低位的轉(zhuǎn)換對象比特的變化量變得更小。因此，即使在比較部沈響應(yīng)時間長的情況下，如 果轉(zhuǎn)換對象比特是比較低位比特時，復(fù)位調(diào)整部62，也不會大幅度地加快復(fù)位的定時。所 以，作為一個例子，復(fù)位調(diào)整部62以轉(zhuǎn)換對象比特是比預(yù)先被決定的比特位置處于高位作 為條件，在響應(yīng)時間更長的情況下，可以再將關(guān)于下一轉(zhuǎn)換對象比特的由比較控制信號表 示的復(fù)位的定時加快。以此，復(fù)位調(diào)整部62，能夠有效地降低被比較部沈消費的電力。圖12與比較部沈一起表示本實施方式的第2變形例涉及的DA轉(zhuǎn)換部20的構(gòu) 成。本變形例的AD轉(zhuǎn)換裝置10，因為采用了與圖1所示的本實施方式涉及的AD轉(zhuǎn)換裝置 10大體上相同的構(gòu)成及功能，所以對與本實施方式的AD轉(zhuǎn)換裝置10所具有的部件大體上 相同的構(gòu)成及功能的部件附加同樣的符號，省略不同點以外的說明。本變形例相關(guān)聯(lián)的DA轉(zhuǎn)換部20，可以是包含S/H電路14功能的電荷再分配型DA 轉(zhuǎn)換器(比如，參照美國專利公開公報US2007/013^^)。電荷再分配型DA轉(zhuǎn)換部20，在采樣時間中，對輸入信號的電壓(輸入電壓)Vin采樣。同時，DA轉(zhuǎn)換部20，在保持時間中， 保持已采樣的輸入電壓VIN。并且，DA轉(zhuǎn)換部20，在保持時間中，從輸出端輸出從與所給予 的比較數(shù)據(jù)Dk對應(yīng)的電壓(比較電壓)Vk，減去已經(jīng)采樣的輸入電壓Vin的電壓(VK-VIN)。同時，在本變形例中，比較部沈，對從DA轉(zhuǎn)換部20輸出端輸出的輸出電壓和公共 電位進(jìn)行比較，并輸出比較結(jié)果。這樣，比較部26能夠輸出比較輸入電壓Vin和比較電壓Vr 的比較結(jié)果。本變形例涉及的AD轉(zhuǎn)換裝置10，能用比較少的電力進(jìn)行AD轉(zhuǎn)換。另外，本變形例 涉及的AD轉(zhuǎn)換裝置10，還可以是在DA轉(zhuǎn)換部20的前段具有S/H電路14的構(gòu)成。圖13與比較部沈一起表示本實施方式涉及的第3變形例的DA轉(zhuǎn)換部20構(gòu)成。 本變形例的AD轉(zhuǎn)換裝置10，因為采用了與圖1所示的本實施方式涉及的AD轉(zhuǎn)換裝置10大 體上相同的構(gòu)成及功能，所以對與本實施方式的AD轉(zhuǎn)換裝置10所具有的部件大體上相同 的構(gòu)成及功能的部件附加同樣的符號，省略不同點以外的說明。本變形例的AD轉(zhuǎn)換裝置10，輸出與差動的模擬輸入電壓(VIN_p，VIN_n)對應(yīng)的數(shù)字 的輸出數(shù)據(jù)。本變形例有關(guān)的DA轉(zhuǎn)換部20，具有正側(cè)的DA轉(zhuǎn)換器96-p和負(fù)側(cè)的DA轉(zhuǎn)換 器96-n。正側(cè)的DA轉(zhuǎn)換器96-p，是電荷再分配型，在采樣時間中，將正側(cè)的輸入電壓VIN-p 采樣，在保持的時間中保持已采樣的正側(cè)的輸入電壓VIN_P。同時，正側(cè)DA轉(zhuǎn)換器96-p，在保 持時間中，作為基準(zhǔn)電壓，被輸入正側(cè)基準(zhǔn)電壓+VKEF。并且，正側(cè)的DA轉(zhuǎn)換器96-p，在保持 時間中，輸入比較數(shù)據(jù)Dk，結(jié)果，輸出從正側(cè)的輸入電壓VIN_P減去了與比較數(shù)據(jù)Dk對應(yīng)的正 側(cè)的比較電壓VK_P的電壓(VIN_P-VK_P)。負(fù)側(cè)的DA轉(zhuǎn)換器96-Π，是電荷再分配型，在采樣時間中將負(fù)側(cè)的輸入電壓VIN-n采 樣，在保持時間中保持已采樣的負(fù)側(cè)的輸入電壓VIN-n。同時，負(fù)側(cè)的DA轉(zhuǎn)換器96-n，在保持 時間中，作為基準(zhǔn)電壓，相對正側(cè)基準(zhǔn)電壓+Vkef提供正負(fù)反轉(zhuǎn)的負(fù)側(cè)基準(zhǔn)電壓_VKEF。并且， 負(fù)側(cè)的DA轉(zhuǎn)換器96-n，在保持時間中，被供給比較數(shù)據(jù)DK，結(jié)果，從負(fù)側(cè)的輸入電壓VIN_n，輸 出減去了與比較數(shù)據(jù)Dk對應(yīng)的負(fù)側(cè)的比較電壓VK_n之后的電壓(VIN_n-VK_n)。同時，在本變形例子中，比較部沈輸出對正側(cè)的輸入電壓VIN_p與負(fù)側(cè)的輸入電壓 vIN-n的差電壓、和正側(cè)的比較電壓νκ_ρ與負(fù)側(cè)的比較電壓νκ_η的差電壓進(jìn)行比較后的比較結(jié) 果。這樣的比較部沈，能夠輸出差動的輸入電壓Vin和差動的比較電壓Vk的比較結(jié)果。以上，通過實施方式說明了本發(fā)明的(一)側(cè)面，不過，以上的實施方式并不限定 權(quán)利要求所涉及的發(fā)明，另外，本行業(yè)專業(yè)人員明白，能夠?qū)ι鲜鰧嵤├右远喾N多樣的改 良和變更。根據(jù)權(quán)利要求的記載可以明確，實施了這樣的變更和改良的實施方式也包含在 本發(fā)明的技術(shù)范圍之內(nèi)。在權(quán)利要求、說明書、和附圖中表示的裝置、系統(tǒng)、程序、和在方法中的動作、次序、 步驟，和階段等的各處理的實行順序，只要沒有特別注明“比...先”、“在...之前”等，或 者只要不是后邊的處理必須使用前面的處理的輸出，就可以以任意的順序?qū)嵤?。有關(guān)專利 請求的范圍、說明書和附圖中的動作流程，為了說明上的方便，使用了“首先”、“其次”、等字 樣加以說明，但即使這樣也不意味著以這個程序?qū)嵤┦潜仨毜臈l件。符號說明IOAD轉(zhuǎn)換裝置，14S/H電路，16比特選擇部，18數(shù)據(jù)控制部，20DA轉(zhuǎn)換部，22定時發(fā)生部，26比較部，28保持部，30結(jié)束檢出部，32輸出部，34順序控制部，60EX0R電路，62復(fù) 位調(diào)整部，102差動放大器，104正側(cè)緩沖，106負(fù)側(cè)緩沖，108閂鎖核心，140復(fù)位nMOSFET， 142 正側(cè)緩沖內(nèi) nMOSFET，144 負(fù)側(cè)緩沖內(nèi) nMOSFET，146 正側(cè) nMOSFET，148 正側(cè) pMOSFET，150 負(fù)側(cè)nMOSFET，152負(fù)側(cè)pMOSFET，154正側(cè)復(fù)位pMOSFET，156負(fù)側(cè)復(fù)位pMOSFET，160正側(cè)輸 出端，162負(fù)側(cè)輸出端。
權(quán)利要求
1.一種AD轉(zhuǎn)換裝置，是輸出與模擬的輸入信號對應(yīng)的數(shù)字的輸出數(shù)據(jù)的逐次比較型 AD轉(zhuǎn)換裝置；包括比特選擇部，從所述輸出數(shù)據(jù)的高位側(cè)順次選擇轉(zhuǎn)換對象比特； 數(shù)據(jù)控制部，在每次選中所述轉(zhuǎn)換對象比特時，輸出用于辨別所述轉(zhuǎn)換對象比特的值 的比較數(shù)據(jù)；DA轉(zhuǎn)換部，輸出與所述比較數(shù)據(jù)對應(yīng)的模擬的比較信號；比較部，根據(jù)所述DA轉(zhuǎn)換部輸出的所述比較信號的情況，輸出所述輸入信號和所述比 較信號的比較結(jié)果，在輸出所述比較結(jié)果之后被復(fù)位；結(jié)束檢出部，檢測出所述比較部輸出的所述比較結(jié)果的情況，在所述比較部被復(fù)位之 前輸出讓所述比特選擇部選擇下一個所述轉(zhuǎn)換對象比特的結(jié)束信號；輸出部，輸出基于所述比較部的比較結(jié)果而決定各比特的值的輸出數(shù)據(jù)。
2.根據(jù)權(quán)利要求1所述的AD轉(zhuǎn)換裝置，所述數(shù)據(jù)控制部輸出，表示是根據(jù)比較結(jié)果決定比所述轉(zhuǎn)換對象比特更高位的比特的 值、且所述轉(zhuǎn)換對象比特為0的輸出數(shù)據(jù)，和是根據(jù)所述比較結(jié)果決定比轉(zhuǎn)換對象比特更 高位的比特的值、且所述轉(zhuǎn)換對象比特為1的輸出數(shù)據(jù)的邊界的比較數(shù)據(jù)。
3.根據(jù)權(quán)利要求1至2任何一項所述的AD轉(zhuǎn)換裝置，還具有，定時發(fā)生部，在將所述比較數(shù)據(jù)提供給所述DA轉(zhuǎn)換部之后進(jìn)行了規(guī)定時間延遲的定 時中，產(chǎn)生用于指示比較開始的比較控制信號；所述比較部，在所述比較控制信號所表示的比較開始的定時中，開始所述輸入信號和 所述比較信號的比較。
4.根據(jù)權(quán)利要求3所述的AD轉(zhuǎn)換裝置，所述定時發(fā)生部，在指示所述比較開始之后進(jìn)行了規(guī)定時間延遲后的定時中，輸出指 示復(fù)位的所述比較控制信號；所述比較部，在所述比較控制信號表示的復(fù)位的定時中，復(fù)位比較結(jié)果，在比較期間輸 出以差動的邏輯值表示所述比較結(jié)果的正側(cè)結(jié)果信號及負(fù)側(cè)結(jié)果信號，在復(fù)位期間中，輸 出表示被一方的值固定的邏輯值的正側(cè)結(jié)果信號及負(fù)側(cè)結(jié)果信號；所述結(jié)束檢出部，在所述正側(cè)結(jié)果信號的邏輯值和所述負(fù)側(cè)結(jié)果信號的邏輯值變?yōu)椴?一致的定時中，輸出所述結(jié)束信號。
5.根據(jù)權(quán)利要求3所述的AD轉(zhuǎn)換裝置，包括，所述定時發(fā)生部，從所述比較開始在進(jìn)行了規(guī)定時間延遲的定時中輸出表示復(fù)位的所 述比較控制信號；所述比較部，在所述比較控制信號表示的復(fù)位的定時中，復(fù)位比較結(jié)果，在比較期間中 輸出以差動的邏輯值表示所述比較結(jié)果的正側(cè)結(jié)果信號及負(fù)側(cè)結(jié)果信號，在復(fù)位期間中輸 出表示被一方的值固定的邏輯值的正側(cè)結(jié)果信號及負(fù)側(cè)結(jié)果信號； 所述結(jié)束檢出部，輸出放大了所述正側(cè)結(jié)果信號和所述負(fù)側(cè)結(jié)果信號之差的放大信號的差動放大器；以及，在所述放大信號的絕對值變成大于預(yù)定值的定時中，輸出所述結(jié)束信號的比較器。
6.根據(jù)權(quán)利要求3至5任何一項所述的AD轉(zhuǎn)換裝置，所述定時發(fā)生部，在從所述比較開始進(jìn)行了規(guī)定時間延遲的定時中輸出表示復(fù)位的所 述比較控制信號；所述比較部，在被所述比較控制信號表示的復(fù)位的定時中，復(fù)位比較結(jié)果；還具有根據(jù)從所述比較部開始比較的定時、到所述結(jié)束檢出部輸出所述結(jié)束信號為止 的響應(yīng)時間，變更關(guān)于下一個所述轉(zhuǎn)換對象比特的由所述比較控制信號表示的所述復(fù)位的 定時的復(fù)位調(diào)整部。
7.根據(jù)權(quán)利要求6所述的AD轉(zhuǎn)換裝置，所述復(fù)位調(diào)整部，在所述響應(yīng)時間更長時，關(guān)于下一個所述轉(zhuǎn)換對象比特的、由所述比 較控制信號表示的所述復(fù)位的定時進(jìn)一步加快。
8.根據(jù)權(quán)利要求7所述的AD轉(zhuǎn)換裝置，所述復(fù)位調(diào)整部，以所述轉(zhuǎn)換對象比特相比預(yù)定的比特位置更高位作為條件，在所述 響應(yīng)時間更長的情況下，關(guān)于下一個所述轉(zhuǎn)換對象比特的由所述比較控制信號表示的所述 復(fù)位的定時進(jìn)一步加快。
9.根據(jù)權(quán)利要求1至8任何一項所述的AD轉(zhuǎn)換裝置，所述DA轉(zhuǎn)換部，是電容陣列型 DA轉(zhuǎn)換器。
全文摘要
本發(fā)明公開一種AD轉(zhuǎn)換裝置，是輸出對應(yīng)模擬的輸入信號的數(shù)字輸出數(shù)據(jù)的逐次比較型AD轉(zhuǎn)換裝置，其具有比特選擇部，從輸出數(shù)據(jù)的高位側(cè)順次選擇轉(zhuǎn)換對象比特；數(shù)據(jù)控制部，在每次轉(zhuǎn)換對象比特被選中時，輸出用于辨別轉(zhuǎn)換對象比特的值的比較數(shù)據(jù)；DA轉(zhuǎn)換部，輸出與比較數(shù)據(jù)對應(yīng)的模擬的比較信號；比較部，根據(jù)DA轉(zhuǎn)換部輸出的比較信號的情況，輸出輸入信號和比較信號的比較結(jié)果，在輸出比較結(jié)果之后被復(fù)位；結(jié)束檢出部，檢測出比較部輸出的比較結(jié)果的情況，在比較部被復(fù)位之前輸出讓比特選擇部選擇下一個轉(zhuǎn)換對象比特的結(jié)束信號；輸出部，輸出基于比較部的比較結(jié)果而決定各比特的值的輸出數(shù)據(jù)。
文檔編號H03M1/46GK102106088SQ20098012857
公開日2011年6月22日 申請日期2009年7月6日 優(yōu)先權(quán)日2008年7月21日
發(fā)明者倉持泰秀, 松澤昭 申請人:國立大學(xué)法人東京工業(yè)大學(xué), 愛德萬測試株式會社