專利名稱：緩沖器和顯示裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及包括單極性的溝道晶體管的緩沖器。
背景技術(shù)：
液晶顯示裝置使用變換電源電壓電平的電平移位器、得到相對于輸入信號等倍的 輸出的放大電路那樣的以低輸出阻抗輸出廣義的放大信號的所謂的緩沖器。當(dāng)這種緩沖器 包括CMOS晶體管時，需要分別形成ρ溝道和η溝道的工藝，因此為了簡化工序，也有僅以η 溝道等單極性的溝道晶體管來構(gòu)成緩沖器的情況(例如參照專利文獻(xiàn)1)。圖18和圖19表示僅使用了 η溝道晶體管的緩沖器的結(jié)構(gòu)例。該緩沖器是具有輸 入端子In、Inb的兩相輸入的結(jié)構(gòu)。如圖18所示，晶體管201、202、203的源極與VSS連接。因此，在輸入端子In輸入 VDD，輸入端子Inb輸入VSS的情況下，具有與輸入端子In連接的柵極的晶體管201、202、 203成為導(dǎo)通狀態(tài)。另外，晶體管204的漏極與VDD連接。因此，與輸入端子Inb連接的晶 體管204成為截止?fàn)顟B(tài)。隨之，作為晶體管201和晶體管204的連接點的點210的電位成 為VSS。點210連接到與晶體管202在VDD側(cè)串聯(lián)連接的晶體管205的柵極和與晶體管203 在VDD側(cè)串聯(lián)連接的晶體管206的柵極。晶體管205、206的漏極與VDD連接。因此，晶體管205、206成為截止?fàn)顟B(tài)。晶體管206處于截止?fàn)顟B(tài)，晶體管203處于導(dǎo)通狀態(tài)，因此輸出端子OUT輸出VSS。如圖19所示，在輸入端子In輸入VSS，輸入端子Inb輸入VDD的情況下，晶體管 201、202、203成為截止?fàn)顟B(tài)。另外，晶體管204成為導(dǎo)通狀態(tài)。隨之，點210的電位成為 VDD-晶體管204的閾值電壓Vth。隨著點210的電位上升，晶體管205成為導(dǎo)通狀態(tài)，漏極 電流增加。當(dāng)點210的電位成為VDD-晶體管204的閾值電壓Vth時，晶體管204成為截止 狀態(tài)。在晶體管205的柵極與源極之間設(shè)有自舉電容101。當(dāng)與晶體管205的源極連接 的點211的電位上升時，由于自舉電容101的效應(yīng)，點210的電位升壓。只要設(shè)計為點210 的電位由于該升壓而成為VDD+晶體管205的閾值電壓Vth以上，就能夠使點211的電位不 降低閾值電壓Vth的量而上升到VDD。另外，在晶體管202的漏極與柵極之間設(shè)有電容100。另外，晶體管206的柵極也輸入有點210的電位，因此輸出端子OUT也不降低閾值 電壓Vth的量而輸出VDD。然后，圖20和圖21表示僅使用了 η溝道晶體管的緩沖器的另一結(jié)構(gòu) 例。該緩沖 器是僅有輸入端子In的單相輸入的結(jié)構(gòu)。它是去掉圖18和圖19的輸入端子Inb，將晶體 管204的柵極與漏極相互連接起來的結(jié)構(gòu)。如圖20所示，在輸入端子In輸入VDD的情況下，晶體管201、202、203成為導(dǎo)通 狀態(tài)。因此，點210的電位成為VSS。因此，晶體管204的漏極/源極間電壓即柵極/源極 間電壓成為VDD-VSS，晶體管204成為導(dǎo)通狀態(tài)。晶體管204成為導(dǎo)通狀態(tài)，因此產(chǎn)生流過 晶體管204的直通電流。設(shè)計晶體管204與晶體管201的尺寸比，使得點210的電位接近VSS。另外，點210的電位輸入到晶體管205、206的柵極，由此晶體管205、206成為截止?fàn)?態(tài)。晶體管203處于導(dǎo)通狀態(tài)、晶體管206處于截止?fàn)顟B(tài)，因此從輸出端子OUT輸出VSS。如圖21所示，在輸入端子In輸入VSS的情況下，晶體管201、202、203成為截止?fàn)顟B(tài)。晶體管204保持與圖20的情況相同的導(dǎo)通狀態(tài)。隨之，點210的電位從VSS升高到 VDD-晶體管204的閾值電壓Vth。隨著點210的電位上升，晶體管205成為導(dǎo)通狀態(tài)，漏極 電流增加。當(dāng)點210的電位成為VDD-晶體管204的閾值電壓Vth時，晶體管204成為截止 狀態(tài)。在該狀態(tài)下當(dāng)點211的電位上升時，由于自舉電容101的效應(yīng)，點210的電位升 壓。只要設(shè)計為點210的電位由于該升壓而成為VDD+晶體管205的閾值電壓Vth以上，就 能夠使點211的電位不降低閾值電壓Vth的量而上升到VDD。另夕卜，晶體管206的柵極上也輸入有點210的電位，因此輸出端子OUT上也不降低 閾值電壓Vth的量而輸出VDD。如上述圖20和圖21所示，在單相輸入的緩沖器的情況下會產(chǎn)生直通電流，因此需 要抑制消耗電流。實際上采用如下對策將晶體管204的溝道寬度W設(shè)計得較小，或者用高 電阻值的電阻代替晶體管204來抑制直通電流。圖22表示將晶體管204換成高電阻值的電阻T的結(jié)構(gòu)。電阻T使得直通電流變 小。在輸入端子In輸入VDD的情況下和輸入端子In輸入VSS的情況下的輸出端子OUT的 電位分別與圖20和圖21相同。專利文獻(xiàn)1 日本國公開專利公報“特開2003-179476號公 報(
公開日2003年6月27日)”

發(fā)明內(nèi)容
然而，在將以往的包括單極性溝道晶體管的緩沖器設(shè)為單相輸入的圖22的結(jié)構(gòu) 中，禾_高電阻值的電阻T抑制直通電流，因此點210的電位上升到VDD需要較長的時間。 因此，點210的電位輸入到晶體管205、206的柵極，因此從輸入端子In輸入VSS到晶體管 205、206成為導(dǎo)通狀態(tài)需要較長的時間。其結(jié)果是，在輸出端子OUT連接較大的電容性負(fù)載 的情況下，輸出端子OUT的輸出會發(fā)生延遲。為了減小這種延遲，需要將高電阻值的電阻換成低電阻，或者加大代替該電阻而 使用的晶體管的溝道寬度W，來加大緩沖器的驅(qū)動能力，但是這在結(jié)果上取消了抑制直通電 流的對策，會導(dǎo)致消耗電流增加。本發(fā)明是鑒于上述以往的問題點而完成的，其目的在于實現(xiàn)包括單極性的溝道的 晶體管、能夠抑制消耗電流并且加大負(fù)載的驅(qū)動能力的單相輸入的緩沖器和具備該緩沖器 的顯示裝置。為了解決上述課題，本發(fā)明的緩沖器是對輸入信號進(jìn)行阻抗變換來輸出輸出信號 的緩沖器，其特征在于具備緩沖器部，其具有第1串聯(lián)電路、第2串聯(lián)電路以及第1電容， 其中，所述第1串聯(lián)電路包括在高電源與低電源之間相互串聯(lián)連接的η溝道型溝道極性的2 個晶體管，所述第2串聯(lián)電路包括在高電源與低電源之間相互串聯(lián)連接的η溝道型溝道極 性的2個晶體管、所述第1電容設(shè)置在上述第1串聯(lián)電路的上述2個晶體管彼此的連接點 與上述第2串聯(lián)電路的上述2個晶體管彼此的連接點之間；和反轉(zhuǎn)信號生成部，其構(gòu)成為所 包含的晶體管僅為包含η溝道型溝道極性的晶體管，生成反轉(zhuǎn)信號，所述反轉(zhuǎn)信號具有與上述輸入信號的極性相反的極性并且是任意決定了信號電平的信號，上述輸入信號輸入到 上述第1串聯(lián)電路的上述低電源側(cè)的上述晶體管的柵極和上述第2串聯(lián)電路的上述低電源 側(cè)的上述晶體管的柵極，由上述反轉(zhuǎn)信號生成部生成的上述反轉(zhuǎn)信號輸入到上述第1串聯(lián) 電路的上述高電源側(cè)的上述晶體管的柵極，從上述第2串聯(lián)電路的上述2個晶體管彼此的 連接點輸出上述輸出信號。根據(jù)上述發(fā)明，設(shè)置在第1串聯(lián)電路的2個晶體管彼此的連接點與第2串聯(lián)電路 的2個晶體管彼此的連接點之間的第1電容具有自舉電容的功能，因此即使第1串聯(lián)電路 的晶體管的驅(qū)動能力較小，也能夠通過電位的升壓來充分地驅(qū)動第2串聯(lián)電路中的柵極與 第1串聯(lián)電路連接的晶體管。并且，在第1串聯(lián)電路中不需要流過特別大的電流，因此能夠 抑制直通電流，并且輸出電壓的生成不用花費較長的時間。另外，即使是輸入端子為1個的 單相輸入，也能夠由反轉(zhuǎn)信號生成電路生成輸入信號的反轉(zhuǎn)信號來輸入到第1串聯(lián)電路， 因此緩沖器部能夠不降低閾值電壓的量而生成輸出電壓。根據(jù)以上說明，具有如下效果能夠?qū)崿F(xiàn)包括單極性溝道晶體管、能夠抑制消耗電 流并且加大負(fù)載的驅(qū)動能力的單相輸入的緩沖器。為了解決上述課題，本發(fā)明的緩沖器是對輸入信號進(jìn)行阻抗變換來輸出輸出信號 的緩沖器，其特征在于具備緩沖器部，其具有第1串聯(lián)電路、第2串聯(lián)電路以及第1電容， 其中，所述第1串聯(lián)電路包括在高電源與低電源之間相互串聯(lián)連接的P溝道型溝道極性的2 個晶體管，所述第2串聯(lián)電路包括在高電源與低電源之間相互串聯(lián)連接的ρ溝道型溝道極 性的2個晶體管，所述第1電容設(shè)置在上述第1串聯(lián)電路的上述2個晶體管彼此的連接點 與上述第2串聯(lián)電路的上述2個晶體管彼此的連接點之間；和反轉(zhuǎn)信號生成部，其構(gòu)成為所 包含的晶體管僅為包含P溝道型溝道極性的晶體管，生成反轉(zhuǎn)信號，所述反轉(zhuǎn)信號具有與 上述輸入信號的極性相反的極性并且是任意決定了信號電平的信號，上述輸入信號輸入到 上述第1串聯(lián)電路的上述高電源側(cè)的上述晶體管的柵極和上述第2串聯(lián)電路的上述高電源 側(cè)的上述晶體管的柵極，由上述反轉(zhuǎn)信號生成部生成的上述反轉(zhuǎn)信號輸入到上述第1串聯(lián) 電路的上述低電源側(cè)的上述晶體管的柵極，從上述第2串聯(lián)電路的上述2個晶體管彼此的 連接點輸出上述輸出信號。根據(jù)上述發(fā)明，設(shè)置在第1串聯(lián)電路的2個晶體管彼此的連接點與第2串聯(lián)電路 的2個晶體管彼此的連接點之間的第1電容具有自舉電容的功能，因此即使第1串聯(lián)電路 的晶體管的驅(qū)動能力較小，也能夠通過電位的升壓而充分地驅(qū)動第2串聯(lián)電路中的柵極與 第1串聯(lián)電路連接的晶體管。并且，在第1串聯(lián)電路中，不需要流過特別大的電流，因此能夠 抑制直通電流，并且輸出電壓的生成不用花費較長的時間。另外，即使是輸入端子為1個的 單相輸入，也能夠由反轉(zhuǎn)信號生成電路生成輸入信號的反轉(zhuǎn)信號來輸入到第1串聯(lián)電路， 因此緩沖器部能夠不降低閾值電壓的量而生成輸出電壓。根據(jù)以上說明，具有如下效果能夠?qū)崿F(xiàn)包括單極性溝道晶體管、能夠抑制消耗電 流并且加大負(fù)載的驅(qū)動能力的單相輸入的緩沖器。
為了解決上述課題，本發(fā)明的緩沖器的特征在于上述反轉(zhuǎn)信號生成部具備第1 晶體管、第2晶體管、第3晶體管以及第2電容，上述第3晶體管的柵極被輸入上述輸入信 號，上述第2晶體管與上述第3晶體管串聯(lián)連接，上述第1晶體管的柵極與漏極相互連接， 上述第1晶體管的源極與上述第2晶體管的柵極連接，上述第2電容連接在上述第1晶體管的源極與上述第2晶體管和上述第3晶體管的連接點之間，上述第1晶體管的漏極和上 述第2晶體管的漏極與上述反轉(zhuǎn)信號生成部的高電源和低電源中的一方連接，上述第3晶 體管的源極與上述反轉(zhuǎn)信號生成部的高電源和低電源中的另一方連接，從上述第2晶體管 和上述第3晶體管的連接點輸出上述反轉(zhuǎn)信號。根據(jù)上述發(fā)明，具有如下效果第2電容具有自舉電容的功能，因此能夠不降低晶 體管的閾值電壓的量而得到反轉(zhuǎn)信號。因此，輸入該反轉(zhuǎn)信號的緩沖器部能夠容易地不隨 著降低閾值電壓的量而輸出輸出信號。 為了解決上述課題，本發(fā)明的緩沖器的特征在于上述反轉(zhuǎn)信號生成部具備第1 晶體管、第2晶體管群、第3晶體管以及第2電容，上述第3晶體管的柵極被輸入上述輸入 信號，上述第2晶體管群包括多個級聯(lián)連接的晶體管，并且與上述第3晶體管串聯(lián)連接，上 述第1晶體管的柵極與漏極相互連接，上述第1晶體管的源極與上述第2晶體管群的各晶 體管的柵極連接，上述第2電容連接在上述第1晶體管的源極與上述第2晶體管群和上述 第3晶體管的連接點之間，上述第1晶體管的漏極和上述第2晶體管群的成為漏極的一側(cè) 的一端與上述反轉(zhuǎn)信號生成部的高電源和低電源中的一方連接，上述第3晶體管的源極與 上述反轉(zhuǎn)信號生成部的高電源和低電源中的另一方連接，從上述第2晶體管群和上述第3 晶體管的連接點輸出上述反轉(zhuǎn)信號。根據(jù)上述發(fā)明，具有如下效果第2電容具有自舉電容的功能，因此能夠不降低晶 體管的閾值電壓的量而得到反轉(zhuǎn)信號。因此，輸入該反轉(zhuǎn)信號的緩沖器部能夠容易地不隨 著閾值電壓的量的降低而輸出輸出信號。另外，具有如下效果由于具備包括多個級聯(lián)連接的晶體管的第2晶體管群，因此 能夠加大電流路徑的電阻而抑制直通電流。為了解決上述課題，本發(fā)明的緩沖器的特征在于上述反轉(zhuǎn)信號生成部具備第4 晶體管和電阻，上述第4晶體管的柵極被輸入上述輸入信號，上述第4晶體管與上述電阻相 互串聯(lián)連接，上述第4晶體管的源極與上述反轉(zhuǎn)信號生成部的高電源和低電源中的一方連 接，上述電阻的上述第4晶體管側(cè)的相反側(cè)的一端與上述反轉(zhuǎn)信號生成部的高電源和低電 源中的另一方連接，從上述第4晶體管和上述電阻的連接點輸出上述反轉(zhuǎn)信號。根據(jù)上述發(fā)明，具有如下效果為了得到反轉(zhuǎn)信號而使用了電阻，因此不需要自舉 電容，能夠減小電路的布設(shè)面積，并且不需要對晶體管導(dǎo)致的閾值電壓的量的降低進(jìn)行補 償?shù)慕Y(jié)構(gòu)。為了解決上述課題，本發(fā)明的緩沖器的特征在于上述反轉(zhuǎn)信號生成部具備第4 晶體管和柵極與漏極相互連接的第5晶體管，上述第4晶體管的柵極被輸入上述輸入信號， 上述第4晶體管與上述第5晶體管相互串聯(lián)連接，上述第4晶體管的源極與上述反轉(zhuǎn)信號 生成部的高電源和低電源中的一方連接，上述第5晶體管的漏極與上述反轉(zhuǎn)信號生成部的 高電源和低電源中的另一方連接，從上述第4晶體管和上述第5晶體管的連接點輸出上述 反轉(zhuǎn)信號。根據(jù)上述發(fā)明，具有如下效果為了得到反轉(zhuǎn)信號而使用連接成二極管的第5晶 體管作為電阻，因此不需要自舉電容，能夠減小電路的布設(shè)面積。為了解決上述課題，本發(fā)明的緩沖器的特征在于上述反轉(zhuǎn)信號生成部具備第4 晶體管和第5晶體管群，該第5晶體管群相對于柵極與漏極相互連接的連接成二極管的晶體管，由其它1個以上的晶體管與上述連接成二極管的晶體管的源極側(cè)級聯(lián)連接而成，上 述其它1個以上的晶體管的各柵極與上述連接成二極管的晶體管的柵極連接，上述第4晶 體管的柵極被輸入上述輸入信號，上述第4晶體管和上述第5晶體管群在上述第5晶體管 群的成為源極的一側(cè)的一端相互串聯(lián)連接，上述第4晶體管的源極與上述反轉(zhuǎn)信號生成部 的高電源和低電源中的一方連接，上述連接成二極管的晶體管的漏極與上述反轉(zhuǎn)信號生成 部的高電源和低電源中的另一方連接，從上述第4晶體管和上述第5晶體管群的連接點輸 出上述反轉(zhuǎn)信號。根據(jù)上述發(fā)明，具有如下效果為了得到反轉(zhuǎn)信號而使用具有連接成二極管的晶 體管的級聯(lián)連接的第5晶體管群作為電阻，因此不需要自舉電容，能夠減小電路的布設(shè)面 積。為了解決上述課題，本發(fā)明的緩沖器是對輸入信號進(jìn)行阻抗變換來輸出輸出信號 的緩沖器，其特征在于具備緩沖器部，其具有第1串聯(lián)電路、第2串聯(lián)電路以及第1電容， 所述第1串聯(lián)電路包括在高電源與低電源之間相互串聯(lián)連接的η溝道型溝道極性的2個晶 體管，所述第2串聯(lián)電路包括在高電源與低電源之間相互串聯(lián)連接的η溝道型溝道極性的 2個晶體管，所述第1電容設(shè)置在上述第1串聯(lián)電路的上述2個晶體管彼此的連接點與上 述第2串聯(lián)電路的上述2個晶體管彼此的連接點之間；輸入信號電平變換部，其構(gòu)成為僅包 含η溝道型溝道極性的晶體管作為晶體管，輸出將上述輸入信號進(jìn)行電平變換得到的信號 即電平變換信號；以及反轉(zhuǎn)信號生成部，其構(gòu)成為所包含的晶體管僅為包含η溝道型溝道 極性的晶體管，輸入由上述輸入信號電平變換部生成的上述電平變換信號，生成反轉(zhuǎn)信號， 所述反轉(zhuǎn)信號具有與上述輸入信號的極性相反的極性并且是任意決定了信號電平的信號， 由上述輸入信號電平變換部生成的上述電平變換信號還輸入到上述第1串聯(lián)電路的上述 低電源側(cè)的上述晶體管的柵極和上述第2串聯(lián)電路的上述低電源側(cè)的上述晶體管的柵極， 由上述反轉(zhuǎn)信號生成部生成的上述反轉(zhuǎn)信號輸入到上述第1串聯(lián)電路的上述高電源側(cè)的 上述晶體管的柵極，從上述第2串聯(lián)電路的上述2個晶體管彼此的連接點輸出上述輸出信 號。根據(jù)上述發(fā)明，設(shè)置在第1串聯(lián)電路的2個晶體管彼此的連接點與第2串聯(lián)電路 的2個晶體管彼此的連接點之間的第1電容具有自舉電容的功能，因此即使第1串聯(lián)電路 的晶體管的驅(qū)動能力較小，也能夠通過電位的升壓而充分地驅(qū)動第2串聯(lián)電路中的柵極與 第1串聯(lián)電路連接的晶體管。并且，在第1串聯(lián)電路中不需要流過特別大的電流，因此能夠 抑制直通電流，并且輸出電壓的生成不用花費較長的時間。另外，即使是輸入端子為1個的 單相輸入，也能夠由反轉(zhuǎn)信號生成電路生成反轉(zhuǎn)信號來輸入到第1串聯(lián)電路，因此緩沖器 部能不降低閾值電壓的量而生成輸出電壓。根據(jù)以上說明，具有如下效果能夠?qū)崿F(xiàn)包括單極性溝道晶體管、能夠抑制消耗電 流并且加大負(fù)載的驅(qū)動能力的單相輸入的緩沖器。
另外，具有如下效果通過具備輸入信號電平變換部，能夠避免產(chǎn)生因輸入信號的 電平不同而使緩沖器部的輸入輸入信號的晶體管不成為截止?fàn)顟B(tài)的問題。為了解決上述課題，本發(fā)明的緩沖器是對輸入信號進(jìn)行阻抗變換來輸出輸出信號 的緩沖器，其特征在于具備緩沖器部，其具有第1串聯(lián)電路、第2串聯(lián)電路以及第1電容， 其中，所述第1串聯(lián)電路包括在高電源與低電源之間相互串聯(lián)連接的P溝道型溝道極性的2個晶體管，所述第2串聯(lián)電路包括在高電源與低電源之間相互串聯(lián)連接的ρ溝道型溝道極 性的2個晶體管，所述第1電容設(shè)置在上述第1串聯(lián)電路的上述2個晶體管彼此的連接點 與上述第2串聯(lián)電路的上述2個晶體管彼此的連接點之間；輸入信號電平變換部，其構(gòu)成為 僅包含P溝道型溝道極性的晶體管作為晶體管，輸出將上述輸入信號進(jìn)行電平變換得到的 信號即電平變換信號；以及反轉(zhuǎn)信號生成部，其構(gòu)成為所包含的晶體管僅為包含P溝道型 溝道極性的晶體管，輸入由上述輸入信號電平變換部生成的上述電平變換信號，生成反轉(zhuǎn) 信號，所述反轉(zhuǎn)信號具有與上述輸入信號的極性相反的極性并且是任意決定了信號電平的 信號，由上述輸入信號電平變換部生成的上述電平變換信號還輸入到上述第1串聯(lián)電路的 上述高電源側(cè)的上述晶體管的柵極和上述第2串聯(lián)電路的上述高電源側(cè)的上述晶體管的 柵極，由上述反轉(zhuǎn)信號生成部生成的上述反轉(zhuǎn)信號輸入到上述第1串聯(lián)電路的上述低電源 側(cè)的上述晶體管的柵極，從上述第2串聯(lián)電路的上述2個晶體管彼此的連接點輸出上述輸 出信號。根據(jù)上述發(fā)明，設(shè)置在第1串聯(lián)電路的2個晶體管彼此的連接點與第2串聯(lián)電路 的2個晶體管彼此的連接點之間的第1電容具有自舉電容的功能，因此即使第1串聯(lián)電路 的晶體管的驅(qū)動能力較小，也能夠通過電位的升壓而充分地驅(qū)動第2串聯(lián)電路中的柵極與 第1串聯(lián)電路連接的晶體管。并且，在第1串聯(lián)電路中不需要流過特別大的電流，因此能夠 抑制直通電流，并且輸出電壓的生成不用花費較長的時間。另外，即使是輸入端子為1個的 單相輸入，也能夠由反轉(zhuǎn)信號生成電路生成反轉(zhuǎn)信號來輸入到第1串聯(lián)電路，因此緩沖器 部能夠不降低閾值電壓的量而生成輸出電壓。根據(jù)以上說明，具有如下效果能夠?qū)崿F(xiàn)包括單極性溝道晶體管、能夠抑制消耗電 流并且加大負(fù)載的驅(qū)動能力的單相輸入的緩沖器。另外，具有如下效果通過具備輸入信號電平變換部，能夠避免產(chǎn)生因輸入信號的 電平不同而使緩沖器部的輸入輸入信號的晶體管不成為截止?fàn)顟B(tài)的問題。為了解決上述課題，本發(fā)明的緩沖器的特征在于上述反轉(zhuǎn)信號生成部具備第1 晶體管、第2晶體管、第3晶體管以及第2電容，上述第2晶體管與上述第3晶體管串聯(lián)連 接，上述第1晶體管的柵極與漏極相互連接，上述第1晶體管的源極與上述第2晶體管的柵 極連接，上述第2電容連接在上述第1晶體管的源極與上述第2晶體管和上述第3晶體管 的連接點之間，上述第1晶體管的漏極和上述第2晶體管的漏極與上述反轉(zhuǎn)信號生成部的 高電源和低電源中的一方連接，上述第3晶體管的源極與上述反轉(zhuǎn)信號生成部的高電源和 低電源中的另一方連接，上述第3晶體管的柵極被輸入上述電平變換信號，從上述第2晶體 管和上述第3晶體管的連接點輸出上述反轉(zhuǎn)信號。根據(jù)上述發(fā)明，具有如下效果第2電容具有自舉電容的功能，因此能夠不降低晶 體管的閾值電壓的量而得到反轉(zhuǎn)信號。因此，輸入該反轉(zhuǎn)信號的緩沖器部能夠容易地不隨 著閾值電壓的量的降低而輸出輸出信號。為了解決上述課題，本發(fā)明的緩沖器的特征在于上述反轉(zhuǎn)信號生成部具備第1 晶體管、第2晶體管群、第3晶體管以及第2電容，上述第3晶體管的柵極被輸入上述輸入 信號，上述第2晶體管群包括多個級聯(lián)連接的晶體管，并且與上述第3晶體管串聯(lián)連接，上 述第1晶體管的柵極與漏極相互連接，上述第1晶體管的源極與上述第2晶體管群的各晶 體管的柵極連接，上述第2電容連接在上述第1晶體管的源極與上述第2晶體管群和上述第3晶體管的連接點之間，上述第1晶體管的漏極和上述第2晶體管群的成為漏極的一側(cè) 的一端與上述反轉(zhuǎn)信號生成部的高電源和低電源中的一方連接，上述第3晶體管的源極與 上述反轉(zhuǎn)信號生成部的高電源和低電源中的另一方連接，上述第3晶體管的柵極被輸入上 述電平變換信號，從上述第2晶體管群和上述第3晶體管的連接點輸出上述反轉(zhuǎn)信號。根據(jù)上述發(fā)明，具有如下效果第2電容具有自舉電容的功能，因此能夠不降低晶體管的閾值電壓的量而得到反轉(zhuǎn)信號。因此，輸入該反轉(zhuǎn)信號的緩沖器部能夠容易地不隨 著閾值電壓的量的降低而輸出輸出信號。另外，具有如下效果具備包括多個級聯(lián)連接的晶體管的第2晶體管群，因此能夠 加大電流路徑的電阻而抑制直通電流。為了解決上述課題，本發(fā)明的緩沖器的特征在于上述反轉(zhuǎn)信號生成部具備第4 晶體管和電阻，上述第4晶體管的柵極被輸入上述輸入信號，上述第4晶體管與上述電阻相 互串聯(lián)連接，上述第4晶體管的源極與上述反轉(zhuǎn)信號生成部的高電源和低電源中的一方連 接，上述電阻的上述第4晶體管側(cè)的相反側(cè)的一端與上述反轉(zhuǎn)信號生成部的高電源和低電 源中的另一方連接，上述第4晶體管的柵極被輸入上述電平變換信號，從上述第4晶體管和 上述電阻的連接點輸出上述反轉(zhuǎn)信號。根據(jù)上述發(fā)明，具有如下效果為了得到反轉(zhuǎn)信號而使用了電阻，因此不需要自舉 電容，能夠減小電路的布設(shè)面積，并且不需要對晶體管導(dǎo)致的閾值電壓的量的降低進(jìn)行補 償?shù)慕Y(jié)構(gòu)。為了解決上述課題，本發(fā)明的緩沖器的特征在于上述反轉(zhuǎn)信號生成部具備第4 晶體管和柵極與漏極相互連接的第5晶體管，上述第4晶體管的柵極被輸入上述輸入信號， 上述第4晶體管與上述第5晶體管相互串聯(lián)連接，上述第4晶體管的源極與上述反轉(zhuǎn)信號 生成部的高電源和低電源中的一方連接，上述第5晶體管的漏極與上述反轉(zhuǎn)信號生成部的 高電源和低電源中的另一方連接，上述第4晶體管的柵極被輸入上述電平變換信號，從上 述第4晶體管和上述第5晶體管的連接點輸出上述反轉(zhuǎn)信號。根據(jù)上述發(fā)明，具有如下效果為了得到反轉(zhuǎn)信號而使用連接成二極管的第5晶 體管作為電阻，因此不需要自舉電容，能夠減小電路的布設(shè)面積。為了解決上述課題，本發(fā)明的緩沖器的特征在于上述反轉(zhuǎn)信號生成部具備第4 晶體管和第5晶體管群，該第5晶體管群相對于柵極與漏極相互連接的連接成二極管的晶 體管，由其它1個以上的晶體管與上述連接成二極管的晶體管的源極側(cè)級聯(lián)連接而成，上 述其它1個以上的晶體管的各柵極與上述連接成二極管的晶體管的柵極連接，上述第4晶 體管的柵極被輸入上述輸入信號，上述第4晶體管與上述第5晶體管群在上述第5晶體管 群的成為源極的一側(cè)的一端相互串聯(lián)連接，上述第4晶體管的源極與上述反轉(zhuǎn)信號生成部 的高電源和低電源中的一方連接，上述連接成二極管的晶體管的漏極與上述反轉(zhuǎn)信號生成 部的高電源和低電源中的另一方連接，上述第4晶體管的柵極被輸入上述電平變換信號， 從上述第4晶體管和上述第5晶體管群的連接點輸出上述反轉(zhuǎn)信號。根據(jù)上述發(fā)明，具有如下效果為了得到反轉(zhuǎn)信號而使用具有連接成二極管的晶 體管的級聯(lián)連接的第5晶體管群作為電阻，因此不需要自舉電容，能夠減小電路的布設(shè)面 積。為了解決上述課題，本發(fā)明的緩沖器的特征在于上述輸入信號電平變換部具備分別包括晶體管的第1電平變換部晶體管、第2電平變換部晶體管、第3電平變換部晶體 管、第4電平變換部晶體管以及第5電平變換部晶體管；和包括電容的第1電平變換部電容 和第2電平變換部電容，上述第2電平變換部晶體管與上述第3電平變換部晶體管串聯(lián)連 接，上述第1電平變換部晶體管的柵極與漏極相互連接，上述第1電平變換部晶體管的源極 與上述第2電平變換部晶體管的柵極連接，上述第1電平變換部電容連接在上述第1電平 變換部晶體管的源極與上述第2電平變換部晶體管和上述第3電平變換部晶體管的連接點 之間，上述第2電平變換部電容的一端與上述第2電平變換部晶體管和上述第3電平變換 部晶體管的連接點連接，上述第4電平變換部晶體管的漏極和柵極與上述第2電平變換部 電容的另一端連接，上述第5電平變換部晶體管的漏極與上述第2電平變換部電容的另一 端連接，上述第1電平變換部晶體管的漏極和上述第2電平變換部晶體管的漏極與上述反 轉(zhuǎn)信號生成部的高電源和低電源中的一方連接，上述第3電平變換部晶體管的源極、上述 第4電平變換部晶體管的源極和上述第5電平變換部晶體管的源極與上述反轉(zhuǎn)信號生成部 的高電源和低電源中的另一方連接，上述第3電平變換部晶體管的柵極被輸入上述輸入信 號，上述第5電平變換部晶體管的柵極能夠輸入將上述第5電平變換部晶體管在導(dǎo)通狀態(tài) 與截止?fàn)顟B(tài)之間進(jìn)行切換的信號，從上述第2電平變換部電容的另一端輸出上述電平變換 信號。 根據(jù)上述發(fā)明，在輸入信號電平變換部中，第5電平變換部晶體管的柵極被輸入 將第5電平變換部晶體管置為導(dǎo)通狀態(tài)的信號，接著輸入將第5電平變換部晶體管置為截 止?fàn)顟B(tài)的信號，由此能夠?qū)⒌?電平變換部電容的另一端置為與第5電平變換部晶體管的 源極連接的高電源或低電源的電位。并且，在第3電平變換部晶體管的柵極被輸入將第3電平變換部晶體管置為導(dǎo)通 狀態(tài)的輸入信號的情況下，能夠通過第2電平變換部電容的降壓效應(yīng)或升壓效應(yīng)，將反轉(zhuǎn) 信號生成部中的輸入電平變換信號的第3晶體管和緩沖器部的第1串聯(lián)電路和第2串聯(lián)電 路中的輸入電平變換信號的各晶體管可靠地置為截止?fàn)顟B(tài)。另外，在第3電平變換部晶體管的柵極被輸入將第3電平變換部晶體管置為導(dǎo)通 狀態(tài)的輸入信號的情況下，通過第2電平變換部電容的降壓效應(yīng)或升壓效應(yīng)，即使第2電平 變換部電容的另一端的電位要成為將反轉(zhuǎn)信號生成部中的輸入電平變換信號的第3晶體 管和緩沖器部的第1串聯(lián)電路和第2串聯(lián)電路中的輸入電平變換信號的各晶體管置為截止 狀態(tài)的電位，由于第4晶體管成為導(dǎo)通狀態(tài)，也能夠保持這些晶體管的截止?fàn)顟B(tài)。根據(jù)以上說明，具有如下效果能夠?qū)⒎崔D(zhuǎn)信號生成部中的輸入電平變換信號的 第3晶體管和緩沖器部的第1串聯(lián)電路和第2串聯(lián)電路中的輸入電平變換信號的各晶體管 可靠地置為截止?fàn)顟B(tài)。為了解決上述課題，本發(fā)明的緩沖器的特征在于第3電容與上述第2串聯(lián)電路的 上述2個晶體管彼此的連接點連接。根據(jù)上述發(fā)明，具有如下效果緩沖器的輸出電壓對與第2串聯(lián)電路的上述2個晶 體管彼此的連接點連接的電容進(jìn)行充電，因此不會急劇地上升。因此，能夠充分地進(jìn)行連接 在第1串聯(lián)電路與第2串聯(lián)電路之間的自舉電容導(dǎo)致的第1串聯(lián)電路中的電位升壓，因此， 能夠可靠地得到?jīng)]有不降低閾值電壓的量的輸出電壓。為了解決上述課題，本發(fā)明的緩沖器的特征在于具備作為上述緩沖器的第1緩沖器；以及第2緩沖器，該第2緩沖器至少具有如下結(jié)構(gòu)對上述第1緩沖器的上述第2串 聯(lián)電路中的輸入上述輸入信號的上述晶體管的柵極，輸入上述第1緩沖器的上述輸出信號 來代替上述輸入信號。根據(jù)上述發(fā)明，具有如下效果能夠得到相位相互反轉(zhuǎn)的2個輸出電壓，針對不因 在面板內(nèi)生成的反轉(zhuǎn)信號加大消耗電流而需要驅(qū)動能力較大的信號的情況，將一方緩沖器 的輸出電壓用于驅(qū)動另一方緩沖器的第2串聯(lián)電路的晶體管，因此能夠正常地輸出2個輸 出電壓。為了解決上述課題，本發(fā)明的顯示裝置的特征在于具備上述緩沖器。根據(jù)上述發(fā)明，具有如下效果能夠?qū)崿F(xiàn)能抑制功耗、充分地驅(qū)動負(fù)載的顯示裝置。為了解決上述課題，本發(fā)明的顯示裝置的特征在于源極驅(qū)動器的輸出電路具備 上述緩沖器。根據(jù)上述發(fā)明，具有如下效果能夠?qū)崿F(xiàn)具備能抑制功耗、充分地驅(qū)動負(fù)載的源極 驅(qū)動器的顯示裝置。為了解決上述課題，本發(fā)明的顯示裝置的特征在于柵極驅(qū)動器的輸出電路具備 上述緩沖器。根據(jù)上述發(fā)明，具有如下效果能夠?qū)崿F(xiàn)具備能夠抑制功耗、充分地驅(qū)動負(fù)載的柵 極驅(qū)動器的顯示裝置。為了解決上述課題，本發(fā)明的顯示裝置的特征在于生成提供給源極驅(qū)動器和柵 極驅(qū)動器供給的信號的電路中所包含的逆變器具備上述緩沖器。根據(jù)上述發(fā)明，具有如下效果能夠?qū)崿F(xiàn)具備能夠抑制功耗、充分地驅(qū)動負(fù)載的逆 變器的顯示裝置。為了解決上述課題，本發(fā)明的顯示裝置的特征在于生成提供給源極驅(qū)動器和柵 極驅(qū)動器供給的信號的電路中所包含的電平移位電路具備上述緩沖器。根據(jù)上述發(fā)明，具有如下效果能夠?qū)崿F(xiàn)具備能夠抑制功耗、充分地驅(qū)動負(fù)載的電 平移位電路的顯示裝置。通過以下給出的記載可以足夠了解本發(fā)明的其它目的、特征及優(yōu)點。另外，通過參 照附圖的說明可以明白本發(fā)明的優(yōu)點。


圖1表示本發(fā)明的實施方式，是表示第1緩沖器的結(jié)構(gòu)的電路圖。圖2表示本發(fā)明的實施方式，是表示第2緩沖器的結(jié)構(gòu)的電路圖。圖3是表示第1反轉(zhuǎn)信號生成部的第1動作的電路圖。圖4是表示第1反轉(zhuǎn)信號生成部的第2動作的電路圖。圖5是表示第2反轉(zhuǎn)信號生成部的第1動作的電路圖。圖6是表示第2反轉(zhuǎn)信號生成部的第2動作的電路圖。圖7是表示緩沖器部的第1動作的電路圖。圖8是表示緩沖器部的第2動作的電路圖。 圖9是表示緩沖器部的結(jié)構(gòu)的詳細(xì)說明的電路圖。
圖10表示本發(fā)明的實施方式，是表示第3緩沖器的結(jié)構(gòu)的電路圖。圖11是表示輸入信號電平變換部的第1動作的電路圖。圖12是表示輸入信號電平變換部的第2動作的電路圖。圖13是表示輸入信號電平變換部的第3動作的電路圖。圖14表示本發(fā)明的實施方式，是表示第4緩沖器的結(jié)構(gòu)的電路圖。圖15表示本發(fā)明的實施方式，是表示第5緩沖器的結(jié)構(gòu)的電路圖。圖16表示本發(fā)明的實施方式，是表示第6緩沖器的結(jié)構(gòu)的電路圖。圖17表示本發(fā)明的實施方式，是表示顯示裝置的結(jié)構(gòu)的框圖。圖18表示以往技術(shù)，是表示以往的第1緩沖器的結(jié)構(gòu)和第1動作的電路圖。圖19表示以往技術(shù)，是表示以往的第1緩沖器的結(jié)構(gòu)和第2動作的電路圖。圖20表示以往技術(shù)，是表示以往的第2緩沖器的結(jié)構(gòu)和第1動作的電路圖。圖21表示以往技術(shù)，是表示以往的第2緩沖器的結(jié)構(gòu)和第2動作的電路圖。圖22表示以往技術(shù)，是表示以往的第3緩沖器的結(jié)構(gòu)和動作的電路圖。圖23是表示第1緩沖器具備的第1反轉(zhuǎn)信號生成部的變形例的結(jié)構(gòu)的電路圖。圖24是表示由晶體管構(gòu)成第2反轉(zhuǎn)信號生成部的電阻的情況下的第2緩沖器的 結(jié)構(gòu)的電路圖。圖25是表示圖24的第2反轉(zhuǎn)信號生成部的變形例的結(jié)構(gòu)的電路圖。圖26是表示圖25的第2反轉(zhuǎn)信號生成部的第1動作的電路圖。圖27是表示圖25的第2反轉(zhuǎn)信號生成部的第2動作的電路圖。圖28是表示第6緩沖器的動作的電路圖。圖29表示本發(fā)明的實施方式，是表示第7緩沖器的結(jié)構(gòu)的電路圖。圖30表示本發(fā)明的實施方式，是表示第8緩沖器的結(jié)構(gòu)的電路圖。附圖標(biāo)記說明1、/1:晶體管(第1晶體管)；2、/2:晶體管(第2晶體管)；3、/3:晶體管(第3 晶體管)；21、22、23、24、25、26、27、28 緩沖器；100,/100 電容(第 2 電容)；10U/101 電 容(第1電容)；102、/102 電容；151 液晶顯示裝置(顯示裝置)么44、々8:晶體管(第 4晶體管)；T 電阻；Ta:晶體管(第5晶體管、連接成二極管的晶體管)；a e、/a /e: 晶體管(第1電平變換部晶體管 第5電平變換部晶體管)；103、/103 電容(第1電平變 換部電容)；104、/104:電容(第2電平變換部電容)
具體實施例方式根據(jù)圖1 圖17和圖23 圖30如下說明本發(fā)明的一個實施方式。圖17表示本實施方式的液晶顯示裝置(顯示裝置)151的結(jié)構(gòu)。液晶顯示裝置151在面板152上具備像素區(qū)域153、源極驅(qū)動器154、柵極驅(qū)動器155、緩沖/電平移位電路156、電源電路157以及端子158···。源極驅(qū)動器154具備輸出電 路154a，向像素區(qū)域153的各源極總線輸出數(shù)據(jù)信號。柵極驅(qū)動器155具備輸出電路155a， 為了向像素區(qū)域153的各像素寫入來自源極驅(qū)動器154的數(shù)據(jù)信號而向柵極總線輸出選擇 信號。輸出電路154a、155a包括從輸入信號生成等倍的數(shù)據(jù)信號的作為低輸出阻抗放大電 路的緩沖器。緩沖/電平移位電路156具備對逆變器等的信號的衰減進(jìn)行校正的等倍的放大電路、對信號的電源電壓電平進(jìn)行變換的電平移位電路等作為低輸出阻抗放大電路的緩 沖器，將通過這種緩沖器的信號供給到源極驅(qū)動器154和柵極驅(qū)動器155。這樣，該緩沖器 對輸入信號進(jìn)行阻抗變換來輸出輸出信號。電源電路157生成數(shù)據(jù)信號的基準(zhǔn)電壓、相對 電壓、輔助電容電壓等。端子158···是用于向面板152上的上述各電路輸入信號、電源的端子。
其次，說明上述緩沖器的結(jié)構(gòu)。圖1表示緩沖器21的結(jié)構(gòu)。緩沖器21具備反轉(zhuǎn)信號生成部31和緩沖部32。緩沖器21是具有1個輸入端子 INB的單相輸入緩沖器，是采用單極性溝道、在此是η溝道型晶體管來構(gòu)成的。晶體管可采 用TFT、形成在硅基板上的場效應(yīng)晶體管。反轉(zhuǎn)信號生成部31是生成具有與從輸入端子INB輸入的信號的極性相反的極性 的信號、即是作為將高和低相互替換的極性的信號的反轉(zhuǎn)信號的電路，具備晶體管1 3和 電容100。另外，表示上述反轉(zhuǎn)信號的高/低的電平的信號電平可通過任意決定了反轉(zhuǎn)信號 生成部31內(nèi)的電源電壓來任意決定。反轉(zhuǎn)信號的定義也適用于以下所述的所有反轉(zhuǎn)信號 生成部。電容(第2電容)100是自舉電容。電源包括高電源的VDD和低電源的VSS。晶體 管(第1晶體管)1的漏極與VDD連接，柵極與漏極連接。晶體管1的源極與電容100的一 方端子連接。晶體管(第2晶體管)2的漏極與VDD連接，柵極與晶體管1的源極連接。晶 體管2的源極與晶體管(第3晶體管)3的漏極和電容100的另一方端子連接。晶體管3 的源極與VSS連接，柵極與輸入端子INB連接。晶體管2和晶體管3的連接點是反轉(zhuǎn)信號 生成部31的輸出端子11。緩沖部(緩沖器部)32具備晶體管4 7和電容101、102。電容(第1電容)101 是自舉電容。緩沖部32具有低輸出阻抗的輸出部，是對從輸入端子INB輸入的信號實施阻 抗變換的電路。電源包括高電源的VDD和低電源的VSS。晶體管4的漏極與VDD連接，柵極 與反轉(zhuǎn)信號生成部31的輸出端子11連接。晶體管6的漏極與晶體管4的源極連接，柵極 與輸入端子INB連接。晶體管6的源極與VSS連接。晶體管5的漏極與VDD連接，柵極與 晶體管4的源極連接，將其連接點設(shè)為點12。晶體管7的漏極與晶體管5的源極連接，柵極 與輸入端子INB連接。晶體管7的源極與VSS連接。電容101連接在晶體管4的源極與晶 體管5的源極之間。晶體管5和晶體管7的連接點是緩沖部32的輸出端子OUT。另外，電 容102連接在輸出端子OUT與VSS之間。在上述結(jié)構(gòu)中，晶體管4和晶體管6相互串聯(lián)連接，構(gòu)成第1串聯(lián)電路。另外，晶 體管5和晶體管7相互串聯(lián)連接，構(gòu)成第2串聯(lián)電路。上述電容100、101也可以由寄生電容構(gòu)成，電容102也可以由寄生電容構(gòu)成。在由寄生電容構(gòu)成電容100、101的情況下，滿足以下條件即可。在圖1和圖2中，由寄生電容構(gòu)成電容101的情況下，設(shè)Ca =(晶體管4的寄生電容)+ (晶體管6的寄生電容)+ (晶體管5的柵極與晶體 管4的源極和晶體管6的漏極之間的配線的電容)，Cg=(晶體管5的導(dǎo)通電容(=相對于源極/漏極的柵極電容))，V = VDD-VSS 升壓時的晶體管5的源極的電位變化量，AV = (Cg/(Ca+Cg)) XV 升壓的點 12 的電壓，
則在設(shè)計緩沖部32時，設(shè)計為使VDD-(晶體管4的閾值電壓Vth+ AV) > VDD+ (晶體管5的閾值電壓)……(I)0在僅用Cg就滿足式(1)的情況下，為了構(gòu)成電容101，僅寄生電容就足夠了，但是 假如不滿足時，為了構(gòu)成電容101，只要設(shè)計為增加自舉用電容來可靠地滿足式⑴即可。另外，在圖1中，由寄生電容構(gòu)成電容100的情況下，設(shè)Ca =(晶體管1的寄生電容)+ (晶體管2的柵極與晶體管1的源極之間的配線的 電容)，Cg=(晶體管2的導(dǎo)通電容(=相對于源極/漏極的柵極電容))，V = VDD-VSS 升壓時的點11的電位變化量，AV = (Cg/(Ca+Cg)) XV 升壓的點 10 的電壓，則設(shè)計反轉(zhuǎn)信號生成部31時，設(shè)計為使得VDD-(晶體管1的閾值電壓Vth+ Δ V) > VDD+ (晶體管2的閾值電壓)……⑵。在僅用Cg就滿足式(2)的情況下，為了構(gòu)成電容100，僅寄生電容就足夠了，但是 假如不滿足時，為了構(gòu)成電容101，只要設(shè)計為增加自舉用電容來可靠地滿足式(2)即可。另外，圖2表示緩沖器22的結(jié)構(gòu)。緩沖器22具備反轉(zhuǎn)信號生成部33和緩沖部32。緩沖器22是具有1個輸入端子 INB的單相輸入緩沖器，采用單極性溝道、在此是η溝道型晶體管來構(gòu)成的。緩沖部32與緩 沖器21的緩沖部32相同。反轉(zhuǎn)信號生成部33具備晶體管A和電阻Τ。電源包括高電源的VDD和低電源的 VSS0電阻T是高電阻值的電阻，一端與VDD連接。晶體管(第4晶體管)Α的漏極與電阻T 的另一端連接，柵極與輸入端子INB連接。晶體管A的源極與VSS連接。作為電阻T和晶 體管A的連接點的點Z是反轉(zhuǎn)信號生成部33的輸出端子。然后，下面說明上述緩沖器21、22的各電路的動作。圖3和圖4表示緩沖器21的反轉(zhuǎn)信號生成部31的動作。如圖3所示，在輸入端子INB輸入輸入信號的高側(cè)的電壓VDDA的情況下，設(shè)定成 VDDA-VSS在晶體管3的閾值電壓Vth以上，晶體管3成為導(dǎo)通狀態(tài)。晶體管1的柵極被輸 入有VDD，設(shè)有電容100，因此當(dāng)點11的電位下降時點10的電位也下降。當(dāng)點10的電位成 為VDD-晶體管1的閾值電壓Vth以下時，晶體管1成為導(dǎo)通狀態(tài)，因此從VDD向晶體管1流 過漏極電流，點10的電位上升。其結(jié)果是，在點10的電位上升到VDD-晶體管1的閾值電 壓Vth的時刻，晶體管1成為截止?fàn)顟B(tài)。最終，點10的電位成為電位為VDD-晶體管1的閾 值電壓Vth。晶體管2的柵極被輸入電位為VDD-晶體管1的閾值電壓Vth，點11的電位為 VSS,由此晶體管2成為導(dǎo)通狀態(tài)。這樣，晶體管2、3成為導(dǎo)通狀態(tài)，因此產(chǎn)生通過晶體管2、 3的直通電流。在此，只要晶體管2采用抑制驅(qū)動能力的結(jié)構(gòu)，就能夠抑制消耗電流。為了 降低晶體管2的驅(qū)動能力，如圖23所示，晶體管2也可以由晶體管2a和晶體管2b那樣具 有相同溝道極性的多個縱疊的晶體管、即級聯(lián)連接的晶體管構(gòu)成晶體管2，由此提高電流路 徑的電阻，抑制直通電流。在該情況下，如圖23所示，將縱疊的各晶體管的柵極與點10連 接即可。晶體管2a和晶體管2b構(gòu)成第2晶體管群。 如圖4所示，在輸入端子INB輸入輸入信號的低側(cè)的電壓VSS的情況下，晶體管 3成為截止?fàn)顟B(tài)。點11的電位上升到VDD-晶體管2的閾值電壓Vth。點10的電位成為VDD-晶體管1的閾值電壓Vth，晶體管1成為截止?fàn)顟B(tài)。在該狀態(tài)下當(dāng)點11的電位上升時， 電容100使點10的電位升壓。因此，只要設(shè)計為使點10的電位由于升壓而從VDD-晶體管 1的閾值電壓Vth成為VDD+晶體管2的閾值電壓Vth以上，則點11的電位不從VDD降低閾 值電壓Vth的量而輸出為VDD。圖5和圖6表示緩沖器22的反轉(zhuǎn)信號生成部33的動作。如圖5所示，在輸入端子INB輸入VDDA的情況下，晶體管A成為導(dǎo)通狀態(tài)。因此， 點Z的電位成為VSS。此時產(chǎn)生直通電流，但是設(shè)有高電阻值的電阻T，因此能夠抑制直通 電流。如圖6所示，在輸入端子INB輸入VSS的情況下，晶體管A成為截止?fàn)顟B(tài)。由此， 電流從電阻T通過點Z流向緩沖部32側(cè)。該電流較小，因此點Z的電位成為VDD。 這樣，在反轉(zhuǎn)信號生成部33中存在使用電阻T代替晶體管的部分，因此能夠減小 電路的布設(shè)面積。另外，圖24表示緩沖器22a的結(jié)構(gòu)。緩沖器22a具備反轉(zhuǎn)信號生成部33a和緩沖部32。在反轉(zhuǎn)信號生成部33a中，由 晶體管(第5晶體管)Ta構(gòu)成緩沖器22的反轉(zhuǎn)信號生成部33的電阻T。晶體管Ta是η溝 道型晶體管，漏極與VDD連接，并且源極與晶體管A的漏極即點Z連接。另外，晶體管Ta是 柵極與漏極相互連接的連接成二極管的晶體管。緩沖部32與緩沖器21的緩沖部32相同。在反轉(zhuǎn)信號生成部33a中，在晶體管Ta被連接成二極管從而產(chǎn)生直通電流，但是 想抑制該直通電流的情況下，如圖25所示，在晶體管Ta上縱疊即級聯(lián)連接晶體管Tb等具 有相同溝道極性的其它晶體管即可。縱疊的級數(shù)不限于上述的2級，一般可以是多級。在 該情況下，晶體管Tb的柵極與晶體管Ta的柵極連接，被施加VDD。另外，晶體管Tb的漏極 與晶體管Ta的源極連接，晶體管Tb的源極與晶體管A的漏極即點Z連接。晶體管Ta和晶 體管Tb構(gòu)成第5晶體管群。圖26和圖27表示具有圖25的結(jié)構(gòu)的反轉(zhuǎn)信號生成部33a的動作。如圖26所示，在輸入端子INB輸入VDDA的情況下，晶體管A成為導(dǎo)通狀態(tài)。點Z 的電位成為VSS。此時，電流路徑中產(chǎn)生直通電流，但是，晶體管Ta和晶體管Tb是縱疊的， 因此能夠加大晶體管Ta和晶體管Tb的總路徑的電阻，由此能夠抑制直通電流。如圖27所示，在輸入端子INB輸入VSS的情況下，晶體管A成為截止?fàn)顟B(tài)。因此， 流過晶體管Ta和晶體管Tb的電流從點Z流向緩沖部32側(cè)。由此，點Z的電位成為VDD-閾 值電壓Vth而輸出。后續(xù)的緩沖部的結(jié)構(gòu)能夠按照從該VDD降低閾值電壓Vth的量的輸出 來設(shè)計。具備圖24和圖25的結(jié)構(gòu)的反轉(zhuǎn)信號生成部33a的緩沖器在反轉(zhuǎn)信號生成部33a 中具備連接成二極管的晶體管，因此不需要具備反轉(zhuǎn)信號生成部31那樣的電容，能夠相應(yīng) 地減小布設(shè)面積。圖7和圖8表示緩沖器21、22的緩沖部32的動作。如圖7所示，在輸入端子INB輸入VDDA的情況下，設(shè)定成VDDA-VSS在晶體管6、7 的閾值電壓Vth以上，晶體管6、7成為導(dǎo)通狀態(tài)。晶體管4的柵極從反轉(zhuǎn)信號生成部31或 者33的點11或者Z輸入VSS，因此晶體管4成為截止?fàn)顟B(tài)。因此，點12的電位成為VSS。 晶體管5的柵極被輸入VSS，因此晶體管5成為截止?fàn)顟B(tài)。其結(jié)果是，輸出端子OUT輸出VSS。如圖8所示，在輸入端子INB輸入VSS的情況下，晶體管6、7成為截止?fàn)顟B(tài)。晶體管4的柵極從反轉(zhuǎn)信號生成部31或者33的點11或者Z輸入VDD，但是設(shè)定為VDD-VSS在 晶體管4的閾值電壓Vth以上，因此晶體管4成為導(dǎo)通狀態(tài)。因此，點12的電位從VSS上 升到VDD-晶體管4的閾值電壓Vth。因此，晶體管5由于柵極被輸入VDD-晶體管4的閾值 電壓Vth而成為導(dǎo)通狀態(tài)。隨之，輸出端子OUT的電位慢慢上升到VDD-晶體管5的閾值電 壓Vth。當(dāng)點12的電位上升到VDD-晶體管4的閾值電壓Vth時，晶體管4成為截止?fàn)顟B(tài)。 在該狀態(tài)下當(dāng)輸出端子OUT的電位上升時，電容101使點12的電位升壓。因此，只要設(shè)計 為使點12的電位由于升壓而從VDD-晶體管4的閾值電壓Vth成為VDD+晶體管5的閾值 電壓Vth以上，則輸出端子OUT輸出沒有降低閾值電壓Vth的量的VDD。下面，圖9表示緩沖部32的電容102的功能。在緩沖部32中，通過設(shè)置電容102來延遲晶體管5成為導(dǎo)通狀態(tài)而輸出端子OUT 的電位從VSS上升到VDD的時間。由此，先將晶體管4置為導(dǎo)通狀態(tài)，使點12的電位上升 到VDD-晶體管4的閾值電壓Vth之后，晶體管4成為截止?fàn)顟B(tài)。當(dāng)晶體管4成為截止?fàn)顟B(tài) 為止，當(dāng)由于晶體管5的導(dǎo)通狀態(tài)導(dǎo)致輸出端子OUT的電位接近VDD時，電容101無法使點 12的電位充分升壓。于是，有可能導(dǎo)致向輸出端子OUT的輸出從VDD降低閾值電壓Vth的 量，因此按上述方式設(shè)置電容102，為了使輸出端子OUT的電位上升到VDD而花費時間，能夠 可靠地進(jìn)行自舉。下面，圖10表示其它緩沖器23的結(jié)構(gòu)。緩沖器23具備反轉(zhuǎn)信號生成部31、反轉(zhuǎn)信號生成部34以及緩沖部32。反轉(zhuǎn)信號 生成部31和緩沖部32與緩沖器21、22中說明了的或者本實施方式中敘述的其它結(jié)構(gòu)相 同。圖1和圖2中說明了的緩沖器21、22是將以VDDA/VSS電平輸入了的輸入信號進(jìn)行電 平移位而以VDD/VSS電平進(jìn)行輸出的緩沖器。但是，在用緩沖器21、22以高于VSS的VSSA 輸入了輸入信號的情況下，晶體管3、6、7無法置為截止?fàn)顟B(tài)。與此相對，在緩沖器23中，利 用反轉(zhuǎn)信號生成部34將輸入信號的VSSA電平移位到VSS。反轉(zhuǎn)信號生成部(輸入信號電平變換部)34具備晶體管(第1電平變換部晶體管) a、晶體管(第2電平變換部晶體管)b、晶體管(第3電平變換部晶體管)C、晶體管(第4電 平變換部晶體管)d、晶體管(第5電平變換部晶體管)e、電容(第1電平變換部電容)103 以及電容(第2電平變換部電容)104。電容103是自舉電容。電源包括高電源的VDD和低 電源的VSSA。晶體管a的漏極與VDD連接，柵極與漏極連接。晶體管a的源極與電容103 的一方端子連接。晶體管b的漏極與VDD連接，柵極與晶體管a的源極連接。晶體管b的 源極與晶體管c的漏極和電容103的另一方端子連接。晶體管c的源極與VSSA連接，柵極 與輸入端子IN連接。電容104的一方端子與作為晶體管b和晶體管c的連接點的點14連 接。晶體管d的漏極與柵極和電容104的另一方端子連接，源極與VSSA連接。晶體管e的 漏極與電容104的上述另一方端子連接，柵極與端子INIT連接。晶體管e的源極與VSSA 連接。作為晶體管d、e和電容104的上述另一方端子的連接點的點15是反轉(zhuǎn)信號生成部 34的輸出端子。圖11 圖13表示反轉(zhuǎn)信號生成部34的動作。如圖11所示，反轉(zhuǎn)信號生成部34中有初始化過程，端子INIT輸入VDDA。此時，晶體管e成為導(dǎo)通狀態(tài)，點15的電位成為VSSA。因此，晶體管d在柵極上輸入VSSA而成為截 止?fàn)顟B(tài)。用虛線包圍的電路是與反轉(zhuǎn)信號生成部31相同的結(jié)構(gòu)，不同的是在晶體管c的柵 極上從輸入端子INV輸入SSA。如圖12所示，接著，在端子INIT輸入VSSA，將晶體管e設(shè)為截止?fàn)顟B(tài)。并且，在 輸入端子IN輸入VDDA的情況下，進(jìn)行與圖3相同的動作。因此，點14的電位從VDD變?yōu)?VSSA。由于該降壓，由電容104使點15的電位也從VSSA降壓。只要設(shè)計為使在點15降壓 后的電位低于VSS，就能夠?qū)D10的晶體管3、6、7可靠地設(shè)為截止?fàn)顟B(tài)。如圖13所示，在與圖12同樣地對端子INIT輸入VSSA的狀態(tài)下，在輸入端子IN 輸入VSSA的情況下，進(jìn)行與圖4相同的動作。因此，點14的電位從VSSA變?yōu)閂DD。當(dāng)點 14的電位升壓到VDD時，電容104使點15的電位也從VSSA升壓。此時，當(dāng)點15的電位成 為VSSA+晶體管d的閾值電壓Vth以上時，晶體管d成為導(dǎo)通狀態(tài)，因此會控制為點15的 電位不會變成VSSA+晶體管d的閾值電壓Vth以上。因此，如圖12所示，在輸入端子IN輸 入VDDA的情況下，點15的電位由于電容104而降壓，會可靠地降壓到VSS以下。以上的緩沖器全部僅采用極性為η溝道型晶體管來構(gòu)成，但是，如圖14和圖15所 示，也能夠僅采用P溝道型晶體管來構(gòu)成。圖14所示的緩沖器24具備反轉(zhuǎn)信號生成部35和緩沖部36，是將緩沖器21的極 性從η型反轉(zhuǎn)為ρ型的緩沖器。帶斜杠的各附圖標(biāo)記對應(yīng)于緩沖器21的相同附圖標(biāo)記。電 源包括高電源的VDDA和低電源的VSS。圖15所示的緩沖器25具備反轉(zhuǎn)信號生成部35、37和緩沖部36，是將緩沖器23的 極性從η型反轉(zhuǎn)為ρ型的緩沖器。帶斜杠的各附圖標(biāo)記對應(yīng)于緩沖器23的相同附圖標(biāo)記。 電源在反轉(zhuǎn)信號生成部35和緩沖部36中包括高電源VDD和低電源VSS，在反轉(zhuǎn)信號生成部 37中包括高電源的VDDA和低電源的VSS。另外，不限于上述例子，所有的緩沖器都能夠分別以η溝道型和ρ溝道型來實現(xiàn)。圖16表示是輸出具有相位相互反轉(zhuǎn)的關(guān)系的2個信號作為緩沖器的輸出的緩沖 器26的結(jié)構(gòu)。緩沖器26具有A系統(tǒng)的緩沖器(第1緩沖器)和B系統(tǒng)的緩沖器(第2緩沖器) 的個2系統(tǒng)的緩沖器。A系統(tǒng)對從輸入端子IN輸入的信號進(jìn)行電平移位來輸出端子INB輸 出。B系統(tǒng)對從輸入端子IN輸入的信號進(jìn)行電平移位來從輸出端子IN輸出。A系統(tǒng)和B 系統(tǒng)兩者基本上都采用緩沖器22的結(jié)構(gòu)，在緩沖器22的對應(yīng)附圖標(biāo)記之后對A系統(tǒng)附加 Α，對B系統(tǒng)附加B。其中，晶體管AB的柵極和晶體管6Β的柵極與電阻TA和晶體管AA的 連接點連接，晶體管7Β的柵極與晶體管5Α和晶體管7Α的連接點連接。通過采用這樣的結(jié) 構(gòu)，能夠得到以下優(yōu)點。S卩，晶體管7Β需要以較大的驅(qū)動能力進(jìn)行驅(qū)動，因此當(dāng)要以驅(qū)動晶體管6Β的信號 SB進(jìn)行驅(qū)動時，將TA設(shè)為高電阻來抑制直通電流，因此驅(qū)動能力不足。因此，用從晶體管 5Α和晶體管7Α的連接點取出的驅(qū)動能力較大的信號SA來驅(qū)動晶體管7Β。因此，能夠快速 地驅(qū)動需要較大的驅(qū)動能力的晶體管7Β，能夠?qū)⑤敵龆俗覫N的電位快速地拉到VEE。另外，也能夠構(gòu)成將圖16的緩沖器26進(jìn)行改進(jìn)所得的方式的緩沖器。
如圖28所示，在圖16的緩沖器26的輸入端子IN輸入作為低側(cè)的電壓比VEE低 的VSS的信號的該VSS的情況下，晶體管6Α的柵極輸被入VSS。另外，晶體管5Α的柵極與電容IOlA的連接點20的電位由于作為自舉電容的電容IOlA而升壓，成為比VDD高的電位。 因此，在晶體管6A的柵極/漏極間產(chǎn)生非常高的電壓差VH，有時會超過晶體管的耐壓。
在這種電壓差VH成為問題的情況下，構(gòu)成圖29所示的緩沖器27即可。緩沖器27 是在緩沖器26中將晶體管6A的柵極不與輸入端子IN連接而是與電阻TB和晶體管AB的 連接點ZB連接的緩沖器。由此，在輸入端子IN輸入VSS輸入的情況下，晶體管AA成為截 止?fàn)顟B(tài)，由此使電阻TA與晶體管AA的連接點ZA的電位成為VDD，因此晶體管AB成為導(dǎo)通 狀態(tài)，點ZB的電位成為VEE。因此，VEE > VSS,因此在晶體管6A的柵極/漏極間會產(chǎn)生比 電壓差VH小的電壓差VI，因此能夠避免超過晶體管的耐壓的問題。另外，在圖16的緩沖器26中電壓差VH成為問題的情況下，也可以構(gòu)成圖30所示 的緩沖器28。緩沖器28是在緩沖器26中在晶體管6A的漏極與連接點20之間級聯(lián)地插入 晶體管8A所得的緩沖器。晶體管8A與其它晶體管的溝道極性相同。晶體管8A的柵極與 VDD連接。由此，在輸入端子IN輸入VSS的情況下，連接點20的電位會比VDD高，而晶體管 6A的漏極的電位會比VDD低。因此，在晶體管6A的柵極/漏極間會產(chǎn)生比VDD-VSS小的電 壓差VJ，能夠避免超過晶體管的耐壓的問題。本發(fā)明不限于上述實施方式，可在權(quán)利要求給出的范圍內(nèi)進(jìn)行各種變更。S卩，將在 權(quán)利要求給出的范圍內(nèi)適當(dāng)?shù)馗淖兒蟮募夹g(shù)方案進(jìn)行組合所獲得的實施方式也包含在本 發(fā)明的技術(shù)范圍中。例如也可以適用于EL顯示裝置。如上所述，本發(fā)明的緩沖器是對輸入信號進(jìn)行阻抗變換來輸出輸出信號的緩沖 器，具備緩沖器部，其具有包括在高電源與低電源之間相互串聯(lián)連接的η溝道型溝道極性 的2個晶體管的第1串聯(lián)電路、包括在高電源與低電源之間相互串聯(lián)連接的η溝道型溝道 極性的2個晶體管的第2串聯(lián)電路以及設(shè)置在上述第1串聯(lián)電路的上述2個晶體管彼此的 連接點與上述第2串聯(lián)電路的上述2個晶體管彼此的連接點之間的第1電容；和反轉(zhuǎn)信號 生成部，其構(gòu)成為作為晶體管僅包含η溝道型溝道極性的晶體管，生成具有與上述輸入信 號的極性相反的極性并且是任意決定了信號電平的信號的反轉(zhuǎn)信號，上述輸入信號輸入到 上述第1串聯(lián)電路的上述低電源側(cè)的上述晶體管的柵極和上述第2串聯(lián)電路的上述低電源 側(cè)的上述晶體管的柵極，由上述反轉(zhuǎn)信號生成部生成的上述反轉(zhuǎn)信號輸入到上述第1串聯(lián) 電路的上述高電源側(cè)的上述晶體管的柵極，從上述第2串聯(lián)電路的上述2個晶體管彼此的 連接點輸出上述輸出信號。另外，如上所述，本發(fā)明的緩沖器是對輸入信號進(jìn)行阻抗變換來輸出輸出信號的 緩沖器，具備緩沖器部，其具有包括在高電源與低電源之間相互串聯(lián)連接的P溝道型溝道 極性的2個晶體管的第1串聯(lián)電路、包括在高電源與低電源之間相互串聯(lián)連接的ρ溝道型 溝道極性的2個晶體管的第2串聯(lián)電路以及設(shè)置在上述第1串聯(lián)電路的上述2個晶體管彼 此的連接點與上述第2串聯(lián)電路的上述2個晶體管彼此的連接點之間的第1電容；和反轉(zhuǎn) 信號生成部，其構(gòu)成為作為晶體管僅包含P溝道型溝道極性的晶體管，生成具有與上述輸 入信號的極性相反的極性并且是任意決定了信號電平的信號的反轉(zhuǎn)信號，上述輸入信號輸 入到上述第1串聯(lián)電路的上述高電源側(cè)的上述晶體管的柵極和上述第2串聯(lián)電路的上述高 電源側(cè)的上述晶體管的柵極，由上述反轉(zhuǎn)信號生成部生成的上述反轉(zhuǎn)信號輸入到上述第1 串聯(lián)電路的上述低電源側(cè)的上述晶體管的柵極，從上述第2串聯(lián)電路的上述2個晶體管彼此的連接點輸出上述輸出信號。通過如上說明，具有以下效果能夠?qū)崿F(xiàn)包括單極性溝道晶體管、能夠抑制消耗電 流并且加大負(fù)載的驅(qū)動能力的單相輸入的緩沖器。本說明書中說明的具體實施方式
或?qū)嵤├龤w根到底是為了明確本發(fā)明的技術(shù)內(nèi) 容，不應(yīng)當(dāng)僅限于這樣的具體例而狹義地解釋，而是可以在本發(fā)明的精神和所記載的權(quán)利 要求的范圍內(nèi)進(jìn)行各種變更來實施。工業(yè)上的可利用件 本發(fā)明特別適用于液晶顯示裝置。
權(quán)利要求
一種緩沖器，對輸入信號進(jìn)行阻抗變換來輸出輸出信號，其特征在于具備緩沖器部，其具有第1串聯(lián)電路、第2串聯(lián)電路以及第1電容，其中，所述第1串聯(lián)電路包括在高電源與低電源之間相互串聯(lián)連接的n溝道型溝道極性的2個晶體管，所述第2串聯(lián)電路包括在高電源與低電源之間相互串聯(lián)連接的n溝道型溝道極性的2個晶體管，所述第1電容設(shè)置在上述第1串聯(lián)電路的上述2個晶體管彼此的連接點與上述第2串聯(lián)電路的上述2個晶體管彼此的連接點之間；和反轉(zhuǎn)信號生成部，其構(gòu)成為所包含的晶體管僅為包含n溝道型溝道極性的晶體管，生成反轉(zhuǎn)信號，所述反轉(zhuǎn)信號具有與上述輸入信號的極性相反的極性并且是任意決定了信號電平的信號，上述輸入信號輸入到上述第1串聯(lián)電路的上述低電源側(cè)的上述晶體管的柵極和上述第2串聯(lián)電路的上述低電源側(cè)的上述晶體管的柵極，由上述反轉(zhuǎn)信號生成部生成的上述反轉(zhuǎn)信號輸入到上述第1串聯(lián)電路的上述高電源側(cè)的上述晶體管的柵極，從上述第2串聯(lián)電路的上述2個晶體管彼此的連接點輸出上述輸出信號。
2.一種緩沖器，對輸入信號進(jìn)行阻抗變換來輸出輸出信號，其特征在于 具備緩沖器部，其具有第1串聯(lián)電路、第2串聯(lián)電路以及第1電容，其中，所述第1串聯(lián)電路 包括在高電源與低電源之間相互串聯(lián)連接的P溝道型溝道極性的2個晶體管，所述第2串 聯(lián)電路包括在高電源與低電源之間相互串聯(lián)連接的P溝道型溝道極性的2個晶體管，所述 第1電容設(shè)置在上述第1串聯(lián)電路的上述2個晶體管彼此的連接點與上述第2串聯(lián)電路的 上述2個晶體管彼此的連接點之間；和反轉(zhuǎn)信號生成部，其構(gòu)成為所包含的晶體管僅為包含P溝道型溝道極性的晶體管，生 成反轉(zhuǎn)信號，所述反轉(zhuǎn)信號具有與上述輸入信號的極性相反的極性并且是任意決定了信號 電平的信號，上述輸入信號輸入到上述第1串聯(lián)電路的上述高電源側(cè)的上述晶體管的柵極和上述 第2串聯(lián)電路的上述高電源側(cè)的上述晶體管的柵極，由上述反轉(zhuǎn)信號生成部生成的上述反轉(zhuǎn)信號輸入到上述第1串聯(lián)電路的上述低電源 側(cè)的上述晶體管的柵極，從上述第2串聯(lián)電路的上述2個晶體管彼此的連接點輸出上述輸出信號。
3.根據(jù)權(quán)利要求1或2所述的緩沖器，其特征在于上述反轉(zhuǎn)信號生成部具備第1晶體管、第2晶體管、第3晶體管以及第2電容，上述第3晶體管的柵極被輸入上述輸入信號，上述第2晶體管與上述第3晶體管串聯(lián)連接，上述第1晶體管的柵極和漏極相互連接，上述第1晶體管的源極與上述第2晶體管的柵極連接，上述第2電容連接在上述第1晶體管的源極與上述第2晶體管和上述第3晶體管的連 接點之間，上述第1晶體管的漏極和上述第2晶體管的漏極與上述反轉(zhuǎn)信號生成部的高電源和低電源中的一方連接，上述第3晶體管的源極與上述反轉(zhuǎn)信號生成部的高電源和低電源中的 另一方連接，從上述第2晶體管和上述第3晶體管的連接點輸出上述反轉(zhuǎn)信號。
4.根據(jù)權(quán)利要求1或2所述的緩沖器，其特征在于上述反轉(zhuǎn)信號生成部具備第1晶體管、第2晶體管群、第3晶體管以及第2電容， 上述第3晶體管的柵極被輸入上述輸入信號，上述第2晶體管群包括多個級聯(lián)連接的晶體管，并且與上述第3晶體管串聯(lián)連接， 上述第1晶體管的柵極和漏極相互連接，上述第1晶體管的源極與上述第2晶體管群的各晶體管的柵極連接， 上述第2電容連接在上述第1晶體管的源極與上述第2晶體管群和上述第3晶體管的 連接點之間，上述第1晶體管的漏極和上述第2晶體管群的成為漏極的一側(cè)的一端與上述反轉(zhuǎn)信號 生成部的高電源和低電源中的一方連接，上述第3晶體管的源極與上述反轉(zhuǎn)信號生成部的 高電源和低電源中的另一方連接，從上述第2晶體管群和上述第3晶體管的連接點輸出上述反轉(zhuǎn)信號。
5.根據(jù)權(quán)利要求1或2所述的緩沖器，其特征在于 上述反轉(zhuǎn)信號生成部具備第4晶體管和電阻， 上述第4晶體管的柵極被輸入上述輸入信號， 上述第4晶體管和上述電阻相互串聯(lián)連接，上述第4晶體管的源極與上述反轉(zhuǎn)信號生成部的高電源和低電源中的一方連接，上述 電阻的上述第4晶體管側(cè)的相反側(cè)的一端與上述反轉(zhuǎn)信號生成部的高電源和低電源中的 另一方連接，從上述第4晶體管和上述電阻的連接點輸出上述反轉(zhuǎn)信號。
6.根據(jù)權(quán)利要求1或2所述的緩沖器，其特征在于上述反轉(zhuǎn)信號生成部具備第4晶體管和柵極與漏極相互連接的第5晶體管， 上述第4晶體管的柵極被輸入上述輸入信號， 上述第4晶體管和上述第5晶體管相互串聯(lián)連接，上述第4晶體管的源極與上述反轉(zhuǎn)信號生成部的高電源和低電源中的一方連接，上述 第5晶體管的漏極與上述反轉(zhuǎn)信號生成部的高電源和低電源中的另一方連接， 從上述第4晶體管和上述第5晶體管的連接點輸出上述反轉(zhuǎn)信號。
7.根據(jù)權(quán)利要求1或2所述的緩沖器，其特征在于 上述反轉(zhuǎn)信號生成部具備第4晶體管；和第5晶體管群，其相對于柵極與漏極相互連接的連接成二極管的晶體管，由其它1個以 上的晶體管與上述連接成二極管的晶體管的源極側(cè)級聯(lián)連接而成，上述其它1個以上的晶體管的各柵極與上述連接成二極管的晶體管的柵極連接， 上述第4晶體管的柵極被輸入上述輸入信號，上述第4晶體管和上述第5晶體管群在上述第5晶體管群的成為源極的一側(cè)的一端相 互串聯(lián)連接，上述第4晶體管的源極與上述反轉(zhuǎn)信號生成部的高電源和低電源中的一方連接，上述 連接成二極管的晶體管的漏極與上述反轉(zhuǎn)信號生成部的高電源和低電源中的另一方連接， 從上述第4晶體管和上述第5晶體管群的連接點輸出上述反轉(zhuǎn)信號。
8.一種緩沖器，對輸入信號進(jìn)行阻抗變換來輸出輸出信號，其特征在于 具備緩沖器部，其具有第1串聯(lián)電路、第2串聯(lián)電路以及第1電容，所述第1串聯(lián)電路包括 在高電源與低電源之間相互串聯(lián)連接的η溝道型溝道極性的2個晶體管，所述第2串聯(lián)電 路包括在高電源與低電源之間相互串聯(lián)連接的η溝道型溝道極性的2個晶體管，所述第1 電容設(shè)置在上述第1串聯(lián)電路的上述2個晶體管彼此的連接點與上述第2串聯(lián)電路的上述 2個晶體管彼此的連接點之間；輸入信號電平變換部，其構(gòu)成為僅包含η溝道型溝道極性的晶體管作為晶體管，輸出 將上述輸入信號進(jìn)行電平變換得到的信號即電平變換信號；以及反轉(zhuǎn)信號生成部，其構(gòu)成為所包含的晶體管僅為包含η溝道型溝道極性的晶體管，被 輸入由上述輸入信號電平變換部生成的上述電平變換信號，生成反轉(zhuǎn)信號，所述反轉(zhuǎn)信號 具有與上述輸入信號的極性相反的極性并且是任意決定了信號電平的信號，由上述輸入信號電平變換部生成的上述電平變換信號還輸入到上述第1串聯(lián)電路的 上述低電源側(cè)的上述晶體管的柵極和上述第2串聯(lián)電路的上述低電源側(cè)的上述晶體管的 柵極，由上述反轉(zhuǎn)信號生成部生成的上述反轉(zhuǎn)信號輸入到上述第1串聯(lián)電路的上述高電源 側(cè)的上述晶體管的柵極，從上述第2串聯(lián)電路的上述2個晶體管彼此的連接點輸出上述輸出信號。
9.一種緩沖器，對輸入信號進(jìn)行阻抗變換來輸出輸出信號，其特征在于 具備緩沖器部，其具有第1串聯(lián)電路、第2串聯(lián)電路以及第1電容，其中，所述第1串聯(lián)電路 包括在高電源與低電源之間相互串聯(lián)連接的P溝道型溝道極性的2個晶體管，所述第2串 聯(lián)電路包括在高電源與低電源之間相互串聯(lián)連接的P溝道型溝道極性的2個晶體管，所述 第1電容設(shè)置在上述第1串聯(lián)電路的上述2個晶體管彼此的連接點與上述第2串聯(lián)電路的 上述2個晶體管彼此的連接點之間；輸入信號電平變換部，其構(gòu)成為僅包含P溝道型溝道極性的晶體管作為晶體管，輸出 將上述輸入信號進(jìn)行電平變換得到的信號即電平變換信號；以及反轉(zhuǎn)信號生成部，其構(gòu)成為所包含的晶體管僅為包含P溝道型溝道極性的晶體管，被 輸入由上述輸入信號電平變換部生成的上述電平變換信號，生成反轉(zhuǎn)信號，所述反轉(zhuǎn)信號 具有與上述輸入信號的極性相反的極性并且是任意決定了信號電平的信號，由上述輸入信號電平變換部生成的上述電平變換信號還輸入到上述第1串聯(lián)電路的 上述高電源側(cè)的上述晶體管的柵極和上述第2串聯(lián)電路的上述高電源側(cè)的上述晶體管的 柵極，由上述反轉(zhuǎn)信號生成部生成的上述反轉(zhuǎn)信號輸入到上述第1串聯(lián)電路的上述低電源 側(cè)的上述晶體管的柵極，從上述第2串聯(lián)電路的上述2個晶體管彼此的連接點輸出上述輸出信號。
10.根據(jù)權(quán)利要求8或9所述的緩沖器，其特征在于上述反轉(zhuǎn)信號生成部具備第1晶體管、第2晶體管、第3晶體管以及第2電容，上述第2晶體管與上述第3晶體管串聯(lián)連接，上述第1晶體管的柵極與漏極相互連接，上述第1晶體管的源極與上述第2晶體管的柵極連接，上述第2電容連接在上述第1晶體管的源極與上述第2晶體管和上述第3晶體管的連 接點之間，上述第1晶體管的漏極和上述第2晶體管的漏極與上述反轉(zhuǎn)信號生成部的高電源和低 電源中的一方連接，上述第3晶體管的源極與上述反轉(zhuǎn)信號生成部的高電源和低電源中的 另一方連接，上述第3晶體管的柵極被輸入上述電平變換信號， 從上述第2晶體管和上述第3晶體管的連接點輸出上述反轉(zhuǎn)信號。
11.根據(jù)權(quán)利要求8或9所述的緩沖器，其特征在于上述反轉(zhuǎn)信號生成部具備第1晶體管、第2晶體管群、第3晶體管以及第2電容， 上述第3晶體管的柵極被輸入上述輸入信號，上述第2晶體管群包括多個級聯(lián)連接的晶體管，并且與上述第3晶體管串聯(lián)連接， 上述第1晶體管的柵極與漏極相互連接，上述第1晶體管的源極與上述第2晶體管群的各晶體管的柵極連接， 上述第2電容連接在上述第1晶體管的源極與上述第2晶體管群和上述第3晶體管的 連接點之間，上述第1晶體管的漏極和上述第2晶體管群的成為漏極的一側(cè)的一端與上述反轉(zhuǎn)信號 生成部的高電源和低電源中的一方連接，上述第3晶體管的源極與上述反轉(zhuǎn)信號生成部的 高電源和低電源中的另一方連接，上述第3晶體管的柵極被輸入上述電平變換信號， 從上述第2晶體管群和上述第3晶體管的連接點輸出上述反轉(zhuǎn)信號。
12.根據(jù)權(quán)利要求8或9所述的緩沖器，其特征在于 上述反轉(zhuǎn)信號生成部具備第4晶體管和電阻， 上述第4晶體管的柵極被輸入上述輸入信號， 上述第4晶體管與上述電阻相互串聯(lián)連接，上述第4晶體管的源極與上述反轉(zhuǎn)信號生成部的高電源和低電源中的一方連接，上述 電阻的上述第4晶體管側(cè)的相反側(cè)的一端與上述反轉(zhuǎn)信號生成部的高電源和低電源中的 另一方連接，上述第4晶體管的柵極被輸入上述電平變換信號， 從上述第4晶體管和上述電阻的連接點輸出上述反轉(zhuǎn)信號。
13.根據(jù)權(quán)利要求8或9所述的緩沖器，其特征在于上述反轉(zhuǎn)信號生成部具備第4晶體管和柵極與漏極相互連接的第5晶體管， 上述第4晶體管的柵極被輸入上述輸入信號， 上述第4晶體管與上述第5晶體管相互串聯(lián)連接，上述第4晶體管的源極與上述反轉(zhuǎn)信號生成部的高電源和低電源中的一方連接，上述第5晶體管的漏極與上述反轉(zhuǎn)信號生成部的高電源和低電源中的另一方連接， 上述第4晶體管的柵極被輸入上述電平變換信號， 從上述第4晶體管和上述第5晶體管的連接點輸出上述反轉(zhuǎn)信號。
14.根據(jù)權(quán)利要求8或9所述的緩沖器，其特征在于 上述反轉(zhuǎn)信號生成部具備第4晶體管；和第5晶體管群，其相對于柵極與漏極相互連接的連接成二極管的晶體管，由其它1個以 上的晶體管與上述連接成二極管的晶體管的源極側(cè)級聯(lián)連接而成，上述其它1個以上的晶體管的各柵極與上述連接成二極管的晶體管的柵極連接， 上述第4晶體管的柵極被輸入上述輸入信號，上述第4晶體管和上述第5晶體管群在上述第5晶體管群的成為源極的一側(cè)的一端相 互串聯(lián)連接，上述第4晶體管的源極與上述反轉(zhuǎn)信號生成部的高電源和低電源中的一方連接，上述 連接成二極管的晶體管的漏極與上述反轉(zhuǎn)信號生成部的高電源和低電源中的另一方連接， 上述第4晶體管的柵極被輸入上述電平變換信號， 從上述第4晶體管和上述第5晶體管群的連接點輸出上述反轉(zhuǎn)信號。
15.根據(jù)權(quán)利要求8 14中的任一項所述的緩沖器，其特征在于上述輸入信號電平變換部具備分別包括晶體管的第1電平變換部晶體管、第2電平變 換部晶體管、第3電平變換部晶體管、第4電平變換部晶體管以及第5電平變換部晶體管； 和包括電容的第1電平變換部電容和第2電平變換部電容，上述第2電平變換部晶體管與上述第3電平變換部晶體管串聯(lián)連接， 上述第1電平變換部晶體管的柵極與漏極相互連接，上述第1電平變換部晶體管的源極與上述第2電平變換部晶體管的柵極連接， 上述第1電平變換部電容連接在上述第1電平變換部晶體管的源極與上述第2電平變 換部晶體管和上述第3電平變換部晶體管的連接點之間，上述第2電平變換部電容的一端與上述第2電平變換部晶體管和上述第3電平變換部 晶體管的連接點連接，上述第4電平變換部晶體管的漏極和柵極與上述第2電平變換部電容的另一端連接， 上述第5電平變換部晶體管的漏極與上述第2電平變換部電容的另一端連接， 上述第1電平變換部晶體管的漏極和上述第2電平變換部晶體管的漏極與上述反轉(zhuǎn)信 號生成部的高電源和低電源中的一方連接，上述第3電平變換部晶體管的源極、上述第4電平變換部晶體管的源極以及上述第5 電平變換部晶體管的源極與上述反轉(zhuǎn)信號生成部的高電源和低電源中的另一方連接， 上述第3電平變換部晶體管的柵極被輸入上述輸入信號，上述第5電平變換部晶體管的柵極能夠輸入將上述第5電平變換部晶體管在導(dǎo)通狀態(tài) 和截止?fàn)顟B(tài)之間進(jìn)行切換的信號，從上述第2電平變換部電容的另一端輸出上述電平變換信號。
16.根據(jù)權(quán)利要求1 15中的任一項所述的緩沖器，其特征在于 第3電容與上述第2串聯(lián)電路的上述2個晶體管彼此的連接點連接。
17.一種緩沖器，其特征在于 具備第1緩沖器，其是權(quán)利要求1 16中的任一項所述的緩沖器；和 第2緩沖器，其至少具有如下結(jié)構(gòu)對上述第1緩沖器的上述第2串聯(lián)電路中的輸入上 述輸入信號的上述晶體管的柵極，被輸入上述第1緩沖器的上述輸出信號來代替上述輸入信號。
18.一種顯示裝置，其特征在于具備權(quán)利要求1 17中的任一項所述的緩沖器。
19.根據(jù)權(quán)利要求18所述的顯示裝置，其特征在于 源極驅(qū)動器的輸出電路具備上述緩沖器。
20.根據(jù)權(quán)利要求18或19所述的顯示裝置，其特征在于 柵極驅(qū)動器的輸出電路具備上述緩沖器。
21.根據(jù)權(quán)利要求18 20中的任一項所述的顯示裝置，其特征在于生成提供給源極驅(qū)動器和柵極驅(qū)動器的信號的電路中所包含的逆變器具備上述緩沖ο
22.根據(jù)權(quán)利要求18 21中任一項所述的顯示裝置，其特征在于生成提供給源極驅(qū)動器和柵極驅(qū)動器供給的信號的電路中所包含的電平移位電路具 備上述緩沖器。
全文摘要
具備緩沖器部(32)，其具有包括相互串聯(lián)連接的n溝道型的2個晶體管(4、6)的第1串聯(lián)電路、包括相互串聯(lián)連接的n溝道型的2個晶體管(5、7)的第2串聯(lián)電路以及電容(101)；和反轉(zhuǎn)信號生成部(31)，其僅采用n溝道型的溝道極性的晶體管(1～3)構(gòu)成，生成輸入信號的反轉(zhuǎn)信號，輸入信號輸入到晶體管(6)的柵極和晶體管(7)的柵極，由反轉(zhuǎn)信號生成部(31)生成的反轉(zhuǎn)信號輸入到晶體管(4)的柵極，從第2串聯(lián)電路的2個晶體管彼此的連接點(OUT)輸出輸出信號，由此實現(xiàn)包括單極性溝道晶體管、能夠抑制消耗電流并且加大負(fù)載的驅(qū)動能力的單相輸入的緩沖器。
文檔編號H03K19/0175GK101868919SQ20088011673
公開日2010年10月20日 申請日期2008年8月19日 優(yōu)先權(quán)日2007年12月20日
發(fā)明者業(yè)天誠二郎, 佐佐木寧, 山本悅雄, 村上祐一郎, 清水新策 申請人:夏普株式會社