專利名稱：偏壓電路和具有該偏壓電路的半導(dǎo)體集成電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及使用了多輸出運(yùn)算放大器的偏壓電路，該多輸出運(yùn) 算放大器向通過(guò)電容耦合從外部輸入多個(gè)模擬信號(hào)的模擬電路的多 個(gè)輸入端子供給所需要的偏置電壓。
背景技術(shù)：
使用了多輸出運(yùn)算放大器的偏壓電路被用于例如將來(lái)自高頻信 號(hào)處理電路等的模擬信號(hào)處理電路的多個(gè)模擬信號(hào)通過(guò)各電容輸入
到例如A/D轉(zhuǎn)換器等的模擬信號(hào)處理電路的系統(tǒng)或半導(dǎo)體集成電路。
這樣的系統(tǒng)或半導(dǎo)體集成電路中，從高頻信號(hào)處理電路等的模 擬信號(hào)處理電路輸出的多個(gè)模擬信號(hào)的信號(hào)地線(signal ground )大 多相互不同。因此，在進(jìn)行多個(gè)模擬信號(hào)的收發(fā)的兩個(gè)模擬信號(hào)處 理電路之間插入電容，將多個(gè)模擬信號(hào)的信號(hào)地線電切斷，并且通 過(guò)使用'了多輸出運(yùn)算放大器的偏壓電路來(lái)公叢地供給該信號(hào)地線。
現(xiàn)在，半導(dǎo)體集成電路所要求的系統(tǒng)日趨大規(guī)模化、高速化、 低功耗小面積化，伴隨于此，必須在電容耦合的兩個(gè)模擬信號(hào)處理 電路之間傳輸多個(gè)模擬信號(hào)的情況激增，使用了多輸出運(yùn)算放大器 的偏壓電路被使用的機(jī)會(huì)也急劇增加。
以下，說(shuō)明使用了多輸出運(yùn)算放大器的偏壓電路的現(xiàn)有結(jié)構(gòu)。
使用圖9說(shuō)明第一現(xiàn)有技術(shù)。結(jié)構(gòu)如下當(dāng)從模擬信號(hào)輸出電 路ANA1將多個(gè)即N個(gè)模擬信號(hào)通過(guò)各電容C輸入模擬信號(hào)處理電 路ANA2時(shí)，將需要輸入偏置電壓的端子的數(shù)量為N個(gè)的運(yùn)算放大 器OpASl、 OpAS2 OpASn作為電壓輸出器，向各電壓輸出器的輸 入端子VIP1、 VIP2-VIPn輸入信號(hào)地線(以下，稱為SG)等所希望的偏置電壓VIr，并且從輸出端子VOpl、 VOp2~ VOpn通過(guò)電阻 R向上述模擬信號(hào)處理電^各ANA2的各輸入端子IN1、 IN2 INn供 給上述偏置電壓VIr。
接著，使用圖IO說(shuō)明第二現(xiàn)有技術(shù)。在圖10中，將一個(gè)運(yùn)算 放大器OpAS作為電壓輸出器，向電壓輸出器的輸入端子VIP輸入 所希望的偏置電壓VIr,將上述運(yùn)算放大器OpAS的輸出端子VOp 通過(guò)多個(gè)電阻R與偏壓電路Bias的多個(gè)輸出端子VOl ~ VOn相連 接，將這些輸出端子VOl ~ VOn分別與模擬信號(hào)處理電路ANA2的 多個(gè)輸入端子INI ~ INn相連接，將上述SG等的偏置電壓VIr提供 給各輸入端子INI ~ INn。
接著，使用圖ll說(shuō)明第三現(xiàn)有技術(shù)。該現(xiàn)有技術(shù)是專利文獻(xiàn)1 所述的技術(shù)。在圖11中，構(gòu)成由一個(gè)差動(dòng)》文大電路OpAS和多個(gè)輸 出力文大電路OAl、 OA2 OAn組成的系統(tǒng)AmpM，將輸入到該系統(tǒng) 的信號(hào)、即偏置電壓提供給上述模擬信號(hào)處理電路ANA2的各輸入 端子INl INn。該系統(tǒng)的結(jié)構(gòu)如下向上述差動(dòng)放大電路OpAS的 非反相輸入端子VIP輸入上述偏置電壓VIr,將上述差動(dòng)i文大電路 Op AS的輸出端子VOp與上述多個(gè)輸出放大電路O A1 ~ 0 An的多個(gè) 輸入端子連接，上述多個(gè)輸出放大電路OAl OAn的各輸出端子 VOpl、 VOp2」VOpn與上述差動(dòng)放大電3各OpAS的k相輸入端子 VIM通過(guò)反饋電阻Rf而連接，并且通過(guò)基準(zhǔn)電阻Rs連接上述差動(dòng) 放大電路OpAS的反相輸入端子VIM與基底電壓(接地電壓)。因 此，該系統(tǒng)中，構(gòu)成輸入端子公用且具有多個(gè)輸出的非反相放大電 路，該非反相放大電路的增益由反饋電阻Rf與基準(zhǔn)電阻Rs之比確 定。
專利文獻(xiàn)1:日本特開(kāi)平7- 202589號(hào)公報(bào)

發(fā)明內(nèi)容
但是，上述圖9的第一現(xiàn)有技術(shù)中，使用了多個(gè)電壓輸出器的 偏壓電路中使用了多個(gè)上述運(yùn)算放大器。因此具有以下缺點(diǎn)當(dāng)連
6接該偏壓電路的下 一 級(jí)的模擬信號(hào)處理電路是輸入端子數(shù)較多的電 路時(shí)，需要的電壓輸出器、即運(yùn)算放大器的個(gè)數(shù)增多，功耗和面積 增大，并且上述模擬信號(hào)處理電路的各輸入端子間的偏移與該輸入 端子數(shù)成比例地增大，要滿足系統(tǒng)要求的各輸入端子間的偏移電壓 的容許量，需要將偏移電壓限制得極小。偏壓電路的面積和功耗與 模擬信號(hào)處理電路的各輸入端子間的偏移電壓是二律相悖的關(guān)系， 若使內(nèi)置于運(yùn)算放大器的差動(dòng)放大電路的輸入晶體管對(duì)的面積或運(yùn) 算放大器的增益增大，則能降低模擬信號(hào)處理電路的各輸入端子間 的偏移，而這一想法會(huì)產(chǎn)生導(dǎo)致偏壓電路的面積或功耗的增大的缺 點(diǎn)。
另一方面，上述圖10的第二現(xiàn)有技術(shù)中，因?yàn)槭菍⒃撘粋€(gè)運(yùn)算
放大器作為電壓輸出器的偏壓電路，即使下一級(jí)的模擬信號(hào)處理電 路是輸入端子數(shù)較多的電路，也不需要如上述第一現(xiàn)有技術(shù)那樣增 加運(yùn)算放大器的個(gè)數(shù)，不會(huì)導(dǎo)致上述模擬信號(hào)處理電路的各輸入端 子間的偏移的增大，但由于模擬信號(hào)處理電路的各輸入端子間通過(guò)
電阻R與一個(gè)輸出端子VOp相連接，因此當(dāng)傳輸?shù)缴鲜瞿M信號(hào)處 理電路的各輸入端子的信號(hào)之間電壓彼此不同時(shí)，具有不可避免輸 入到某一輸入端子的信號(hào)通過(guò)上述輸出端子VOp與其他輸入端子發(fā) 生干擾這樣的相互干擾'的缺點(diǎn)。作為降低該輸入端子間的相主干擾 的結(jié)構(gòu)，考慮使運(yùn)算放大器的輸出側(cè)所連接的多個(gè)電阻R的電阻值 增大，但該想法會(huì)產(chǎn)生偏壓電路的面積增大的缺點(diǎn)。另外，在該第 二現(xiàn)有技術(shù)中，還具有如下缺點(diǎn)當(dāng)模擬信號(hào)處理電路的輸入端子 數(shù)增多時(shí)，在需要的一個(gè)電壓輸出器(即， 一個(gè)運(yùn)算放大器)的輸 出端子上連接的電阻R的個(gè)數(shù)增大，從而輸出負(fù)載增大，因此該運(yùn) 算放大器的輸出放大電路的功耗和面積增大。
另外，上述圖11的第三現(xiàn)有技術(shù)與上述第二現(xiàn)有技術(shù)同樣，是 將該 一個(gè)運(yùn)算放大器作為電壓輸出器的偏壓電路，因此導(dǎo)致模擬信 號(hào)處理電路的各輸入端子間的偏移增大，但由于在差動(dòng)放大電路 OpAS的反相輸入端子VIM上分別通過(guò)電阻R連接有多個(gè)輸出方文大電路0A1、 OA2 OAn的輸出側(cè)，因此具有不可避免由輸入傳輸?shù)?模擬信號(hào)處理電路的各輸入端子間IN1、 IN2 INn的信號(hào)間電壓不 同而引起的相互干擾的缺點(diǎn)。另外，該第三現(xiàn)有技術(shù)與上述第二現(xiàn) 有技術(shù)同樣，還具有如下缺點(diǎn)當(dāng)模擬信號(hào)處理電路的輸入端子數(shù) 增多時(shí)， 一個(gè)運(yùn)算放大器的輸出負(fù)載增大，因此該運(yùn)算放大器的輸 出放大電路的功耗和面積將會(huì)增大。
本發(fā)明著眼于上述技術(shù)課題，其目的在于提供一種偏壓電路， 其基本采用與上述第二現(xiàn)有技術(shù)和第三現(xiàn)有技術(shù)同樣的將一個(gè)運(yùn)算
放大器作為電壓輸出器的偏壓電路，通過(guò)采取對(duì)策使得不會(huì)導(dǎo)致模 擬信號(hào)處理電路的各輸入端子間的偏移增大，并且能夠不產(chǎn)生偏壓 電路的面積和功耗的增大，能夠防止模擬信號(hào)處理電路的各輸入端 子間的相互干^6。
為了達(dá)到上述目的，在本發(fā)明中，采用將由差動(dòng)放大電路和輸 出放大電路構(gòu)成的一個(gè)運(yùn)算放大器用作電壓輸出器的偏壓電路，并 且設(shè)置與上述運(yùn)算放大器的輸出放大電路結(jié)構(gòu)相同的兩個(gè)以上的輸 出放大電路，由這些輸出放大電路和上述一個(gè)運(yùn)算放大器的差動(dòng)放 大電路構(gòu)成共用該差動(dòng)放大電路的多個(gè)運(yùn)算放大器，將這些輸出放 大電路的輸出端子作為與模擬信號(hào)處理電路的輸入電路連接的端 子。
具體而言，本發(fā)明的偏壓電路是從多個(gè)輸出端子輸出同一偏置 電壓的偏壓電路，包括運(yùn)算放大器和多個(gè)CMOS輸出放大電路，上 述運(yùn)算放大器具有差動(dòng)放大電路、以及由第一晶體管和柵極被施加 上述差動(dòng)放大電路的輸出電壓的第二晶體管構(gòu)成的內(nèi)置CMOS輸出 放大電路，上述CMOS輸出放大電路與上述內(nèi)置CMOS輸出放大電 路結(jié)構(gòu)相同，由第三和第四晶體管構(gòu)成，上述運(yùn)算放大器的差動(dòng)放 大電路中，非反相輸入端子被輸入恒定電壓，上述運(yùn)算放大器的內(nèi) 置CMOS輸出放大電路的輸出被反饋至反相輸入端子，上述內(nèi)置 CMOS輸出放大電路與上述多個(gè)CMOS輸出力丈大電路并聯(lián)連4矣，上 述多個(gè)CMOS輸出放大電路的第三晶體管的柵極分別與上述內(nèi)置cmos輸出放大電路的第一晶體管的柵極相連接，并且上述多個(gè) cmos輸出放大電^各的第四晶體管的柵極分別與上述內(nèi)置cmos輸 出放大電路的第二晶體管的柵極相連接，上述多個(gè)cmos輸出放大 電路的上述第三和第四晶體管的漏極連接點(diǎn)與上述多個(gè)輸出端子相連接。
本發(fā)明在上述偏壓電路中特征在于，上述內(nèi)置cmos輸出放大 電路的上述第 一和第二晶體管的漏極連接點(diǎn)與上述多個(gè)輸出端子中 未連接上述多個(gè)cmos輸出放大電路的輸出端子相連接。
本發(fā)明在上述偏壓電路中特征在于，上述多個(gè)cmos舉ir出方文大
電路中的至少一個(gè)具有能夠?qū)淖约旱腸mos輸出放大電路輸出的 電流進(jìn)行可變調(diào)整的輸出電流調(diào)整電路，根據(jù)在上述自己的cmos 輸出放大電路所連接的輸出端子上傳輸?shù)男盘?hào)的頻率來(lái)控制上述輸 出電流調(diào)整電^各的工作。
本發(fā)明在上述偏壓電路中特征在于，上述多個(gè)cmos輸出放大 電路中的至少一個(gè)具有使自己的cmos輸出放大電路啟動(dòng)和停止的 啟動(dòng)/停止控制電路。
本發(fā)明在上述偏壓電路中特征在于，上述多個(gè)輸出端子與模擬 信號(hào)處理電路的輸入電路相連接，上述啟動(dòng)/停止控制電路具有停 芷狀態(tài)設(shè)定電路，該停止?fàn)顟B(tài)設(shè)定電路在停止自己的cmos輸出放 大電路時(shí)，將該自己的cmos輸出放大電路的停止?fàn)顟B(tài)設(shè)定為不會(huì) 產(chǎn)生上述輸入電路的老化的停止?fàn)顟B(tài)。
本發(fā)明在上述偏壓電路中特征在于，上述運(yùn)算放大器的內(nèi)置 cmos輸出放大電路和上述多個(gè)cmos輸出放大電路分別為其輸 出端子與其輸入端子通過(guò)反饋電路相連接。
本發(fā)明在上述偏壓電路中特征在于，上述運(yùn)算放大器的內(nèi)置 cmos輸出放大電路和上述多個(gè)cmos輸出放大電路分別為其輸 入端子與基底電壓通過(guò)反饋電路相連接。
本發(fā)明在上述偏壓電路中特征在于，上述運(yùn)算放大器的內(nèi)置 cmos輸出放大電路和上述多個(gè)cmos輸出放大電路，其輸入端子與電源電壓通過(guò)反饋電路相連接。
本發(fā)明在上述偏壓電路中特征在于，上述運(yùn)算放大器的差動(dòng)放
大電路和上述多個(gè)CMOS輸出》文大電路，分別由該差動(dòng);改大電^各和 上述多個(gè)CMOS輸出放大電路的每一個(gè)形成2級(jí)i欠大型的1個(gè)的運(yùn)
算放大器。
本發(fā)明的半導(dǎo)體集成電路的特征在于，包括上述偏壓電路； 模擬信號(hào)處理電路，具有連接在上述偏壓電路的后級(jí)并從上述偏壓 電路的上述多個(gè)輸出端子接收偏置電壓的輸入電路；以及模擬信號(hào) 輸出電路，其通過(guò)多個(gè)電容向上述模擬信號(hào)處理電路輸出多個(gè)模擬信號(hào)。
通過(guò)以上結(jié)構(gòu)，本發(fā)明由于共用一個(gè)差動(dòng)放大電路，因此能夠 有效地抑制下 一 級(jí)連接的模擬信號(hào)處理電路的各輸入端子之間產(chǎn)生 的信號(hào)地線等的偏置電壓的偏移增大。并且，多個(gè)輸出放大電路的 輸出側(cè)與上述下 一 級(jí)模擬信號(hào)處理電路的各輸入端子連接來(lái)供給偏 置電壓，因此該各輸入端子相互不是電連接而是獨(dú)立的，從而能夠 避免上述下一級(jí)模擬信號(hào)處理電路的各輸入端子間的信號(hào)干擾。并 且，在作為下一級(jí)電路連接輸入端子數(shù)較多的模擬信號(hào)處理電路時(shí)， 偏壓電路的輸出放大電路的個(gè)數(shù)也隨著該輸入端子數(shù)而增加，這些 輸出放大黽路的輸出端子與上述下 一 級(jí)模擬信號(hào)'處理電路的各輸入 端子相連接，因此各輸出放大電路的輸出負(fù)載在各輸出放大電路間 均勻而不會(huì)增大。
如上所述，根據(jù)本發(fā)明的偏壓電路得到如下效果不會(huì)導(dǎo)致下 一級(jí)連接的模擬信號(hào)處理電路的各輸入端子間的偏移增大，并且不 會(huì)產(chǎn)生偏壓電路的面積和功耗的增大，能夠有效防止上述模擬信號(hào) 處理電路的各輸入端子間的相互干擾。


圖1是表示本發(fā)明第一實(shí)施方式的偏壓電路的結(jié)構(gòu)的圖。 圖2是表示本發(fā)明第二實(shí)施方式的偏壓電路的結(jié)構(gòu)的圖。
10圖3是表示本發(fā)明第三實(shí)施方式的偏壓電路的結(jié)構(gòu)的圖。
圖4是表示本發(fā)明第四實(shí)施方式的偏壓電路的結(jié)構(gòu)的圖。 圖5是表示本發(fā)明第五實(shí)施方式的偏壓電路的結(jié)構(gòu)的圖。 圖6是表示本發(fā)明第六實(shí)施方式的偏壓電路的結(jié)構(gòu)的圖。 圖7是表示本發(fā)明第七實(shí)施方式的偏壓電路的結(jié)構(gòu)的圖。 圖8是表示本發(fā)明第八實(shí)施方式的偏壓電路的結(jié)構(gòu)的圖。 圖9是表示以往的偏壓電路的一例的圖。 圖IO是表示以往的偏壓電路的另一例的圖。 圖11是表示以往的偏壓電路的又一例的圖。
標(biāo)號(hào)說(shuō)明
INl INn 輸入端子
VIr 所希望的偏置電壓
VOl ~ Von 偏壓電路的輸出端子
C 電容
DA 差動(dòng);改大電贈(zèng)-
0A1 第一 CMOS輸出放大電路(內(nèi)置CMOS輸出放
大電路)
OA2 ~ OAn CMOS #T出ii大電^各 OpAS '單一輸出運(yùn)算放大器
OpA 多輸出運(yùn)算放大器
Rf, Rs 反饋電阻，基準(zhǔn)電阻
OAnt 調(diào)整用輸出力文大電路
SWt 開(kāi)關(guān)
SWpt 開(kāi)關(guān)
SWnt 開(kāi)關(guān)
S Wpc 開(kāi)關(guān)
SWnc 開(kāi)關(guān)
Csl Csn 相位補(bǔ)償電容
AB 差動(dòng)方丈大電^各和輸出》文大電路用的偏壓電^各CAC 輸出電流調(diào)整電路
SSC 啟動(dòng)/停止控制電路
TDS 停止?fàn)顟B(tài)i殳定電路
Z 相位補(bǔ)償電路
具體實(shí)施例方式
(實(shí)施方式1 )
用圖1說(shuō)明本發(fā)明第一實(shí)施方式的偏壓電路。
在圖1中，將多個(gè)(N- 1個(gè))輸入端子需要的所希望的偏置電 壓VIr施加于運(yùn)算放大器Op AS內(nèi)的差動(dòng)放大電路DA的非反相輸入 端子VIP。上述所希望的偏置電壓VIr由未圖示的恒壓源等產(chǎn)生，該 恒壓源由供給包含帶隙基準(zhǔn)(bandgap reference )的恒定電壓的電^各 構(gòu)成。上述運(yùn)算放大器OpAS的CMOS輸出放大電路即第一 CMOS 輸出放大電路(內(nèi)置CMOS輸出放大電路)OAl的輸出被反饋至上 述運(yùn)算放大器OpAS的差動(dòng)放大電路DA的反相輸入端子VIM,從 而構(gòu)成電壓輸出器。
構(gòu)成上述第一 CMOS輸出放大電路OAl的第一晶體管Trl和第 二晶體管Tr2與構(gòu)成相當(dāng)于上述運(yùn)算放大器OpAS的CMOS輸出放 大電路的第二 CMOS輸出放大電路OA2的第3第三晶體管Tr3和第 4第四晶體管Tr4并聯(lián)連接，上述第3第三晶體管Tr3的柵極與上述 第一晶體管Trl的柵極連接，并且上述第4第四晶體管Tr4的柵極 與上述第二晶體管Tr2的柵極相連接。
并且，與上述第二 CMOS輸出放大電路OA2結(jié)構(gòu)相同的多個(gè) CMOS輸出放大電路OA3 ~ OAn,與上述第二 CMOS輸出放大電路 OA2同樣，與上述第一 CMOS輸出放大電路OAl并聯(lián)連接。
在上述各CMOS輸出放大電3各OAl ~OAn中，從偏壓電路AB 向p型晶體管Trl、 Tr3的各柵極供給使這些晶體管導(dǎo)通而工作的偏 置電壓vbp。另外，上述各CMOS輸出放大電路OAl OAn的n型 晶體管Tr2、 Tr4的各柵招j皮施加上述差動(dòng)放大電^各DA的輸出電壓voda。
上述第二 ~第nCMOS輸出放大電路OA2 ~OAn中，從第三晶 體管Tr3和第四晶體管Tr4的漏極連接點(diǎn)VOp2 ~ VOpn通過(guò)各電阻 R向需要供給偏置電壓的模擬信號(hào)處理電路ANA2的輸入端子INI ~ INn- 1供給上述偏置電壓VIr。
由上述差動(dòng)》文大'電路DA和上述第一 CMOS輸出》文大電^各OA1 構(gòu)成2級(jí)放大型的1個(gè)差動(dòng)輸入單輸出型運(yùn)算放大器OpAS,由上述 差動(dòng)放大電路DA和上述第二 CMOS輸出放大電路OA2構(gòu)成2級(jí)放 大型的另1個(gè)差動(dòng)輸入單輸出型運(yùn)算放大器。由上述差動(dòng)放大電路 DA和上述第二 ~第nCMOS輸出放大電路OA2 OAn也分別構(gòu)成共 用差動(dòng)放大電路DA的2級(jí)放大型的另1個(gè)差動(dòng)輸入單輸出型運(yùn)算 放大器。并且，由上述差動(dòng)放大電路DA和上述第一 第nCMOS輸 出放大電路OAl OAn構(gòu)成差動(dòng)輸入多輸出型運(yùn)算放大器OpAM。
本偏壓電路Bias中，由上述差動(dòng)放大電路DA和上述第一 CMOS 輸出放大電路OAl構(gòu)成電壓輸出器，將由該電壓輸出器所生成的偏 置電壓voda輸入到CMOS輸出放大電路OA2 OAn,由此，能夠進(jìn) 行與第一COMS輸出放大電路OAl相同的工作，即、從上述CMOS 輸出放大電路OA2 OAn的輸出端子VOp2 VOpn得到與第一 CMOS輸出放大電路OAl的輸出偏'置電壓相同的電壓，而不會(huì)受到 其他偏置電壓輸出系統(tǒng)的干擾、即從輸出端子VOPx (x是其他輸出 系統(tǒng)的輸出端子)到模擬信號(hào)處理電^各ANA2的對(duì)應(yīng)輸入端子INx 之間的模擬信號(hào)的傳輸所帶來(lái)的影響。 (實(shí)施方式2 )
接著，說(shuō)明本發(fā)明的第二實(shí)施方式。
圖2表示本實(shí)施方式的偏壓電路。上述第一實(shí)施方式中，僅僅 是使構(gòu)成電壓輸出器的第一 CMOS輸出放大電路OA1的輸出端子 VOpl反饋至差動(dòng)放大器DA的反相輸入端子VIM的結(jié)構(gòu)，而本實(shí) 施方式是如下結(jié)構(gòu)使該第一 CMOS輸出放大電路OAl的輸出端子 VOpl反饋至差動(dòng)放大器DA的反相輸入端子VIM,并且與模擬信號(hào)
13處理電路ANA2的1個(gè)輸入端子(圖2中為IN1 )連接，從而向該 輸入端子IN1供給偏置電壓。
因此，本實(shí)施方式與上述第一實(shí)施方式相比，能實(shí)現(xiàn)與1個(gè) CMOS輸出》文大電路相應(yīng)的^f氐功彿毛化和小面積化。
(實(shí)施方式3 )
接著，說(shuō)明本發(fā)明的第三實(shí)施方式。
圖3表示本發(fā)明的偏壓電路。在圖3中，第n個(gè)CMOS輸出放 大電路OAn具有與CM0S輸出放大電路0A1 ~ OAn - 1結(jié)構(gòu)相同的 基本放大電路OAnO,并且還具有輸出電流調(diào)整電^各CAC,該輸出 電流調(diào)整電路CAC包括與該基本放大電路0AnO結(jié)構(gòu)相同的輸出電 流調(diào)整用》文大電^各OAnt以及控制該輸出電流調(diào)整用》文大電路OAnt 的工作和停止的兩個(gè)開(kāi)關(guān)SWtn、 SWtp。
上述輸出電流調(diào)整電路CAC,在向模擬信號(hào)處理電路ANA2的 對(duì)應(yīng)的輸入端子(圖3中是輸入端子INn)輸入的模擬信號(hào)的頻率較 高時(shí)，利用控制信號(hào)VIt控制兩個(gè)開(kāi)關(guān)SWtn、 SWtp而^f吏輸出電流調(diào) 整用放大電路OAnt與基本放大電路OAnO同樣地工作，從而將輸出 電流的值調(diào)整為基本力文大電^各OAnO中流過(guò)的電流4直的2倍。由該 第n個(gè)CMOS輸出放大電路OAn和上述運(yùn)算放大器OpAS的差動(dòng)放 大器bA構(gòu)成2級(jí)放大型的一個(gè)運(yùn)算放大器。'
即，當(dāng)傳輸?shù)礁鬏斎攵俗覫NI ~INn的模擬信號(hào)的頻率彼此不同 時(shí)，該頻率越高、電壓變化越快，所以需要對(duì)要流入對(duì)應(yīng)輸入端子 的電流值快速地進(jìn)行可變控制，從而將偏置電壓調(diào)整為始終恒定， 因此，根據(jù)該必要性來(lái)設(shè)置調(diào)整用輸出放大電路OAnt。
本實(shí)施方式的偏壓電路中，僅設(shè)置一個(gè)圖3所示的調(diào)整用輸出 放大電路OAnt,將CMOS輸出放大電路OAn流出的電流可變調(diào)整 為l倍和2倍，但當(dāng)然也可以準(zhǔn)備多個(gè)調(diào)整用輸出放大電路OAnt, 以任意的調(diào)整幅度對(duì)這些調(diào)整用輸出放大電路進(jìn)行數(shù)字控制，即、 利用多位長(zhǎng)度的數(shù)字信號(hào)對(duì)開(kāi)關(guān)SWtn、 SWtp進(jìn)行ON、 OFF控制， 使多個(gè)調(diào)整用輸出放大電路O An t工作或停止，從而高精度多級(jí)地調(diào)整需要的電流值。
代替上述的準(zhǔn)備多個(gè)調(diào)整用輸出放大電路，也可以準(zhǔn)備改變了 晶體管尺寸的調(diào)整用輸出放大電路。此時(shí)的控制方法與準(zhǔn)備多個(gè)調(diào) 整用輸出放大電路的情況相同。 (實(shí)施方式4)
圖4表示本發(fā)明的偏壓電路。本實(shí)施方式中，當(dāng)有模擬信號(hào)處 理電^各ANA2的多個(gè)輸入端子INI ~ INn中的某個(gè)輸入端子在預(yù)定的 特定期間不被輸入模擬信號(hào)的工作模式時(shí)，采取對(duì)策使得在沒(méi)有該 信號(hào)輸入的特定期間，停止對(duì)這些輸入端子供給偏置電壓。
即，將多個(gè)CMOS輸出放大電路OAl ~OAn中的任意一個(gè)(圖 4中為OAn)做成帶啟動(dòng)/停止功能的CMOS輸出放大電路OAn， 其具有能夠單獨(dú)地啟動(dòng)和停止的功能。
上述帶啟動(dòng)/停止功能的CMOS輸出放大電路OAn具有與 CMOS輸出放大電路OAl-OAn- 1結(jié)構(gòu)相同的基本方文大電^各 OAnO,并且還具有啟動(dòng)/停止控制電路SSC,該啟動(dòng)/停止控制電 路SSC包括控制該基本放大電路OAn0的啟動(dòng)和停止的兩個(gè)開(kāi)關(guān) SWpc、 SWnc。在上述啟動(dòng)/停止控制電路SSC中， 一個(gè)開(kāi)關(guān)SWpc 是停止對(duì)基本放大電路OAn0的PMOS晶體管的柵極供給偏置電壓 vbp、且通過(guò)南該柵極供給電源電壓來(lái)進(jìn)行OFF控制的開(kāi)關(guān)。另一開(kāi) 關(guān)SWcn是停止對(duì)基本放大電路OAn0的NMOS晶體管的柵極供給 電壓voda、且通過(guò)向該柵極供給接地電壓來(lái)進(jìn)行OFF控制的開(kāi)關(guān)。 上述兩開(kāi)關(guān)SWpc、 SWnc由控制信號(hào)VIc所控制。
由上述帶啟動(dòng)/停止功能的CMOS輸出放大電路OAn和上述運(yùn) 算放大器OpAS的差動(dòng)放大器DA構(gòu)成2級(jí)放大型的一個(gè)運(yùn)算放大 器。
在本實(shí)施方式中，僅配置了一個(gè)帶啟動(dòng)/停止功能的CMOS輸 出放大電路OAn，但也可以根據(jù)模擬信號(hào)處理電路ANA2的工作模 式配置多個(gè)CMOS輸出放大電路OA1 ~ OAn的全部或一部分，并且 將上述控制信號(hào)VIc設(shè)為多位長(zhǎng)度的數(shù)字信號(hào)，利用該控制信號(hào)VIc對(duì)多個(gè)CMOS輸出放大電路內(nèi)的兩個(gè)開(kāi)關(guān)SWpc、 SWnc單獨(dú)地進(jìn)行 ON、 OFF控制，從而控制成僅停止在特定期間模擬信號(hào)處理電路 ANA2中不被輸入模擬信號(hào)的輸入端子所對(duì)應(yīng)的CMOS輸出放大電路。
(實(shí)施方式5 )
接著，說(shuō)明本發(fā)明的第五實(shí)施方式。 ，
圖5表示本實(shí)施方式的偏壓電路。本實(shí)施方式中，在如上述第 四實(shí)施方式那樣設(shè)置了帶啟動(dòng)/停止功能的CMOS輸出放大電路 OAn的情況下，釆取對(duì)策使得不會(huì)發(fā)生下一級(jí)連接的模擬信號(hào)處理 電路ANA2的對(duì)應(yīng)輸入端子INn上所連接的輸入電路(未圖示)的 老化(例如構(gòu)成輸入電路的晶體管的閾值電壓的老化等)。
即，本實(shí)施方式如圖5所示，帶啟動(dòng)/停止功能的CMOS輸出 放大電^各OAn具有與第四實(shí)施方式相同的啟動(dòng)/停止控制電^各 SSC,該啟動(dòng)/停止控制電路SSC具有對(duì)上述第四實(shí)施方式(圖4) 的開(kāi)關(guān)SWpc進(jìn)行改良后的開(kāi)關(guān)SWpco、以及與圖4的開(kāi)關(guān)SWnc 結(jié)構(gòu)相同的開(kāi)關(guān)SWnc。上述改良后的開(kāi)關(guān)SWpco在接收控制信號(hào) VIc后通過(guò)向基本放大電路OAn0的PMOS晶體管的柵極供給電源電 壓來(lái)進(jìn)行OFF控制時(shí)，同時(shí)從輸出端子VOpn向模擬信號(hào)處理電路 ANA2的對(duì)應(yīng)輸入端手INn供給電源電壓。由上述改良后的開(kāi)關(guān) SWpco構(gòu)成了停止?fàn)顟B(tài)設(shè)定電路TDS,該停止?fàn)顟B(tài)設(shè)定電路TDS將 自己的CMOS輸出放大電路OAn停止?fàn)顟B(tài)設(shè)定為不會(huì)產(chǎn)生上述輸入 電路老化的停止?fàn)顟B(tài)。
因此，在本偏壓電路Bias的下一級(jí)連接的模擬信號(hào)處理電路 ANA2中，例如在對(duì)應(yīng)輸入端子INn與輸入電路內(nèi)的PMOS晶體管 的柵極連接的結(jié)構(gòu)的情況下，在CMOS輸出放大電路OAn停止而不 流過(guò)該輸出電流(斷電(power down))時(shí)，上述輸入電路內(nèi)的PMOS 晶體管的柵極電壓被固定i殳定為電源電壓，因此不會(huì)發(fā)生該輸入電 路內(nèi)的PMOS晶體管的閾值電壓的老化等。
在對(duì)應(yīng)輸入端子INn與輸入電路內(nèi)的NMOS晶體管的柵極連接的結(jié)構(gòu)的情況下，對(duì)另一開(kāi)關(guān)SWnc進(jìn)行改良，做成將基底電壓(接 地電壓)^是供給與該對(duì)應(yīng)輸入端子INn連接的輸入電^各內(nèi)的NMOS 晶體管的柵極的結(jié)構(gòu)即可。 (實(shí)施方式6)
圖6表示本實(shí)施方式的偏壓電路。
圖6所示的偏壓電路Bias中，上述實(shí)施方式1 5所述的多輸出 運(yùn)算放大器OpAM包括差動(dòng)放大電路DA、第一 ~第nCMOS輸出放 大電路OA1 ~ OAn、生成向上述輸出放大電路OA1 ~ OAn供給的偏 置電壓vbp的偏壓電路AB。
上述第——第nCMOS輸出放大電路OA1 ~ OAn分別具有將它 們的輸出端子VOpl ~ VOpn與輸入端子voda分別連接的反饋電^各 Csl ~ Csn。
上述差動(dòng)放大電路DA是向PMOS晶體管的4冊(cè)極輸入所希望的 偏置電壓VIr的結(jié)構(gòu)，其包括構(gòu)成差動(dòng)對(duì)的PMOS晶體管PD、供給 由上述偏壓電路AB生成的偏置電壓vbp的PMOS晶體管PB1、作 為負(fù)載晶體管的NMOS晶體管NB1。另外，第一 第nCMOS輸出 放大電路OA1 ~OAn包括供給上述偏壓電路AB的偏置電壓vbp的 PMOS晶體管Pl Pn、 4冊(cè)才及;陂施加上述差動(dòng)》文大電路DA的輸出電 壓的NMOS晶體管Nl Nn、在自己的CMOS輸出放大電路的輸入 端子voda與輸出端子VOp 1 ~ VOpn之間連接的反饋電路Cs 1 ~ Csn。
運(yùn)算放大器OpAS的結(jié)構(gòu)可以是如下結(jié)構(gòu)的放大器上述差動(dòng) 放大電路DA是向NMOS晶體管的柵極輸入偏置電壓VIr的結(jié)構(gòu)。 此時(shí)，構(gòu)成第一 ~第nCMOS輸出放大電路OA1 ~ OAn的晶體管的 極性也改變。
(實(shí)施方式7)
圖7表示本實(shí)施方式的偏壓電^各。
本實(shí)施方式的運(yùn)算放大器OpAM具有差動(dòng)放大電路DA,并且 還包括通過(guò)反饋電路Z將輸入端子voda與基底電壓連接起來(lái)的第 一 ~第nCMOS輸出放大電路OAl OAn、以及生成向上述差動(dòng)放大電路DA和上述CMOS輸出放大電路OAl OAn供給的偏置電壓 vbpl、 vbp2、 vbn的偏壓電路AB。
上述差動(dòng)放大電路DA是向NMOS晶體管的柵極輸入所希望的 偏置電壓VIr的結(jié)構(gòu)，其包括構(gòu)成差動(dòng)對(duì)的NMOS晶體管ND、供 給上述偏置電壓vbn的NMOS晶體管NB、在偏置電壓vbpl下工作 的PMOS晶體管PC1、在上述偏置電壓vbp2下工作的負(fù)載用PMOS 晶體管PC2、以及NMOS晶體管NC1。上述3種晶體管PC1、 PC2 和NCI構(gòu)成渥爾曼放大器電路。另外，上述各CMOS輸出放大電路 OA1 ~OAn包括在偏置電壓vbpl下工作的PMOS晶體管Pn、構(gòu)成 源極輸出器電路的PMOS晶體管PBn、連接在自己的CMOS輸出力文 大電路的輸入端子Voda與基底電壓之間的反饋電路Z。 (實(shí)施方式8)
圖8表示本實(shí)施方式的偏壓電路。
本實(shí)施方式的運(yùn)算放大器OpAM包括差動(dòng);故大電路DA,并且 還包括通過(guò)反饋電路Z將輸入端子voda與電源電壓連接起來(lái)的輸出 放大電^各OA1 ~OAn、和生成向上述差動(dòng)》文大電^各DA和上述輸出 放大電路OA1 OAn供給的偏置電壓vbp、 vbnl、 vbn2的偏壓電路 AB。
上述差動(dòng)放大電路DA是向PMOS晶體管的4冊(cè)極輸入所希望的 偏置電壓VIr的結(jié)構(gòu)，其包括構(gòu)成差動(dòng)對(duì)的PMOS晶體管PD、供給 偏置電壓vbp的PMOS晶體管PB、在偏置電壓vbn2下工作的NMOS 晶體管NC2、在偏置電壓vbnl下工作且構(gòu)成負(fù)載晶體管的NMOS 晶體管NC1、以及PMOS晶體管PC1。由上述3種晶體管NC1、NC2 和PCI構(gòu)成渥爾曼放大器電路。另外，上述各CMOS輸出放大電路 OA1 ~ OAn包括在偏置電壓vbn2下工作的NMOS晶體管NBn、構(gòu) 成源極輸出器電路的NMOS晶體管Nn、以及連接在自己的輸出放大 電路的輸入端子Voda與電源電壓之間的反饋電路Z。
工業(yè)上的可利用性
如上所述，根據(jù)本發(fā)明，在將多個(gè)模擬信號(hào)從模擬信號(hào)輸出放大電路通過(guò)各電容輸入到模擬信號(hào)處理電路的情況下，當(dāng)將這些模 擬信號(hào)的信號(hào)地線等的偏置電壓提供給上述模擬信號(hào)處理電路時(shí)， 能不導(dǎo)致上述模擬信號(hào)處理電路的各輸入端子間的偏移增大且不會(huì) 產(chǎn)生面積和功耗的增大而有效地防止上述模擬信號(hào)處理電路的各輸 入端子間的相互干擾，因此，作為產(chǎn)生這樣的偏置電壓的小型化、 低功耗化和高精度化的偏壓電路是有用的。
權(quán)利要求
1.一種偏壓電路，從多個(gè)輸出端子輸出同一偏置電壓，其特征在于，包括運(yùn)算放大器，其具有差動(dòng)放大電路、以及由第一晶體管和柵極被施加上述差動(dòng)放大電路的輸出電壓的第二晶體管構(gòu)成的內(nèi)置CMOS輸出放大電路；和多個(gè)CMOS輸出放大電路，上述CMOS輸出放大電路與上述內(nèi)置CMOS輸出放大電路結(jié)構(gòu)相同，由第三晶體管和第四晶體管構(gòu)成，上述運(yùn)算放大器的差動(dòng)放大電路中，非反相輸入端子被輸入恒定電壓，上述運(yùn)算放大器的內(nèi)置CMOS輸出放大電路的輸出被反饋至反相輸入端子，上述內(nèi)置CMOS輸出放大電路與上述多個(gè)CMOS輸出放大電路并聯(lián)連接，上述多個(gè)CMOS輸出放大電路的第三晶體管的柵極分別與上述內(nèi)置CMOS輸出放大電路的第一晶體管的柵極相連接，并且上述多個(gè)CMOS輸出放大電路的第四晶體管的柵極分別與上述內(nèi)置CMOS輸出放大電路的第二晶體管的柵極相連接，上述多個(gè)CMOS輸出放大電路的上述第三晶體管和上述第四晶體管的漏極連接點(diǎn)與上述多個(gè)輸出端子相連接。
2. 根據(jù)權(quán)利要求1所述的偏壓電路，其特征在于， 上述內(nèi)置CMOS輸出放大電路的上述第一晶體管和上述第二晶體管的漏極連接點(diǎn)與上述多個(gè)輸出端子中未連接上述多個(gè)CMOS輸 出放大電路的輸出端子相連接。
3. 根據(jù)權(quán)利要求1或2所述的偏壓電路，其特征在于， 上述多個(gè)CMOS輸出放大電路中的至少一個(gè)具有能夠?qū)淖约旱腃MOS輸出放大電路輸出的電流進(jìn)行可變調(diào)整的輸出電流調(diào)整電 路，根據(jù)在上述自己的CMOS輸出放大電路所連接的輸出端子上傳 輸?shù)男盘?hào)的頻率來(lái)控制上述輸出電流調(diào)整電路的工作。
4. 根據(jù)權(quán)利要求1或2所述的偏壓電路，其特征在于，上述多個(gè)CMOS輸出放大電路中的至少一個(gè)具有使自己的 CMOS輸出放大電路啟動(dòng)和停止的啟動(dòng)/停止控制電路。
5. 根據(jù)權(quán)利要求4所述的偏壓電路，其特征在于， 上述多個(gè)輸出端子與模擬信號(hào)處理電路的輸入電路相連接， 上述啟動(dòng)/停止控制電路具有停止?fàn)顟B(tài)設(shè)定電路，該停止?fàn)顟B(tài)設(shè)定電路在停止自己的CMOS輸出放大電路時(shí)，將該自己的CMOS 輸出放大電路的停止?fàn)顟B(tài)設(shè)定為不會(huì)產(chǎn)生上述輸入電路的老化的停 止?fàn)顟B(tài)。
6. 根據(jù)權(quán)利要求1至5中任意一項(xiàng)所述的偏壓電路，其特征在于，上述運(yùn)算放大器的內(nèi)置CMOS輸出放大電路和上述多個(gè)CMOS 輸出放大電路分別為其輸出端子與其輸入端子通過(guò)反饋電路相連接。
7. 根據(jù)權(quán)利要求1至5中任意一項(xiàng)所述的偏壓電路，其特征在于，上述運(yùn)算放大器的內(nèi)置CMOS輸出放大電路和上述多個(gè)CMOS 輸出放大電路分別為其輸入端子與基底電壓通過(guò)反饋電路相連接。
8. 根據(jù)權(quán)利要求1至5中任意一項(xiàng)'所述的偏壓電路，其特征在于，上述運(yùn)算放大器的內(nèi)置CMOS輸出放大電路和上述多個(gè)CMOS 輸出放大電路分別為其輸入端子與電源電壓通過(guò)反饋電路相連接。
9. 根據(jù)權(quán)利要求1至8中任意一項(xiàng)所述的偏壓電路，其特征在于，上述運(yùn)算放大器的差動(dòng)放大電路和上述多個(gè)CMOS輸出放大電 路，分別由該差動(dòng)放大電路和上述多個(gè)CMOS輸出力文大電路的每一 個(gè)形成2級(jí)放大型的1個(gè)運(yùn)算放大器。
10. —種半導(dǎo)體集成電路，其特征在于，包括 上述權(quán)利要求1至9中任意一項(xiàng)所述的偏壓電路；模擬信號(hào)處理電路，具有連接在上述偏壓電路的后級(jí)并從上述 偏壓電路的上述多個(gè)輸出端子接收偏置電壓的輸入電路；以及模擬信號(hào)輸出電路，其通過(guò)多個(gè)電容向上述模擬信號(hào)處理電路 輸出多個(gè)模擬信號(hào)。
全文摘要
本發(fā)明提供一種偏壓電路和具有該偏壓電路的半導(dǎo)體集成電路。在將多個(gè)模擬信號(hào)通過(guò)各電容(C)傳輸?shù)侥M信號(hào)處理電路(ANA2)的各輸入端子時(shí)，將這些模擬信號(hào)的信號(hào)地線等的偏置電壓提供給模擬信號(hào)處理電路的偏壓電路(Bias)中，運(yùn)算放大器(OpAS)從內(nèi)置的差動(dòng)放大電路(DA)的非反相輸入(VIP)輸入偏置電壓(VIr)，內(nèi)置輸出放大電路(OA1)的輸出端子與差動(dòng)放大電路的反相輸入(VIM)連接，構(gòu)成電壓輸出器。還設(shè)置多個(gè)輸出放大電路(OA2～OAn)，它們的輸入端子與差動(dòng)放大電路的輸出端子連接，它們的輸出端子與模擬信號(hào)處理電路的各輸入端子(IN1～I(xiàn)Nn)連接。因此，不產(chǎn)生面積和功耗的增大，不導(dǎo)致模擬信號(hào)處理電路的各輸入端子間的偏移的增大，能夠有效防止這些輸入端子間的相互干擾。
文檔編號(hào)H03F3/50GK101595638SQ20088000324
公開(kāi)日2009年12月2日 申請(qǐng)日期2008年5月28日 優(yōu)先權(quán)日2007年6月4日
發(fā)明者中順一, 岡浩二, 松下剛 申請(qǐng)人:松下電器產(chǎn)業(yè)株式會(huì)社