專利名稱：具有保持功能的mtcmos觸發(fā)器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明的實(shí)施例涉及一種多閾值CMOS (下面稱為MTCMOS)觸發(fā)器。
背景技術(shù)：
隨著半導(dǎo)體電路的工藝減小到不小于100pm的單元，減小漏電流成為比 降低動態(tài)功耗更大的問題。此外，市場上對于高性能便攜式設(shè)備的需求也曰 益增加。為了滿足這種產(chǎn)品設(shè)計和市場狀況，許多公司致力于設(shè)計消耗少量 電力的半導(dǎo)體電路。MTCMOS技術(shù)最為廣泛應(yīng)用在對消耗少量電力的半導(dǎo) 體電路的設(shè)計上。
可以利用低閾值電壓(低Vth) CMOS晶體管來設(shè)計MTCMOS電路的 核心(core)，從而提高M(jìn)TCMOS電路的性能。使用高閾值電壓(高Vth) CMOS晶體管的開關(guān)可以連接在該核心與功率電壓之間或者該核心與實(shí)際 接地線之間。高Vth開關(guān)在MTCMOS電路的睡眠模式下關(guān)閉以減小漏電流。 應(yīng)用所述核心與功率電壓之間的高Vth開關(guān)被稱為標(biāo)頭方法(header method)，如圖1A所示，而應(yīng)用地線與核心之間的高Vth開關(guān)被稱為底腳 方法(footermethod)，如圖IB所示。
例如，在圖1所示的MTCMOS電路中，具有高Vth開關(guān)的標(biāo)頭單元 (header cell)或底腳單元(footer cell)在使用電路時被打開，從而驅(qū)動低 Vth核心來運(yùn)行電路，而具有高Vth開關(guān)的標(biāo)頭或底腳單元在不使用電路時 關(guān)閉，從而減小電路的漏電流。具有高Vth開關(guān)的標(biāo)頭單元將功率電壓源 Vdd連接到低Vth邏輯電路的虛擬功率電壓源Vddv，而底腳單元將實(shí)際接 地Vss連接到虛擬接地Vssv。
主從結(jié)構(gòu)中的觸發(fā)器是可以使用MTCMOS電路的典型電路。 在傳統(tǒng)主從結(jié)構(gòu)的觸發(fā)器中，如圖2所示，將低Vth晶體管用于核心中，
而將高Vth晶體管用作底腳單元中的開關(guān)，從而使觸發(fā)器高速運(yùn)行并減小漏電流。
參照圖2，主從觸發(fā)器包括主鎖存器(latch) 200、從鎖存器250以及用 于為主鎖存器200和從鎖存器250的邏輯器件提供內(nèi)部時鐘信號的時鐘信號 發(fā)生器260。邏輯器件利用底腳單元270來切換。
在主從觸發(fā)器的運(yùn)行期間，當(dāng)時鐘信號發(fā)生器260的外部時鐘信號CLK 處于高電平時，高信號輸出到第一信號線1，而低信號輸出到第二信號線2。 因此，主鎖存器200接收輸入數(shù)據(jù)D，也就是待鎖存的輸入信號，而從鎖存 器250接收先前的邏輯級(logic stage)以將其輸出。
另一方面，當(dāng)時鐘信號發(fā)生器260的時鐘信號CLK處于低電平時，低 信號輸出到第一信號線1，以及高信號輸出到第二信號線2。因此，主鎖存 器200將先前信號鎖存，而從鎖存器250將從主鎖存器200接收的信號鎖存 并且輸出先前的鎖存信號作為輸出信號Q。
如上所述，當(dāng)以MTCMOS開關(guān)實(shí)施的觸發(fā)器從正常運(yùn)行模式向睡眠模 式轉(zhuǎn)換時，MTCMOS開關(guān)關(guān)閉，并且觸發(fā)器中存儲的內(nèi)容丟失或者擦除。 因此，當(dāng)之后向正常運(yùn)行模式的轉(zhuǎn)換時，不對先前狀態(tài)進(jìn)行恢復(fù)(restoration)。 為了解決這些問題，可以使用延遲觸發(fā)器。
圖3是示出具有保持功能(retention function)的傳統(tǒng)主從觸發(fā)器的電路圖。
參照圖3，具有保持功能的傳統(tǒng)主從觸發(fā)器可以另外包括保持鎖存器 300，用于在圖2的主從鎖存觸發(fā)器轉(zhuǎn)換到睡眠模式時維持?jǐn)?shù)據(jù)。當(dāng)主從鎖 存觸發(fā)器轉(zhuǎn)換到睡眠模式時，將電力持續(xù)地供應(yīng)給保持鎖存器300。
具有保持功能的傳統(tǒng)主從觸發(fā)器在將從鎖存器250的值存儲在保持鎖存 器300中之后轉(zhuǎn)換到睡眠模式。因此，盡管主鎖存器200的數(shù)據(jù)丟失，但是 由于保持鎖存器300的電力被持續(xù)地供應(yīng)，因此維持了存儲在保持鎖存器300 中的數(shù)據(jù)。當(dāng)主從觸發(fā)器轉(zhuǎn)換到正常運(yùn)行模式時，保持鎖存器300的數(shù)據(jù)被 發(fā)送到從鎖存器250以將其重新存儲為初始狀態(tài)。
具有保持功能的傳統(tǒng)主從觸發(fā)器包括控制信號發(fā)生器310，用于產(chǎn)生待
施加到MTCMOS器件的控制信號，用以在睡眠模式或者待機(jī)狀態(tài)下將從鎖 存器250和保持鎖存器300相互連接。控制信號可包括由控制信號發(fā)生器310 產(chǎn)生的信號a和b以及由保持信號發(fā)生器320產(chǎn)生的控制信號c和d。具有 保持功能的傳統(tǒng)主從觸發(fā)器也可以包括用于產(chǎn)生時鐘信號的時鐘信號發(fā)生 器260。

發(fā)明內(nèi)容
如上所述，具有保持功能的傳統(tǒng)主從觸發(fā)器必須產(chǎn)生各種控制信號來實(shí) 現(xiàn)保持功能，并且具有根據(jù)控制信號進(jìn)行各種控制的邏輯負(fù)載(logic burden)。
通常，本發(fā)明的示例實(shí)施例涉及一種具有保持功能的MTCMOS觸發(fā)器， 其能夠在睡眠模式下產(chǎn)生睡眠控制信號，以及基于保持信號和外部時鐘信號 產(chǎn)生內(nèi)部時鐘信號以實(shí)現(xiàn)保持功能。
根據(jù)第一實(shí)施例，提供一種具有保持功能的MTCMOS觸發(fā)器，包括 信號發(fā)生器，適用于根據(jù)保持信號和外部時鐘信號的變化而輸出內(nèi)部時鐘信 號或者睡眠模式控制信號；主鎖存器，適用于根據(jù)該內(nèi)部時鐘信號將輸入信 號鎖存以及輸出主鎖存器輸出信號；以及從鎖存器，連接到實(shí)際接地，并且 適用于在該內(nèi)部時鐘信號的控制下鎖存該主鎖存器信號、輸出從鎖存器輸出 信號，以及在睡眠模式下在睡眠模式控制信號的控制下維持所鎖存的信號。
根據(jù)第二實(shí)施例，提供一種具有保持功能的MTCMOS觸發(fā)器，包括 信號發(fā)生器，適用于根據(jù)保持信號和外部時鐘信號中的變化來輸出內(nèi)部時鐘 信號或者睡眠模式控制信號；主鎖存器，適用于根據(jù)該內(nèi)部時鐘信號來鎖存 輸入信號、輸出主鎖存器輸出信號，以及根據(jù)外部復(fù)位信號輸出低信號；以 及從鎖存器，連接到實(shí)際接地，并且適用于在該內(nèi)部時鐘信號的控制下鎖存 該主鎖存器信號、輸出從鎖存器輸出信號，在該保持控制信號的控制下維持 所鎖存的信號，以及在睡眠模式下根據(jù)該復(fù)位信號輸出均勻的輸出信號。
根據(jù)本發(fā)明的實(shí)施例，睡眠模式和正常操作模式所需的信號可以使用 NAND門和反相器來提供，在該NAND門中外部時鐘信號和保持信號被用 作輸入，從而可以在高速下運(yùn)行MTCMOS觸發(fā)器，以減小漏電流，并在睡 眠模式下實(shí)現(xiàn)保持功能。
這里提供的概要說明是為了以簡化形式引入在以下詳細(xì)說明中進(jìn)一步 描述的概念選擇。這里的概要說明不是用來確定要求保護(hù)主題的關(guān)鍵特征或 者必要特性，也不是用于協(xié)助確定要求保護(hù)主題的范圍。
在以下的說明書中將闡述附加的特征，并且其中部分從說明書來看是明 顯的或者可以通過在此教導(dǎo)的實(shí)施來獲得。本發(fā)明的特征可以通過在隨附權(quán) 利要求書中特別指出的設(shè)備和組合來實(shí)現(xiàn)和獲得。根據(jù)以下的說明和隨附的 權(quán)利要求本發(fā)明的特征將變得更充分明顯，或者可以通過在下文提出的本發(fā) 明的實(shí)施來獲得。


根據(jù)以下結(jié)合附圖給出的示例實(shí)施例的說明，本發(fā)明的示例實(shí)施例的方 案將變得明顯。在附圖中
圖1A和圖1B示出傳統(tǒng)標(biāo)頭單元結(jié)構(gòu)和傳統(tǒng)底腳單元結(jié)構(gòu)。
圖2為示出傳統(tǒng)MTCMOS觸發(fā)器的電路圖。 圖3為示出具有保持功能的傳統(tǒng)MTCMOS觸發(fā)器的電路圖。 圖4為示出根據(jù)本發(fā)明實(shí)施例的具有保持功能的MTCMOS觸發(fā)器的電 路圖。
圖5示出根據(jù)本發(fā)明實(shí)施例的施加到主鎖存器的底腳單元。 圖6示出根據(jù)本發(fā)明實(shí)施例的信號發(fā)生器的內(nèi)部電路。 圖7示出根據(jù)本發(fā)明另一實(shí)施例的具有保持功能的MTCMOS觸發(fā)器的 電路。
圖8示出根據(jù)本發(fā)明實(shí)施例在正常和睡眠模式操作期間輸出的信號。
具體實(shí)施例方式
在以下實(shí)施例的詳細(xì)說明中參考了附圖，附圖通過舉例說明的方式示出 了本發(fā)明的特定實(shí)施例。在附圖中，幾幅視圖中相同的標(biāo)號表示基本類似的 元件。對這些實(shí)施例進(jìn)行充分詳細(xì)的描述，以使本領(lǐng)域的普通技術(shù)人員能夠 實(shí)施本發(fā)明。在不脫離本發(fā)明范圍的情況下可以利用其它實(shí)施例，也可以進(jìn) 行結(jié)構(gòu)上、邏輯上和電學(xué)上的改變。此外，應(yīng)該理解盡管本發(fā)明的各個實(shí)施 例是不同的，但不是必然地相互排斥。例如， 一個實(shí)施例中描述的特定特征、
結(jié)構(gòu)或者特性可以包含在其它實(shí)施例中。而且，當(dāng)判斷對已知結(jié)構(gòu)或功能的 詳細(xì)描述會混淆人們的理解時，則將省略該詳細(xì)描述。因此，以下的詳細(xì)說 明不是限定性質(zhì)的，本發(fā)明的范圍僅由隨附權(quán)利要求以及等同于授權(quán)的權(quán)利 要求的全部范圍所限定。
根據(jù)本發(fā)明的實(shí)施例，睡眠模式控制信號和內(nèi)部時鐘信號可以利用
NAND門和反相器產(chǎn)生，并且從鎖存器可以連接到實(shí)際接地，從而利用處于
睡眠模式的從鎖存器來執(zhí)行保持功能。
圖4是示出根據(jù)第一實(shí)施例的具有保持功能的示范性MTCMOS觸發(fā)器 的電路圖。圖5示出在示范性MTCMOS觸發(fā)器中可以施加到主鎖存器的底 腳單元。圖6示出在示范性MTCMOS觸發(fā)器中的信號發(fā)生器的內(nèi)部電路。
參照圖4，示范性MCMOS觸發(fā)器電路可以包括主鎖存器400、從鎖存 器420以及信號發(fā)生器440。主鎖存器400可以包括以低Vth驅(qū)動的多個邏 輯器件，它們通過圖5中所示的底腳單元連接到實(shí)際接地線。底腳單元可以 以高Vth驅(qū)動。該從鎖存器420可以包括以低Vth驅(qū)動的多個邏輯器件，它 們接地至實(shí)際接地線(即不通過底腳單元)。信號發(fā)生器440適于使用外部 時鐘信號和保持信號作為輸入而輸出內(nèi)部時鐘信號或者睡眠模式控制信號。
信號發(fā)生器440可以根據(jù)外部時鐘信號CLK和保持信號RT產(chǎn)生內(nèi)部時 鐘信號(包括反相內(nèi)部時鐘信號和內(nèi)部時鐘信號)，并且可以將產(chǎn)生的內(nèi)部 時鐘信號輸出到第一信號線和第二信號線。通過第一信號線和第二信號線輸 出的反相內(nèi)部時鐘信號和內(nèi)部時鐘信號可以由主鎖存器400和從鎖存器420 的邏輯器件接收，以控制邏輯器件的打開和關(guān)閉。
信號發(fā)生器440可以包括NAND門442，用以接收外部時鐘信號CLK 和保持信號RT作為輸入，并且可以包括反相器444，用以將NAND門442 的輸出反相。NAND門442的輸出可以對應(yīng)于第二信號線，而反相器444的 輸出可以對應(yīng)于第一信號線。
如圖6所示，信號發(fā)生器440的NAND門442可以包括第一和第二 NMOS晶體管NM1和NM2以及第一和第二 PMOS晶體管PM1和PM2，其 中外部時鐘信號CLK和保持信號RT輸入到第一和第二 NMOS晶體管NM1 和NM2，并且外部時鐘信號CLK和保持信號RT輸入到第一和第二 PMOS 晶體管PM1和PM2。反相器444可以包括第三PMOS晶體管PM3和第三
NMOS晶體管NM3。第一和第二 NMOS晶體管NM1和NM2可以相互并聯(lián) 連接，從而將電源施加到第一和第二 NMOS晶體管NM1和NM2每一個的 一端，并且第一和第二 NMOS晶體管NM1和NM2每一個的另一端連接到 節(jié)點(diǎn)N5。第一和第二 PMOS晶體管PM1和PM2可以相互串聯(lián)連接，從而 將實(shí)際接地施加到串聯(lián)連接的PMOS晶體管PM1和PM2的一端，并且將串 聯(lián)連接的PMOS晶體管PM1和PM2的另一端連接到節(jié)點(diǎn)N5。通過節(jié)點(diǎn)N5 輸出的信號可以對應(yīng)于信號發(fā)生器440的第二信號線。通過節(jié)點(diǎn)N5輸出的 信號也可以輸入到反相器444的第三NMOS晶體管NM3和第三PMOS晶體 管PM3，以使其被反相并在信號發(fā)生器440的第一信號線上輸出。
在操作的正常模式期間，輸入到信號發(fā)生器440的保持信號可以設(shè)定為 高電平，從而MTCMOS觸發(fā)器的主鎖存器400和從鎖存器420根據(jù)外部時 鐘信號CLK的變化而正常運(yùn)行。
此外，在睡眠模式期間，可以將保持信號RT設(shè)定為低電平，并且可以 將連接到主鎖存器400的邏輯器件的底腳單元關(guān)閉。因此，信號發(fā)生器440 將低信號(即0)輸出到第一信號線，并且將高信號(即1)輸出到第二信 號線，而與外部時鐘信號CLK的輸入無關(guān)。
主鎖存器400可以包括鎖存器門402和主鎖存器電路404。鎖存器門402 可以包括傳輸門TG41，用于在分別通過信號發(fā)生器440的第一和第二信號 線輸入的內(nèi)部時鐘信號和反相內(nèi)部時鐘信號的控制下，將輸入信號D傳輸?shù)?第一節(jié)點(diǎn)Nl。主鎖存器電路404可以接收主鎖存器門402的輸出信號以將 接收的輸出信號輸出到第二節(jié)點(diǎn)N2。
主鎖存器電路404可以包括反相器INV41、反相器INV42以及傳輸門 TG42。反相器INV41適用于接收第一節(jié)點(diǎn)N1的輸出信號并將其反相，以將 反相的輸出信號輸出到第二節(jié)點(diǎn)N2。反相器INV42適用于接收第二節(jié)點(diǎn)N2 的信號并將其反相。傳輸門TG42適用于在內(nèi)部時鐘信號和反相時鐘信號的 控制下接收反相器INV42的輸出信號，以將接收的輸出信號傳輸?shù)降谝还?jié)點(diǎn) Nl。
主鎖存器400中的傳輸門TG41和TG42以及反相器INV41和INV42中
的一個或者更多個可以連接到底腳單元，以接地至實(shí)際接地。底腳單元可以 通過待機(jī)信號STB、例如低電壓信號在睡眠模式下關(guān)閉，以斷開虛擬接地與
實(shí)際接地之間的連接，從而使傳輸門TG41和TG42的低Vth晶體管浮置。 從鎖存器420可以包括從鎖存器門422，該從鎖存器門422包括傳輸門 TG43，用于在內(nèi)部時鐘信號和反相內(nèi)部時鐘信號的控制下接收第二節(jié)點(diǎn)N2 的信號。傳輸門TG43可以將從節(jié)點(diǎn)N2接收的信號傳輸?shù)綇逆i存器電路424 中的第三節(jié)點(diǎn)N3。從鎖存器電路424可以接收和鎖存從鎖存器門422的輸 出信號，以將鎖存的輸出信號輸出到第四節(jié)點(diǎn)N4。
從鎖存器電路424可以包括反相器INV43、反相器INV44以及傳輸門 TG44。反相器INV43適用于接收第三節(jié)點(diǎn)N3的信號并將其反相，以及將所 反相的信號輸出到第四節(jié)點(diǎn)N4。反相器INV44適用于接收第四節(jié)點(diǎn)N4的 信號并將其反相。傳輸門TG44適用于在內(nèi)部時鐘信號和反相內(nèi)部時鐘信號 的控制下接收反相器INV44的輸出信號，以將接收的輸出信號傳輸?shù)降谌?jié) 點(diǎn)N3。
為了在睡眠模式下執(zhí)行保持功能，從鎖存器420中的低Vth晶體管可以 連接到實(shí)際接地。也就是說，由于在睡眠模式下將保持信號RT設(shè)定為低電 平，因此將低信號輸出到第一信號線并且將高信號輸出到第二信號線，而與 外部時鐘信號CLK無關(guān)。因此，由于傳輸門TG44被打開，從而該從鎖存器 422維持其當(dāng)前狀態(tài)(即，保持狀態(tài))。另一方面，由于在睡眠模式下施加 到主鎖存器400的底腳單元的待機(jī)信號STB被轉(zhuǎn)換為低信號，從而關(guān)閉了底 腳單元，因此傳輸門TG41和TG42中的低Vth晶體管被浮置，使得主鎖存 器400不運(yùn)行，進(jìn)而減少主鎖存器400的漏電流。
下面將描述具有上述結(jié)構(gòu)的觸發(fā)器電路的操作過程。首先描述在正常操 作模式下轉(zhuǎn)換觸發(fā)器的數(shù)據(jù)的過程，然后描述睡眠模式過程。
在正常操作模式下，由于將睡眠模式控制信號設(shè)定為高電平，因此信號 發(fā)生器440的輸出、即第一和第二信號線的輸出信號被外部時鐘信號CLK 改變。當(dāng)外部時鐘信號處于低電平時，由于第一信號線的輸出信號處于低電 平，而第二信號線的輸出信號處于高電平，則傳輸門TG41和TG44被打開 而傳輸門TG42和TG43被關(guān)閉。因此僅僅將輸入數(shù)據(jù)D的變化傳輸至主鎖 存器400的第二節(jié)點(diǎn)，并且由所述從鎖存器420鎖存先前狀態(tài)的數(shù)據(jù)值，并 從該從鎖存器420輸出先前狀態(tài)的數(shù)據(jù)值。當(dāng)外部時鐘信號CLK被轉(zhuǎn)換為 高電平時，由于第一信號線的輸出信號處于高電平而第二信號線的輸出信號
處于低電平，則傳輸門TG41和TG44被關(guān)閉而傳輸門TG42和TG43被打開， 從而主鎖存器400將第二節(jié)點(diǎn)N2在外部時鐘信號CLK被轉(zhuǎn)換為高電平之前 的信號鎖存，并通過傳輸門TG43和反相器INV43輸出作為觸發(fā)器的輸出數(shù) 據(jù)Q。
另一方面，在睡眠模式下，主鎖存器400不運(yùn)行，這是因?yàn)槭┘拥降啄_ 單元的保持信號RT和待機(jī)信號STB在此時分別被轉(zhuǎn)換為低電平。特別地， 由于保持信號RT為低，因此低信號輸出至第一信號線而高信號輸出至第二 信號線，而與外部時鐘信號無關(guān)。此外，當(dāng)待機(jī)信號STB轉(zhuǎn)換到低電平時， 關(guān)閉連接到主鎖存器400的傳輸門TG41、 TG42和反相器INV41、 INV42的 底腳單元，從而主鎖存器400實(shí)際上不運(yùn)行。
此外，由于該從鎖存器420的傳輸門TG43和TG44中的低Vth晶體管 以及反相器INV43和INV44連接到實(shí)際接地，因此從鎖存器420的傳輸門 TG43和TG44以及反相器INV43和INV44在不受待機(jī)信號STB影響的情況 下運(yùn)行。也就是說，根據(jù)自第一和第二信號線輸出的輸出信號，打開傳輸門 TG44并且關(guān)閉傳輸門TG43，以維持先前狀態(tài)(即，保持狀態(tài))。
圖7示出根據(jù)另一實(shí)施例的具有保持功能的MTCMOS觸發(fā)器的電路。
參照圖7， MTCMOS觸發(fā)器電路可以利用圖6所示的信號發(fā)生器在睡眠 模式下和正常操作模式下控制主鎖存器700和從鎖存器720，并且可以在復(fù) 位信號RD請求復(fù)位時將輸出信號Q固定在高電平。
因此，施加有復(fù)位信號RD的第一 NAND門NG1可以取代圖4所示的 主鎖存器400的反相器INV42而設(shè)置在主鎖存器700中。類似于反相器 INV42，第一NAND門NG1可以連接到底腳單元，以接地至實(shí)際接地，并 且可以使用第二節(jié)點(diǎn)N2的信號和復(fù)位信號RD作為輸入運(yùn)行。
此外，施加有復(fù)位信號RD的第二 NAND門NG2可以取代圖4所示的 從鎖存器420的反相器INV43而設(shè)置在從鎖存器720中。第二 NAND門NG2 可以連接到實(shí)際接地，并且可以使用第三節(jié)點(diǎn)N3的信號和復(fù)位信號RD作 為輸入運(yùn)行。
在正常操作模式下，復(fù)位信號RD可以設(shè)定為高電平，并且在復(fù)位操作 模式下可以轉(zhuǎn)換為低電平。
也就是說，在正常操作模式下，當(dāng)復(fù)位信號RD處于高電平時，第一NAND門NG1將第二節(jié)點(diǎn)N2的輸出信號反相并輸出，而第二 NAND門NG2 將第三節(jié)點(diǎn)N3的信號反相，以將所反相的信號輸出到第四節(jié)點(diǎn)N4。
在復(fù)位操作模式下，另一方面，復(fù)位信號RD處于低電平。因此，第二 NAND門NG2輸出高信號，即信號1，以作為輸出信號Q，而與第三節(jié)點(diǎn) N3的信號無關(guān)。
如圖8所示，在根據(jù)上述示范性結(jié)構(gòu)實(shí)施的觸發(fā)器中，須注意該輸出信 號Q維持先前狀態(tài)，而與睡眠模式周期T中輸入信號的變化無關(guān)，并且在正 常操作模式期間該輸出信號Q根據(jù)輸入信號的變化而改變。
盡管結(jié)合優(yōu)選實(shí)施例描述了本發(fā)明，但是對于本領(lǐng)域中的普通技術(shù)人員 而言顯而易見的是，在不脫離本發(fā)明由隨附權(quán)利要求書限定的范圍的情況下 可以做出各種改變和修改。
權(quán)利要求
1. 一種MTCMOS觸發(fā)器，包括信號發(fā)生器，適用于根據(jù)保持信號和外部時鐘信號的變化來輸出內(nèi)部時鐘信號或者睡眠模式控制信號；主鎖存器，適用于根據(jù)該內(nèi)部時鐘信號來鎖存輸入信號以及輸出主鎖存器輸出信號；以及從鎖存器，連接到實(shí)際接地，并且適用于在該內(nèi)部時鐘信號的控制下鎖存該主鎖存器信號、輸出從鎖存器輸出信號，以及在睡眠模式下、在睡眠模式控制信號的控制下維持所鎖存的信號。
2. 根據(jù)權(quán)利要求l所述的MTCMOS觸發(fā)器，其中該信號發(fā)生器包括 NAND門，使用該保持信號和該外部時鐘信號作為輸入；以及 反相器，用于將該NAND門的輸出信號反相。
3. 根據(jù)權(quán)利要求2所述的MTCMOS觸發(fā)器，其中該內(nèi)部時鐘信號和該 睡眠模式控制信號中至少之一是該NAND門和該反相器中至少之一的輸出。
4. 根據(jù)權(quán)利要求2所述的MTCMOS觸發(fā)器，其中該NAND門包括并 聯(lián)連接的兩個NMOS晶體管，所述兩個NMOS晶體管與兩個串聯(lián)連接的 PMOS晶體管串聯(lián)連接，并且該外部時鐘信號和該保持信號被施加到所述 PMOS晶體管和所述NMOS晶體管。
5. 根據(jù)權(quán)利要求1所述的MTCMOS觸發(fā)器，其中該主鎖存器包括 主鎖存器門，在該內(nèi)部時鐘信號的控制下打開或關(guān)閉，以將該輸入信號輸出到第一節(jié)點(diǎn)；第一反相器，適用于將該第一節(jié)點(diǎn)的信號反相，以將所反相的信號輸出 到第二接點(diǎn)；第二反相器，適用于接收該第二節(jié)點(diǎn)的信號，以將所接收的信號反相；以及第一傳輸門，適用于在該內(nèi)部時鐘信號的控制下將該第二反相器的信號 輸出到該第一節(jié)點(diǎn)，其中，該主鎖存器門、該第一反相器、該第二反相器以及該傳輸門被在 睡眠模式下關(guān)閉的底腳單元浮置。
6. 根據(jù)權(quán)利要求5所述的MTCM0S觸發(fā)器，其中該從鎖存器包括 從鎖存器門，適用于在該內(nèi)部時鐘信號的控制下將該第二節(jié)點(diǎn)的信號傳 輸?shù)降谌?jié)點(diǎn)，或者根據(jù)該睡眠模式控制信號而關(guān)閉該從鎖存器門；第三反相器，適用于接收該第三節(jié)點(diǎn)的信號并將其反相，以將所反相的信號輸出到第四節(jié)點(diǎn)；第四反相器，適用于接收該第四節(jié)點(diǎn)的信號并將其反相；以及 第二傳輸門，適用于在該內(nèi)部時鐘信號或者該保持控制信號的控制下將該第四反相器的信號輸出到該第三節(jié)點(diǎn)，其中，該從鎖存器門、該第三反相器、該第四反相器以及該第二傳輸門連接到實(shí)際接地。
7. —種MTCMOS觸發(fā)器，包括信號發(fā)生器，適用于根據(jù)保持信號和外部時鐘信號中的變化而輸出內(nèi)部 時鐘信號或者睡眠模式控制信號；主鎖存器，適用于根據(jù)該內(nèi)部時鐘信號將輸入信號鎖存、輸出主鎖存器 輸出信號，以及根據(jù)外部復(fù)位信號輸出低信號；以及從鎖存器，連接到實(shí)際接地，并且適用于在該內(nèi)部時鐘信號的控制下將 該主鎖存器信號鎖存、輸出從鎖存器輸出信號，在該保持控制信號的控制下 維持所鎖存的信號，以及在睡眠模式下根據(jù)該復(fù)位信號輸出均勻的輸出信號
8. 根據(jù)權(quán)利要求7所述的MTCMOS觸發(fā)器，其中該信號發(fā)生器包括 NAND門，使用該保持信號和該外部時鐘信號作為輸入；以及 反相器，用于將該NAND門的輸出信號反相。
9. 根據(jù)權(quán)利要求8所述的MTCMOS觸發(fā)器，其中該內(nèi)部時鐘信號和該 睡眠模式控制信號中至少之一是該NAND門和該反相器中至少之一的輸出。
10. 根據(jù)權(quán)利要求8所述的MTCMOS觸發(fā)器，其中該NAND門包括并 聯(lián)連接的兩個NMOS晶體管，所述兩個NMOS晶體管與兩個串聯(lián)連接的 PMOS晶體管串聯(lián)連接，并且該外部時鐘信號和該保持信號被施加到所述 PMOS晶體管和NMOS晶體管。
11. 根據(jù)權(quán)利要求7所述的MTCMOS觸發(fā)器，其中該主鎖存器包括 主鎖存器門，在該內(nèi)部時鐘信號的控制下打開或關(guān)閉，以將該輸入信號輸出到第一節(jié)點(diǎn)； 第一反相器，適用于將該第一節(jié)點(diǎn)的信號反相，以將所反相的信號輸出 到第二接點(diǎn)；第一NAND門，適用于將該第二節(jié)點(diǎn)的信號反相，或者使用該第二節(jié)點(diǎn) 的信號和該復(fù)位信號作為輸入來輸出高信號；以及第一傳輸門，適用于在該內(nèi)部時鐘信號的控制下，將該第一NAND門的 信號輸出到該第一節(jié)點(diǎn)，其中，該主鎖存器門、該第一反相器、該第一 NAND門以及該第一傳輸 門被在睡眠模式下關(guān)閉的底腳單元浮置。
12. 根據(jù)權(quán)利要求11所述的MTCMOS觸發(fā)器，其中該從鎖存器包括 從鎖存器門，適用于在該內(nèi)部時鐘信號的控制下將該第二節(jié)點(diǎn)的信號傳輸?shù)降谌?jié)點(diǎn)，或者根據(jù)該保持控制信號而關(guān)閉該從鎖存器門；第二NAND門，適用于將該第三節(jié)點(diǎn)的信號反相，以將所反相的信號輸出到第四節(jié)點(diǎn)，或者使用該第三節(jié)點(diǎn)的信號和該復(fù)位信號作為輸入來輸出作為輸出信號的高信號；第二反相器，適用于接收該第四節(jié)點(diǎn)的信號并將其反相；以及 第二傳輸門，適用于在該內(nèi)部時鐘信號或者該保持控制信號的控制下將該第二反相器的信號輸出到該第三節(jié)點(diǎn)，其中，該從鎖存器門、該第二反相器、該第二NAND門以及該第二傳輸門在該睡眠模式下連接到實(shí)際接地。
13. 根據(jù)權(quán)利要求1所述的MTCMOS觸發(fā)器，其中該主鎖存器連接到 虛擬接地，該虛擬接地根據(jù)該睡眠模式控制信號可切換地連接到該實(shí)際接 地。
14. 根據(jù)權(quán)利要求7所述的MTCMOS觸發(fā)器，其中該主鎖存器連接到 虛擬接地，該虛擬接地根據(jù)該睡眠模式控制信號可切換地連接到該實(shí)際接 地。
全文摘要
本發(fā)明提供一種具有保持功能的MTCMOS觸發(fā)器，其構(gòu)成為在實(shí)現(xiàn)睡眠模式下的延遲功能的同時在高速下運(yùn)行和減小漏電流。該MTCMOS觸發(fā)器包括信號發(fā)生器，適用于根據(jù)延遲信號和外部時鐘信號的變化而輸出內(nèi)部時鐘信號或者睡眠模式控制信號；主鎖存器，適用于根據(jù)該內(nèi)部時鐘信號將輸入信號鎖存以及輸出主鎖存器輸出信號；以及從鎖存器，連接到實(shí)際接地，并且適用于在該內(nèi)部時鐘信號的控制下將該主鎖存器信號鎖存、輸出從鎖存器輸出信號，以及在睡眠模式下在睡眠模式控制信號的控制下維持所鎖存的信號。本發(fā)明能夠而減小漏電流以及實(shí)現(xiàn)保持功能。
文檔編號H03K3/012GK101388658SQ200810213828
公開日2009年3月18日 申請日期2008年9月11日 優(yōu)先權(quán)日2007年9月11日
發(fā)明者李載準(zhǔn) 申請人:東部高科股份有限公司