專利名稱：Muller-c元件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種帶有MCMLMuller-c元件的電子器件。
背景技術(shù)：
MOS電流型邏輯(MCML)構(gòu)思用于高速應(yīng)用。主要在用于寬帶 通信電路的CMOS收發(fā)機(jī)中采用MCML拓?fù)?，首先引入由M.H. Aniss 禾口 M.I. Elmasry在"Self-timed MOS current mode logic for digital applications" in Proc. IEE Interpunct Conf. ASIC/SOC in 2002, pp. 193-197. MCML中描述的sonnet,以實(shí)現(xiàn)千兆赫MOS自適應(yīng)管道技 術(shù)。MCML電路的優(yōu)點(diǎn)是較低的電壓擺動、更高的工作頻率以及更小 的電磁耦合。單端靜態(tài)電路遭受電磁耦合。這個(gè)方面在芯片縮小為納 米比例的尺寸時(shí)變得甚至更相關(guān)。因此，CML提供了使電路更不易受 到電磁干擾(EMI)影響的差分(對稱)信令。
Muller-c元件是根據(jù)其發(fā)明人David E. Muller來命名的。它們屬 于事件驅(qū)動模塊族。僅當(dāng)所有輸入都已經(jīng)歷轉(zhuǎn)換(即，輸入電平已相 對于誘發(fā)了 Muller-c門元件的先前輸出狀態(tài)的那些電平而改變)時(shí)， Muller-c元件(或Muller-c門)改變它們的輸出。Muller-c元件廣泛地 用于異步電路的設(shè)計(jì)控制邏輯，這是由于Muller-c元件適合于確保捆 綁(bundled)數(shù)據(jù)協(xié)議的正確操作。在該技術(shù)領(lǐng)域內(nèi)佩特里網(wǎng)(Petri net)和信號傳遞圖(STG)典型地用于設(shè)計(jì)異步電路，這是由于這些 設(shè)計(jì)技術(shù)專門使用信號轉(zhuǎn)換或事件。
現(xiàn)有技術(shù)的二輸入MCML Muller-c元件基于差分(對稱)信號處 理。這些元件包括實(shí)現(xiàn)Muller-c門的邏輯功能性的NMOS和PMOS 差分網(wǎng)絡(luò)。重要的設(shè)計(jì)參數(shù)是速度以及功耗。如本領(lǐng)域內(nèi)公知的， MCMLMuller-c元件中所使用的晶體管、配線等等的電容性負(fù)載(典 型地是寄生電容)造成延遲，這是由于當(dāng)對器件進(jìn)行操作時(shí)，必須對這些電容性負(fù)載進(jìn)行充電和放電。在給定了特定的電容性負(fù)載時(shí)，僅 在將諸如如偏置電流等之類的特定設(shè)計(jì)參數(shù)適配的情況下可以保持電
子門的高速。與MCMLMuller-c元件的速度相關(guān)的重要設(shè)計(jì)參數(shù)是斜 率信號比(SSR)。 SSR是上升/下降時(shí)間與器件的傳播延遲之比，其 應(yīng)保持盡可能小。通常，提高M(jìn)CMLMuller-c元件的速度需要增大經(jīng) 過器件的電流(即，功耗)或增大小信號增益或使兩者都增大。通常， 通過提供具有增大的縱橫比(即，更大的輸入晶體管柵極寬度與柵極 長度之比)的MOS器件，來增大該小信號增益。然而，更大的晶體 管提供增大的寄生電容，該增大的寄生電容會進(jìn)而減小SSR。此外， 許多應(yīng)用使用多個(gè)MCML Muller-c元件的級聯(lián)。MCML Muller-c元件 的級聯(lián)典型地需要將每一級放大尺寸(up-sizing)，以針對需要更高功 耗等的最優(yōu)速度性能來保持相等的延遲。因此，公知一種在無需進(jìn)一 步增大器件尺寸的情況下改進(jìn)速度的技術(shù)。該技術(shù)公知為電感性峰化 (inductive peaking)。
提出電感性峰化以改進(jìn)MCML門的瞬態(tài)性能。有兩種實(shí)現(xiàn)電感 性峰化的方式。 一種是串聯(lián)峰化(series peaking)，其中在該門的跨阻 抗(transimpedance)級中將電感器布置為與內(nèi)部電阻性負(fù)載串聯(lián)，另 一種是并聯(lián)峰化(shunt peaking),其中將電感器放置為與負(fù)載電容器 并聯(lián)。電感器用于將MCML Muller-c門轉(zhuǎn)變?yōu)槎A系統(tǒng)，允許通過適 當(dāng)選擇電感器來調(diào)整系統(tǒng)的阻尼。該公知體系結(jié)構(gòu)的缺點(diǎn)是電感器 通常達(dá)到大約10 nH至100 nH的值，這會導(dǎo)致集成電路的面積顯著增 加。如果將電感器外部地提供到集成電路，則電路的復(fù)雜度提高并且 可靠性降低。相應(yīng)地，這種途徑對于高密度數(shù)字設(shè)計(jì)而言是不利的。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種MCML Muller-c元件，該MCML Muller-c元件提供良好的高速性能。
根據(jù)權(quán)利要求l所述的電子器件解決了該目的。相應(yīng)地，本發(fā)明 提供了一種包括MCML Muller-c元件的電子器件。MCML Muller-c元 件具有第一級，操作于跨導(dǎo)狀態(tài)，以將輸入轉(zhuǎn)換為輸出電流，從而基本實(shí)現(xiàn)MCMLMuller-c元件的邏輯行為；以及第二級，用作與第一
級相耦合的跨阻抗級。此外，無電感器的峰化電路與第一級相耦合。
無電感器的峰化電路和第一級實(shí)現(xiàn)了 MCMLMuller-c元件的負(fù)電容， 以減小MCML Muller-c元件的阻尼因數(shù)。
相應(yīng)地，提供了一種具有改進(jìn)的特性的電子器件。無電感器的峰 化電路和第一級相互作用，以便它們減小MCMLMuller-c元件的阻尼。 無電感器的峰化電路與第一級相耦合，以使第一級或第一級的一些晶 體管向例如器件的輸出節(jié)點(diǎn)提供負(fù)電阻。適當(dāng)耦合到第一級的、無電 感器的峰化電路作為器件的節(jié)點(diǎn)處的負(fù)電容而出現(xiàn)。如此形成的負(fù)電 容可以對通常由于寄生電容而造成的、特定量的電容性負(fù)載加以補(bǔ)償。 減小MCMLMuller-c門的阻尼需要更好的器件性能，如更高的速度。 因此，對于保持良好的性能而言不一定要將輸入器件放大尺寸。此外， 對于減小阻尼因數(shù)而言不需要耗費(fèi)面積的電感器，這是由于負(fù)電容是 通過將無電感器的峰化電路耦合到輸入級來實(shí)現(xiàn)的。由于根據(jù)本發(fā)明 的配置減小了負(fù)載電容，因此避免了傳統(tǒng)的將晶體管放大尺寸。相應(yīng) 地，僅通過添加峰化電路，利用已存在的、具有負(fù)電阻的器件(晶體 管)，在根據(jù)本發(fā)明的MCMLMuller-c元件中實(shí)現(xiàn)負(fù)電容。
根據(jù)本發(fā)明的一個(gè)方面，將電子器件戶MCMLMuller-c元件設(shè)計(jì) 為差分電路。這有助于抑制噪聲和提供更好的信噪比。
根據(jù)本發(fā)明的另一個(gè)方面，無電感器的峰化電路包括峰化電容。 電容對于集成電路是有利的，這是由于實(shí)現(xiàn)集成電容比實(shí)現(xiàn)集成電感 器更容易且耗費(fèi)更小的面積。優(yōu)選地，將無電感器的峰化電路中的峰 化電容布置為與第一級所提供的負(fù)阻抗串聯(lián)。相應(yīng)地，輸入級或輸入 級的一部分以及峰化電容向器件的特定節(jié)點(diǎn)顯示特定的負(fù)電容，從而 減小相應(yīng)節(jié)點(diǎn)處的正(負(fù)載)電容。
根據(jù)本發(fā)明的另一個(gè)方面，MCMLMuller-c元件的無電感器的峰
化電路還包括用于為第一級提供附加偏置電流的電流源。如果附加電 路與第一級相耦合，則輸入級的新偏置可能是必要的。此外，輸入級
提供如下根據(jù)本發(fā)明的功能 一種是MCML Muller-c元件的邏輯功能，
另一種是用于建立負(fù)電容的負(fù)電阻。相應(yīng)地，必須確保對兩種功能的適當(dāng)偏置，這可能需要附加偏置，所述附加偏置不應(yīng)削弱相應(yīng)的另一 功能。通常，附加電流反射鏡的偏置電流小于輸入級的偏置電流。
根據(jù)本發(fā)明的一個(gè)方面，峰化電容的電容值處于5 ff與50fF之 間。這些值小到足以在集成電路中實(shí)現(xiàn)而無需實(shí)質(zhì)上增大芯片面積。
根據(jù)本發(fā)明的一個(gè)方面，提供了一種數(shù)據(jù)處理系統(tǒng)，該數(shù)據(jù)處理
系統(tǒng)包括根據(jù)本發(fā)明的、具有MCML Muller-c元件的電子器件，該 MCMLMuller-c元件具有無電感器的峰化電路。對于典型地在數(shù)據(jù)處 理系統(tǒng)中使用的許多種應(yīng)用而言，本發(fā)明是有益的。
本發(fā)明的另 一個(gè)方面涉及一種對包括MCML Muller-c元件的電子 器件進(jìn)行設(shè)計(jì)的方法。該方法包括提供第一級的第一步驟，第一級 操作于跨導(dǎo)狀態(tài)，以將輸入轉(zhuǎn)換為輸出，從而實(shí)現(xiàn)MCMLMuller-c元 件的邏輯行為的；提供第二級的第二步驟，第二級用作與第一級相耦 合的跨阻抗級；以及提供與第一級相耦合的無電感器的峰化電路的第 三步驟，無電感器的峰化電路和第一級一起提供負(fù)電容，以減小 MCML Muller-c元件的阻尼因數(shù)。
通常，根據(jù)本發(fā)明的體系結(jié)構(gòu)提高了 MCMLMuller-c元件的速度 而不影響與MCMLMuller-c元件相耦合的另一器件所經(jīng)歷的輸入電容 器。為此，選擇MCMLMuller-c門的有源元件，以便與附加電路(例 如電容器) 一起用于在該門的特定節(jié)點(diǎn)上實(shí)現(xiàn)負(fù)電容。這具體有利于 一連串的或級聯(lián)的多個(gè)MCMLMuller-c元件。相應(yīng)地，該體系結(jié)構(gòu)比 現(xiàn)有技術(shù)的解決方案更快速且更節(jié)省面積。
根據(jù)本發(fā)明，可以改進(jìn)信號斜率比(SSR)，即，可以通過特定的 峰化技術(shù)將SSR保持較小。小的SSR確保小的總傳播延遲以及合適 的波形，即，在諸如異步管道之類的級聯(lián)MCML電路中良好的信號 完整性。MCMLMuller-C門速度隨所應(yīng)用的峰化技術(shù)而增大。由于每 級上負(fù)載電容減小使得MCML級聯(lián)鏈的速度增大。


參照以下描述的實(shí)施例并關(guān)于以下附圖，本發(fā)明的這些及其他方
面將顯而易見并得以闡明，在附圖中圖1 (a)禾t] (b)示出了現(xiàn)有技術(shù)的二輸入MCMLMuller-c元件； 圖2示出了根據(jù)電感性峰化的、現(xiàn)有技術(shù)的二輸入MCML Muller-c元件；
圖3示出了根據(jù)本發(fā)明的優(yōu)選實(shí)施例；
圖4示出了針對峰化電容器的不同值的、根據(jù)本發(fā)明的MCML Muller-c元件的模擬結(jié)果；
圖5 (a)和(b)示出了針對峰化電容的不同值的、根據(jù)本發(fā)明 的MCML Muller-c元件的不同上升和下降時(shí)間。
具體實(shí)施例方式
圖1示出了現(xiàn)有技術(shù)的二輸入MCML Muller-c元件。整個(gè)設(shè)計(jì)基于 差分(對稱)信號處理。其包括實(shí)現(xiàn)Muller-c門邏輯功能的NMOS差分 網(wǎng)絡(luò)?；竟δ苁请娏鲗?dǎo)引開關(guān)的功能。MCML Muller-c元件包括兩 個(gè)級。第一差分級用作跨導(dǎo)，以將差分輸入信號轉(zhuǎn)換為等效差分輸出 電流。第一級主要包括NMOS晶體管MI至MIO。還存在由NMOS晶體 管M13和M14構(gòu)成的電流反射鏡，以便為來自差分輸入級的電流Iss提
供電流阱，其中使用參考電流IREF來偏置所述差分輸入級。還存在由
PM0S晶體管M11和M12構(gòu)成的第二差分級。Mll、 M12是操作于三極 管區(qū)域中的PMOS負(fù)載晶體管。該第二級用作跨阻抗，以允許電流差 向電壓差的轉(zhuǎn)換。在將輸入信號施加到輸入端子(晶體管M1至M4以 及M7至M10的柵極)A、 2和B、 g時(shí)，根據(jù)器件的邏輯功能在輸出
端子V。ut和《上產(chǎn)生差分輸出信號。與輸出端子V。ut和《相耦合的
負(fù)載電容C^表示與輸出節(jié)點(diǎn)相耦合的器件的電容。
圖l (b)示出了圖l (a)的MCML Muller-c元件的傳遞特性。如 果Muller-c元件的差分輸入從-oo變化到+ao， g卩，從最高負(fù)輸入電壓變 化到最高正輸入電壓，則門的輸出節(jié)點(diǎn)V。w和《從VDD-Rp"ss改變 至lJVDD。 VDD是正電源電壓，Rp是PMOS級負(fù)載晶體管Mll、 M12的 對應(yīng)負(fù)載電阻。從而圖l (b)示出了最高輸出電壓擺動。對于設(shè)計(jì)根 據(jù)圖l (a)的MCML Muller-c元件而言，主要關(guān)心的是輸出擺動和若 干其他設(shè)計(jì)考慮。重要的設(shè)計(jì)參數(shù)是例如，tale電流Iss的大小、輸
7入級的小信號增益以及斜率信號比(SSR)。所述設(shè)計(jì)考慮對MCML Muller-c元件的速度和功耗造成影響。通常，提高M(jìn)CML Muller-c元件 的速度需要增大Iss或增大小信號增益或使兩者都增大。通常，通過提 供具有增大的縱橫比(即，更大的輸入晶體管柵極寬度與柵極長度之 比)的MOS器件，來增大該小信號增益。然而，越大晶體管提供越大 的寄生電容。另一方面，SSR是上升/下降時(shí)間與器件的傳播延遲之比， 其應(yīng)保持盡可能小。然而，當(dāng)上升/下降時(shí)間由于更大的MOS晶體管而 增大時(shí)，SSR會變差。
許多應(yīng)用使用多個(gè)MCML Muller-c元件的級聯(lián)。典型地MCML Muller-c元件的級聯(lián)需要將每一級放大尺寸，以針對最優(yōu)速度性能來 保持相等延遲。增大器件尺寸會降低速度和功耗，這是由于負(fù)載電容 和輸入電容也增大。因此，公知另一種在無需進(jìn)一步增大器件尺寸的 情況下改進(jìn)速度的技術(shù)。該技術(shù)公知為電感性峰化。
圖2示出了采用電感性峰化的、另一種現(xiàn)有技術(shù)的MCML Muller-c元件。提出電感性峰化以改進(jìn)MCML門的瞬態(tài)性能。有兩種 實(shí)現(xiàn)電感性峰化的方式。 一種是串聯(lián)峰化，其中如圖2所示將電感器 布置為與負(fù)載電阻串聯(lián)，另一種是并聯(lián)峰化，其中將電感器放置為與 負(fù)載電容器并聯(lián)。圖2基本上示出了與圖l所示相同的配置。然而， 在圖2中，在PMOS負(fù)載級中引入兩個(gè)附加的電感器L。通過使用電 感器將系統(tǒng)修改為二階系統(tǒng)，使得可以減小由于負(fù)載電容C。晶體管 Ml、 M3、 M5、 M6、 Mil禾卩M12的漏極-體電容(drain to bulk capacitance)以及M5和M6的柵極-源級電容而引起的阻尼因數(shù)。該 體系結(jié)構(gòu)的缺點(diǎn)是電感器需要為大約10nH至100nH，這會導(dǎo)致集 成電路的面積的顯著增大。相應(yīng)地，這種途徑對于高密度數(shù)字設(shè)計(jì)而 言是不利的。
圖3示出了根據(jù)本發(fā)明的優(yōu)選實(shí)施例。所提出的MCML Muller-c 元件的體系結(jié)構(gòu)使用無電感器的峰化技術(shù)。利用晶體管M15和M16實(shí) 現(xiàn)兩個(gè)附加的電流源，而不是將電感器應(yīng)用于負(fù)載級。相應(yīng)地，峰化 電容Cp分別與這兩個(gè)電流源并聯(lián)。電流源用于對交叉耦合的NMOS晶 體管M5、 M6進(jìn)行偏置。相應(yīng)地，NMOS晶體管M5、 M6具有兩種用途
8一種是Muller-c元件的邏輯功能性，另一種是無電感器的峰化。對具有 跨導(dǎo)gmV6的交叉耦合NMOS晶體管M5、 M6以及并聯(lián)電容器Cp的小信
號AC分析顯示器件提供了與負(fù)電容-Cp/2串聯(lián)的負(fù)電阻-2/gm5/6。該 電路的另外的分析示出了存在如下二階系統(tǒng)該二階系統(tǒng)具有固有振 蕩頻率C0n
1
以及且阻尼比率《 仏(c離- c》+ p
OUT
々/ our /gw5/6
其中，Rp是PMOS負(fù)載晶體管的電阻，Cp是峰化電容器，gm5/6是晶體
管M5、 M6的跨導(dǎo)。Cout是MCMLMuller-c元件的總體負(fù)載電容，由以
下表達(dá)式給出
r1 = r1 +廣 +r +r +r
其中，QbM1/3、 CdbM5/6、 Cdb固n2是晶體管Ml、 M3、 M5、 M6、 Mll和 M12的漏極-體電容，CgsM5/6是M5和M6的柵極-源極電容。
如上所述，在異步控制邏輯中Muller-c元件的級聯(lián)鏈需要以最優(yōu) 的級比率來縮放器件。該縮放影響負(fù)載電容器和輸入電容器，從而降 低速度和功耗。根據(jù)本發(fā)明的體系結(jié)構(gòu)允許在對輸入電容器沒有任何 影響的情況下增大負(fù)載電容。因此，根據(jù)本發(fā)明的、無電感器的峰化 電路提供了快速且節(jié)省面積的設(shè)計(jì)。
根據(jù)本發(fā)明的該實(shí)施例，交叉耦合的晶體管M5、 M6和峰化電容 器實(shí)現(xiàn)了負(fù)電容。因此，己存在的晶體管M5和M6器件用作如下負(fù)電 阻所述負(fù)電阻通過添加兩個(gè)峰化電容Cp來形成總的負(fù)電容。
為了將M5和M6器件保持在適當(dāng)?shù)臓顟B(tài)("ON"狀態(tài))，必須對它 們進(jìn)行偏置。通過提供由如圖3所示的器件M15和M16實(shí)現(xiàn)的兩個(gè)附加 電流阱來實(shí)現(xiàn)偏置。將流經(jīng)M14的電流lREF鏡像到M15。根據(jù)經(jīng)驗(yàn)，M15和M16的尺寸可以大約是M13尺寸的四分之一。晶體管M13形成 主要的電流阱，以滿足門的邏輯功能。因此，實(shí)質(zhì)上流經(jīng)晶體管M13 的電流Iss通常大于流經(jīng)M15、 M16的電流Icp。粗略的定尺寸標(biāo)準(zhǔn) (dimensioning criteria)可以是Iss/Ic^W(M13)/W(M15/16)，大約為4。 W(M13)和W(M15/16)是器件M13、 M15和M16的各自溝道寬度，而晶 體管M13、 M15和M16的溝道長度被認(rèn)為是相等的。
圖4示出了針對峰化電容器Cp的不同值對根據(jù)本發(fā)明的MCML Muller-c元件的模擬結(jié)果。因此，Cp的更高值(如50 fF)需要更高的 過沖(overshoot),指示更高的速度以及阻尼的減小。Cp的更低值(如 5fF)涉及更高的阻尼。因此，性能的改進(jìn)以峰值過沖為代價(jià)。
圖5示出了針對峰化電容器Cp的不同值對根據(jù)本發(fā)明的MCML Muller-c元件的其他模擬結(jié)果。如圖5 (a)所示，上升和下降時(shí)間隨峰 化電容的增大而減小。對于50 ff峰化電容，觀察到上升時(shí)間改進(jìn) 11.7%,下降時(shí)間改進(jìn)10.4%。類似地，速度隨增大的峰化電容值而增 大。如圖5 (b)所示，對于50 fF的峰化電容值，在峰值過沖為23.8% 的情況下速度增加17.8%。
應(yīng)當(dāng)注意，上述實(shí)施例示出但不限制本發(fā)明，本領(lǐng)域技術(shù)人員在 不背離所附權(quán)利要求的范圍的前提下，將能夠設(shè)計(jì)出許多備選實(shí)施例。 在權(quán)利要求中，置于括號之間的任何參考標(biāo)記不應(yīng)被解釋為限制權(quán)利 要求。詞"包括"不排除存在除權(quán)利要求中所列的元件或步驟之外的 其它元件或步驟的存在。元件前的詞"一"或"一個(gè)"不排除存在多 個(gè)這樣的元件。在列舉多個(gè)裝置的器件權(quán)利要求中，這些裝置中的一 些裝置可以由同一項(xiàng)硬件予以體現(xiàn)。特定手段存在于互不相同的從屬 權(quán)利要求中的起碼事實(shí)并不表示不能有利地將這些手段結(jié)合使用。
此外，權(quán)利要求中的任何參考標(biāo)記不應(yīng)被解釋為限制權(quán)利要求的 范圍。
10
權(quán)利要求
1. 一種包括MCML Muller-c元件的電子器件，所述MCMLMuller-c元件包括第一級(M1-M10)，操作于跨導(dǎo)狀態(tài)，以將輸入轉(zhuǎn)換為輸出，從而實(shí)現(xiàn)MCML Muller-c元件的邏輯行為；第二級(M11、M12)，用作與第一級(M1-M10)相耦合的跨阻抗級；以及與第一級(M1-M10)相耦合的無電感器的峰化電路，所述無電感器的峰化電路和第一級(M1-M10)一起提供負(fù)電容，以減小MCMLMuller-c元件的阻尼因數(shù)。
2. 根據(jù)權(quán)利要求l所述的電子器件，其中所述無電感器的峰化電 路包括峰化電容(Cp)。
3. 根據(jù)權(quán)利要求2所述的電子器件，其中所述無電感器的峰化電 路包括用于向第一級提供附加偏置電流(Icp)的另外電流源(M15、 M16)。
4. 根據(jù)權(quán)利要求2所述的電子器件，其中所述峰化電容(Cp)的 電容值處于5 fF與50fF之間。
5. —種數(shù)據(jù)處理系統(tǒng)，該數(shù)據(jù)處理系統(tǒng)包括根據(jù)權(quán)利要求l所述 的電子器件。
6. —種對包括MCMLMuller-c元件的電子器件進(jìn)行設(shè)計(jì)的方法， 包括以下步驟提供第一級(MI-MIO)，所述第一級(M1-M10)操作于跨導(dǎo)狀 態(tài)，以將輸入轉(zhuǎn)換為輸出，從而實(shí)現(xiàn)MCMLMuller-c元件的邏輯行為；提供第二級(Mll、 M12)，所述第二級(Mll、 M12)用作與第 一級(M1-MI0)相耦合的跨阻抗級；以及提供與第一級(M1-M10)相耦合的無電感器的峰化電路，所述 無電感器的峰化電路和第一級(M1-M10) —起提供負(fù)電容，以減小 MCML Muller-c元件的阻尼因數(shù)。
全文摘要
本發(fā)明涉及一種包括MCML Muller-c元件的電子器件。該MCML Muller-c元件具有第一差分級，操作于跨導(dǎo)狀態(tài)，以將差分輸入轉(zhuǎn)換為差分輸出電流，從而實(shí)現(xiàn)MCML Muller-c元件的邏輯行為；以及第二級，用作與第一級相耦合的跨阻抗級。此外，MCML Muller-c元件還具有與第一級相耦合的峰化電路，以使得峰化電路和第一級為MCML Muller-c元件提供負(fù)電容，以減小MCML Muller-c元件的阻尼因數(shù)。
文檔編號H03K19/01GK101479942SQ200780024181
公開日2009年7月8日 申請日期2007年6月19日 優(yōu)先權(quán)日2006年6月28日
發(fā)明者蘇哈斯·V·新德 申請人:Nxp股份有限公司