專利名稱：一種用于減少功率消耗的電平偏移電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明相關(guān)于一種薄膜晶體管視頻處理電路，尤其指一種通過自舉電路(bootstrap circuit)減^氐功率與移位時(shí)間的電平偏移電^各。
技術(shù)背景液晶顯示器的邏輯電路通常包含有一垂直偏移寄存器以及一電平偏移 器。垂直偏移寄存器可同時(shí)驅(qū)動(dòng)一整行像素。電平偏移器可增加垂直偏移寄 存器輸出信號(hào)的電壓范圍。舉例來說，電平偏移器可能接收一電壓范圍由0 伏特至IO伏特的輸入信號(hào)，然后，增加此信號(hào)的電壓范圍，使輸出信號(hào)的電 壓范圍落在-5伏特至10伏特之間。請(qǐng)參考圖1，圖1為公知電平偏移器10 的示意圖。電平偏移器10包含有一第一晶體管Ml，以及一第二晶體管M2。 第二晶體管M2為 一 接成二極管形式的晶體管(diode-connected transistor)。在本實(shí)施例中，第一晶體管Ml以及第二晶體管M2皆為P型金 屬氧化物半導(dǎo)體(PMOS)晶體管。電平偏移器10的輸入端位于第一晶體管Ml 的柵極，且電平偏移器10由一 10伏特的偏壓源所驅(qū)動(dòng)，其中該偏壓源具有 一上限偏壓VDD(IO伏特)以及一下限偏壓VEE(-5伏特)。當(dāng)輸入電壓為0伏 特時(shí)，第一晶體管Ml處于導(dǎo)通狀態(tài)，因此輸出電壓驅(qū)近于10伏特。當(dāng)輸入 電壓為10伏特時(shí)，第一晶體管M1處于關(guān)斷狀態(tài)，因此流經(jīng)第二晶體管M2的 電流開始驅(qū)使輸出電壓下降。為了維持流經(jīng)第二晶體管M2的電流，介于源極 與柵極之間的電壓Vsg必須大于第二晶體管M2的閾值電壓Vth。因?yàn)榈诙?體管M2的柵極耦接于下限偏壓VEE，所以輸出電壓的最小值為VEE+Vth。由 此可知，本實(shí)施例有三大缺點(diǎn)。第一，輸出電壓不可能完全降至下限偏壓VEE。 換句話說，輸出電壓范圍在上限偏壓VDD與最小輸出電壓VEE+Vth之間。第 二，因?yàn)樽钚≥敵鲭妷簺Q定于第二晶體管M2的閾值電壓Vth，所以制造工藝 上的誤差將會(huì)造成大小不一致的最小輸出電壓。第三，由于第二晶體管M2為 一接成二極管形式的晶體管，因此第二晶體管M2永遠(yuǎn)處于導(dǎo)通的狀態(tài)，并造 成功率的浪費(fèi)。 發(fā)明內(nèi)容本發(fā)明提供一種電平偏移電路，包含有一緩沖電路以及一自舉電路。該 緩沖電路包含有一第一晶體管，其具有控制端耦接于該電平偏移電路的輸出 端； 一第二晶體管，包含有一第一端，耦接于該第一晶體管的第一端；以及 一緩沖開關(guān)，其第一端耦接于該第二晶體管的第一端和第二端，以及耦接于該第二晶體管的控制端。該自舉電路包含有一二極管，包含有一第一端， 耦接于該位該準(zhǔn)偏移電路的輸出端； 一自舉開關(guān)，包含有一第一端，耦接于 該第二晶體管的控制端； 一電容，耦接于該第二晶體管的第一端與該自舉開關(guān)的第二端之間，以及耦接于該二極管電路的第二端。


圖1為公知電平偏移電路的晶體管組成示意圖。圖2為本發(fā)明提供的電平偏移電路的示意圖。圖3為圖2的電平偏移電路的晶體管組成示意圖。圖4為應(yīng)用圖2與圖3所示的電平偏移電路的一電子裝置的示意圖。主要元件符號(hào)說明20電平偏移電^各21緩沖電路22自舉電路400液晶顯示系統(tǒng)401垂直偏移寄存402邏輯門403緩沖器404顯示面板VDD上限偏壓VEE下限偏壓Vin輸入電壓Vout輸出電壓Ml第一晶體管M2第二晶體管MD 晶體管MS1 緩沖開關(guān)晶體管MS2 自舉開關(guān)晶體管51 緩沖開關(guān)52 自舉開關(guān)D 二極管電路C 自舉電容具體實(shí)施方式
本發(fā)明所提供的電平偏移電路通過一自舉電路的輔助來修正上述的缺 點(diǎn)，這些缺點(diǎn)包含有限制的最小輸出電壓，以及因制造工藝上偏差所造成第 二晶體管閾值電壓的偏移等。請(qǐng)參考圖2,其為本發(fā)明的電平偏移電路20的 示意圖。電平偏移電路20包含有一緩沖電路21以及一自舉電路22。緩沖電 路21與圖1所示的電平偏移電路10相仿，包含有一第一晶體管Ml以及一第 二晶體管M2,其中第一晶體管Ml以及第二晶體管M2以串接(cascade)的方 式相耦接。然而電平偏移電路20與圖1所示的電平偏移電路IO相異之處在 緩沖電路21還包含有一緩沖開關(guān)Sl,耦接于緩沖電路21的輸出端Vout與 第二晶體管M2的柵極之間，用于控制第二晶體管M2的啟用與禁用狀態(tài)。尤 其是當(dāng)輸入電壓Vin偏低時(shí)，比如說O伏特，緩沖開關(guān)Sl導(dǎo)通以使第二晶體 管M2禁用。當(dāng)輸入電壓Vin偏高時(shí)，例如說是10伏特，緩沖開關(guān)S1不導(dǎo)通 以使第二晶體管M2啟用。如此一來，本發(fā)明可避免當(dāng)輸入電壓偏低時(shí)，第二 晶體管M2仍處于啟用狀態(tài)的缺點(diǎn)。本發(fā)明的電平偏移電路20還包含有一自舉電路22。自舉電路22包含有 一自舉電容C、 一自舉開關(guān)S2、以及一二極管電路D。自舉開關(guān)S2耦接于自 舉電容C與第二晶體管M2的柵極之間。自舉電容C的一端耦接于輸出端Vout， 另一端耦接于自舉開關(guān)S2以及二極管電路D。 二極管電路D的一端耦接于輸 入電壓Vin，另一端耦接于自舉電容C以及自舉開關(guān)S2。當(dāng)輸入電壓Vin偏 高時(shí)，自舉開關(guān)S2導(dǎo)通，反之，當(dāng)輸入電壓Vin偏低時(shí)，自舉開關(guān)S2則不 導(dǎo)通。如上文及圖2所示，電平偏移電^各20以如下所述的方式來#:作。當(dāng)輸入 電壓Vin偏低時(shí)，例如說是O伏特，第一晶體管M1導(dǎo)通使得緩沖開關(guān)S1不導(dǎo)通，并使得自舉開關(guān)S2導(dǎo)通。此時(shí)，輸出電壓Vout接近于上限偏壓VDD， 且上限偏壓的電位可約為IO伏特。因?yàn)榫彌_開關(guān)S1不導(dǎo)通，造成第二晶體 管M2的棚-極電壓幾乎等于輸出電壓Vout。而由于第二晶體管M2的柵極電壓 幾乎等于輸出電壓Vout,此效應(yīng)顯現(xiàn)于第二晶體管M2的源極，造成第二晶 體管M2的源極與柵極之間的電壓差小于第二晶體管M2的閾值電壓，并使得 第二晶體管M2不導(dǎo)通。介于二極管電路D與自舉電容C之間的節(jié)點(diǎn)電壓差等 于輸入電壓Vin與二極管電路D電壓的和，且當(dāng)二極管電壓為0伏特時(shí)，上 述的節(jié)點(diǎn)電壓就直接等于輸入電壓Vin。因此，加在于自舉電容C之間的電 壓差就接近于上限偏壓VDD減去二極管電壓。當(dāng)輸入電壓由低電壓轉(zhuǎn)換到高電壓時(shí)，比如說由Q伏特轉(zhuǎn)換至10伏特， 緩沖開關(guān)S1導(dǎo)通，并使得自舉開關(guān)S2不導(dǎo)通。此外，當(dāng)?shù)谝痪w管M1的源 極與柵極之間的電壓小于第一晶體管Ml的閾值電壓時(shí)，第一晶體管Ml不導(dǎo) 通。此時(shí)，介于二極管電路D與自舉電容C之間的節(jié)點(diǎn)電壓等于第二晶體管 M2的柵極電壓。且此時(shí)因?yàn)榈诙w管M2的柵極電壓小于輸出電壓Vout, 第二晶體管M2上開始產(chǎn)生一電流使得輸出電壓Vout下降。當(dāng)輸出電壓Vout 下降時(shí)，由于加在于自舉電容C之間的電壓差保持不變，因此第二晶體管M2 的柵極電壓隨著輸出電壓Vout而下降。如此一來，第二晶體管M2源極與柵 極之間的電壓仍然維持高電壓狀態(tài)，使得第二晶體管M2保持導(dǎo)通狀態(tài)，直到 輸出電壓Vout趨近于下限偏壓VEE為止。因此，輸出電壓Vout可被降至下 限偏壓VEE，并藉此避免先前技術(shù)中受到限制的最小輸出電壓的缺點(diǎn)，并可 使該最小輸出電壓不再受到第二晶體管M2的閾值電壓的影響。請(qǐng)參考圖3，圖3為圖2的電平偏移電路20的晶體管組成示意圖。為了 可在只使用集成元件的條件下來實(shí)現(xiàn)上述的操作功能，本發(fā)明電平偏移電路 20以一緩沖開關(guān)晶體管MS1實(shí)施圖2所示的緩沖開關(guān)S1，以一自舉開關(guān)晶體 管MS2實(shí)施圖2所示的自舉開關(guān)S2,以及以一接成二極管形式的晶體管MD 實(shí)施圖2所示的二極管電路D。如圖3所示，緩沖開關(guān)晶體管MS1為一P型 金屬氧化物半導(dǎo)體(PMOS)晶體管，且緩沖開關(guān)晶體管MS1經(jīng)由其柵極為輸入 電壓Vin所驅(qū)動(dòng)。如此一來，當(dāng)輸入電壓Vin偏低時(shí)，比如說0伏特，則緩 沖開關(guān)晶體管MS1的操作區(qū)域落于飽和區(qū)，反之，若輸入電壓Vin偏高時(shí)， 比如說10伏特，緩沖開關(guān)晶體管MS1的操作區(qū)域落于截止區(qū)。同理，接成二 極管形式的晶體管MD為一 PMOS晶體管，且晶體管MD的柵極耦接于輸入電 Vin,以實(shí)施圖2所示的結(jié)構(gòu)。最后，自舉開關(guān)晶體管MS2為一N型金屬氧化 物半導(dǎo)體(麗0S)晶體管，且自舉開關(guān)晶體管MS2的柵極耦接于輸入電壓Vin。 因此，當(dāng)輸入電壓Vin偏低時(shí)，比如說G伏特，自舉開關(guān)晶體管MS2的操作 區(qū)域落于截止區(qū)，反之，若輸入電壓Vin偏高時(shí)，比如說10伏特，自舉開關(guān) 晶體管MS2的操作區(qū)域落于飽和區(qū)。如前文所述，圖3所示的電平偏移電路 20等同于圖2所示的電平偏移電路20，且圖3所示的電平偏移電路20可避 免先前技術(shù)所述的缺點(diǎn)。最后，圖2與圖3所示的本發(fā)明電平偏移電路20可被應(yīng)用于如圖4所示 的一電子裝置400。電子裝置400包含有一垂直偏移寄存器401、上述的電平 偏移電路20、多個(gè)邏輯門402， 一緩沖器403，以及一顯示面板404。顯示面 板404可以一有機(jī)發(fā)光二極管(OLED)面板來實(shí)施。垂直偏移寄存器401耦接 于多個(gè)邏輯門402的一端，且多個(gè)邏輯門402的另一端耦接于緩沖器403的 一端。緩沖器403的另一端耦接于電平偏移器20的一端，且電平偏移器20 的另一端耦接于顯示面板404的一端。電子裝置400可為一個(gè)人數(shù)字助理 (PM)、 一筆記型計(jì)算機(jī)、 一薄型化計(jì)算機(jī)、 一手機(jī)或一屏幕顯示器。請(qǐng)注意，本發(fā)明的電平偏移電路20中的元件，并不只局限于以薄膜晶體 管(TFT)或是金屬氧化物半導(dǎo)體(MOS)晶體管來實(shí)施，亦不局限于制造工藝的 種類。本發(fā)明的電平偏移電路20的電路結(jié)構(gòu)亦可被更多種類的晶體管制造工 藝所實(shí)施。此外，本發(fā)明的電平偏移電路20亦可應(yīng)用于各種不同的用途。任 何如圖2與圖3中所示的電平偏移電路應(yīng)用一自舉電路的方式，皆應(yīng)屬于本 發(fā)明的范疇。以上所述僅為本發(fā)明的較佳實(shí)施例，凡依本發(fā)明權(quán)利要求所進(jìn)行的等效 變化與修改，皆應(yīng)屬本發(fā)明的涵蓋范圍。
權(quán)利要求
1.一種用于減少功率消耗的電平偏移電路，其包含有一緩沖電路，包含有一第一晶體管，包含有一控制端，耦接于該電平偏移電路的輸入端；一第二晶體管，包含有一第一端，耦接于該第一晶體管的第一端；及一緩沖開關(guān)，包含有一第一端，耦接于該第二晶體管的第一端；及一第二端，耦接于該第二晶體管的控制端；及一自舉電路，包含有一二極管電路，包含有一第一端，耦接于位該準(zhǔn)偏移電路的輸入端；一自舉開關(guān)，包含有一第一端，耦接于該第二晶體管的控制端；及一電容，耦接于該第二晶體管的第一端與該自舉開關(guān)的第二端之間，以及該二極管電路的第二端。
2. 如權(quán)利要求1所述的電平偏移電路，其中該二極管電路為一第三晶 體管，該第三晶體管的控制端耦接于該第三晶體管的另 一端。
3. 如權(quán)利要求2所述的電平偏移電路，其中該自舉開關(guān)為一第四晶體管，以及該緩沖開關(guān)為一第五晶體管。
4. 如權(quán)利要求3所述的電平偏移電路，其中該第三、第四及第五晶體管均為金屬氧化物半導(dǎo)體晶體管。
5. 如權(quán)利要求4所述的電平偏移電路，其中該第四晶體管為一第一型的金屬氧化物半導(dǎo)體晶體管，該第三及第五晶體管為一第二型的金屬氧化物 半導(dǎo)體晶體管。
6. 如權(quán)利要求5所述的電平偏移電路，其中該第一及第二晶體管為該第二型的金屬氧化物半導(dǎo)體晶體管。
7. 如權(quán)利要求6所述的電平偏移電路，其中該第一型的金屬氧化物半 導(dǎo)體晶體管為N型金屬氧化物半導(dǎo)體晶體管(NM0S),以及該第二型的金屬氧 化物半導(dǎo)體晶體管為P型金屬氧化物半導(dǎo)體晶體管(PM0S)。
8. 如權(quán)利要求6所述的電平偏移電路，其中該第一型的金屬氧化物半 導(dǎo)體晶體管為p型金屬氧化物半導(dǎo)體晶體管(PM0S),以及該第二型的金屬氧 化物半導(dǎo)體晶體管為N型金屬氧化物半導(dǎo)體晶體管(畫0S)。
9. 如權(quán)利要求6所述的電平偏移電路，其中所有的晶體管皆為薄膜晶 體管。
10. 如權(quán)利要求1所述的電平偏移電路，其中該二極管電路為一二極管。
11. 一種電子裝置，包含有 一移位寄存器；如權(quán)利要求1所述的電平偏移電路；以及 一顯示面板。
12. 如權(quán)利要求11所述的電子裝置，還包含有多個(gè)邏輯門。
13. 如權(quán)利要求11所述的電子裝置，還包含有一緩沖器。
14. 如權(quán)利要求11所述的電子裝置，其中該顯示面板為一有機(jī)發(fā)光二極 管面板。
15. 如權(quán)利要求11所述的電子裝置，其為一個(gè)人數(shù)字助理、筆記型計(jì) 算機(jī)、輕薄型計(jì)算機(jī)、手機(jī)或屏幕顯示器。
全文摘要
緩沖電路具有以串接方式配置的一第一晶體管及一第二晶體管。緩沖電路的輸出端耦接于第二晶體管的柵極。緩沖電路通過一自舉電容、一二極管電路，以及一自舉開關(guān)驅(qū)動(dòng)。自舉電容的輸出端通過自舉開關(guān)耦接于第二晶體管的柵極。二極管電路用來設(shè)定加在自舉電容二端的電壓差。當(dāng)偏低的電壓輸入于緩沖電路時(shí)，第二晶體管不導(dǎo)通，并通過第一晶體管使輸出電壓上升至一高偏壓。反之，當(dāng)偏高的電壓輸入于緩沖電路時(shí)，第一晶體管不導(dǎo)通，且第二晶體管導(dǎo)通。當(dāng)輸出電壓降低時(shí)，通過啟動(dòng)第二晶體管的柵極，使輸出電壓完全降至一下限偏壓。
文檔編號(hào)H03K19/0175GK101154941SQ20071014540
公開日2008年4月2日 申請(qǐng)日期2007年9月10日 優(yōu)先權(quán)日2006年9月27日
發(fā)明者劉炳麟 申請(qǐng)人:統(tǒng)寶光電股份有限公司