專利名稱：電流型邏輯-cmos轉(zhuǎn)換器的制作方法
技術領域：
本發(fā)明涉及一種電流型邏輯(CML) -CMOS轉(zhuǎn)換器，其能夠 提供從高電平到低電平的全擺幅(full swing )輸出。
背景技術：
通常，通信中需要發(fā)送器和接收器。為了將信息發(fā)送到接收器， 發(fā)送器發(fā)送約定碼(promised code )，從而把將要傳送信息的開始時 間點通知^t妄收器。此時，偽噪聲(PN)碼被用作用于通知開始時間點的碼。通過 由D觸發(fā)器構(gòu)成的開關構(gòu)造用于生成PN碼的PN生成器。為了正 常才喿作這種開關，應該將高電平或4氐電平電壓施加主會開關。施加結(jié)、 開關的高電平或低電平電壓是由CML-CMOS轉(zhuǎn)換器生成的。在下文中，將參考附圖詳細描述傳統(tǒng)的CML-CMOS轉(zhuǎn)換器。圖1是傳統(tǒng)的CML-CMOS轉(zhuǎn)換器的電路圖。圖2是示出了傳 統(tǒng)的CML-CMOS轉(zhuǎn)換器的輸出電壓的曲線圖。圖3是示出了通過
傳統(tǒng)的CML-CMOS轉(zhuǎn)換器的輸出電壓操作的反相器的輸出電壓的 曲線圖。如圖1所示，傳統(tǒng)的CML-CMOS轉(zhuǎn)換器包括第一NMOS晶該輸入電壓Vin+包括通過第一 NMOS晶體管Ml的柵4及的微分信 號的信號分量；第二NMOS晶體管M2，通過接收DC電壓Voffset 和llr入電壓Vin-^皮導通或截止，該，lr入電壓Vin-包4舌通過第二 NMOS晶體管M2的柵極的微分信號(differential signal)的反轉(zhuǎn) 信號分量(reverse signal component);第一 PMOS晶體管PI ，其棚-極連接至第一NMOS晶體管Ml的漏極，源極接收從外部施加的電 源電壓Voo，以及漏極連接至柵極；第二PMOS晶體管P2，其才冊 極連接至第一 PMOS晶體管PI的柵極，源招j妄收電源電壓VDD， 以及漏極連接至第二 NMOS晶體管M2的漏極；以及第三NMOS 晶體管，其4冊極連接至第一和第二 PMOS晶體管PI和P2的4冊才及， 源核j妻地，以及漏4及連4妄至第一和第二NMOS晶體管Ml和M2的 源極。在以此方式配置的CML-CMOS轉(zhuǎn)換器中，當將包括高電平信 號分量的輸入電壓Vin+施加給第一 NMOS晶體管Ml的柵極時， 第一NMOS晶體管Ml導通，并且作為第一PMOS晶體管PI和第 一NMOS晶體管Ml之間的結(jié)點的第一節(jié)點N1維持〗氐電平。作為第一和第二PMOS晶體管PI和P2的4冊極與第一節(jié)點Nl 之間的結(jié)點的第二節(jié)點N2由于第一節(jié)點Nl具有低電平而維持l氐 電平。另夕卜，通過第二節(jié)點N2使第一和第二 PMOS晶體管PI和 P2導通，以將電源電壓VoD施加給漏極。此時，由于第二 PMOS晶體管P2導通而輸出電源電壓VDD, 所以CML-CMOS轉(zhuǎn)4灸器輸出高電平的電源電壓VDD。
另夕卜，第二 NMOS晶體管M2通過其柵極接收包括低電平反轉(zhuǎn) 信號分量的輸入電壓Vin-,然后截止。其柵才及連接至第二節(jié)點N2 的第三NMOS晶體管M3接收低電平信號，然后截止。因此， CML-CMOS轉(zhuǎn)換器的輸出電壓Vout不接地，而能夠維持高電平。如果第二NMOS晶體管M2接收包括高電平反轉(zhuǎn)信號分量的輸 入電壓Vin-，則第二NMOS晶體管M2導通。此時，第一NMOS晶體管Ml接收包括低電平信號分量的輸入 電壓Vin+，然后截止。第一和第二節(jié)點N1和N2維持高電平。因 此，第一和第二PMOS晶體管Pl和P2截止，以阻斷(block)DC 電壓Voffset。另夕卜，第二和第三NMOS晶體管M2和M3接收高電平輸入電 壓Vin-和第二節(jié)點N2的電壓，然后導通，以使第二PMOS晶體管 P2的漏極接地。因而，第二和第三NMOS晶體管M2和M3輸出 寸氐電平l命出電壓Vout。如上所述，CML-CMOS轉(zhuǎn)換器接收作為輸入信號的包括信號 分量的輸入電壓Vin+和包括反轉(zhuǎn)信號分量的輸入電壓Vin-,以輸出 高電平或低電平的輸出電壓Vout。因而，CML-CMOS轉(zhuǎn)換器使用 作為輸入電壓的CML-CMOS轉(zhuǎn)換器的輸出電壓Vout來控制反相器 (未示出)。然而，如圖2所示，傳統(tǒng)的CML-CMOS轉(zhuǎn)換器通常并不輸出 高電平或低電平的輸出電壓Vout，但是輸出電壓可能會隨著組成 CML-CMOS轉(zhuǎn)換器的NMOS和PMOS晶體管的過程特性(process characteristic)的變化而降寸氐到0V的孑氐電平。 在圖2中，線A表示當輸入電壓的DC電壓Voffset為0.8V時 的輸出電壓Vout,以及線B表示當輸入電壓的DC電壓Voffset為 1.4V時的l餘出電壓Vout。在這種情況下，線A通常會乂人高電平 (1.8V)變?yōu)閘氐電平(0V)， ^f旦是線B ^f又變?yōu)閖氐電平(0.5V，而非 OV)。優(yōu)選地，如圖3的區(qū)域C所示，使用CML-CMOS轉(zhuǎn)換器的輸 出電壓Vout作為輸入電壓操作的反相器通常輸出高電平或低電平 的豐t出電壓Vo。然而，當應該4妄收^f氐電平的輸出電壓Vout時，以 及如圖2的線B所示，如果施加0.5V而非0V的輸出電壓Vout, 則如圖3的線D所示，反相器輸出非高電平的輸出電壓Vo。因此， 反相器可能發(fā)生故障。發(fā)明內(nèi)容本發(fā)明的優(yōu)點在于提供了一種CML-CMOS轉(zhuǎn)換器，其通過使 用與通過接收CML-CMOS轉(zhuǎn)換器的輸出電壓操作的反相器相同的 反相器來調(diào)節(jié)輸出電壓。然后，CML-CMOS轉(zhuǎn)換器可以提供乂人高 電平到低電平的全擺幅輸出。本發(fā)明的總發(fā)明構(gòu)思的其它方面和優(yōu)點將部分地在隨后的描 述中闡述，并且部分地將通過描述而變得顯而易見，或者可以通過 總發(fā)明構(gòu)思的實踐而了解。才艮據(jù)本發(fā)明的一個方面，電流型邏輯(CML) -CMOS轉(zhuǎn)換器 包括輸入級，通過接收來自外部的輸入電壓被導通/截止；電壓控 制單元，用于輸出恒定電壓；第一切換單元，連4妄至輸入級和電壓 控制單元，并且通過由電壓控制單元施加的恒定電壓凈皮導通/截止； 以及第二切換單元，連接至輸入級，并且通過由輸入級施加的信號被導通/截止。
優(yōu)選地，輸入級包括第三切換單元，其柵極接收DC電壓和 包括微分信號的信號分量的輸入電壓，以及漏極接收電源電壓，通 過輸入電壓使該第三切換單元導通/截止；以及第四切換單元，其才冊 極接收DC電壓和包括微分信號的反轉(zhuǎn)信號分量的輸入電壓，以及 漏極接收電源電壓，通過輸入電壓使第四切換單元導通/截止。優(yōu)選地，第三和第四切換單元由NMOS晶體管構(gòu)成。優(yōu)選地，電壓控制單元是反相器。優(yōu)選地，反相器具有連接至其輸出端的輸入端。優(yōu)選地，反相器是與使用CML-CMOS轉(zhuǎn)換器的輸出電壓作為 輸入電壓的反相器相同的反相器。優(yōu)選地，第一切換單元的柵極連接至電壓控制單元，其漏極連 *接至第三切4奐單元的源才及，以及其源招j妄;也。優(yōu)選地，第二切換單元的棚4及連4妄至第三切:換單元的源纟及，其 漏才及連一妄至第四切4奐單元的源纟及，以及其源招j妄;也。優(yōu)選地，第一和第二切換單元是NMOS晶體管。優(yōu)選地，第二切換單元是NMOS晶體管。


通過以下結(jié)合附圖對實施例的描述，本發(fā)明的總發(fā)明構(gòu)思的這 些和/或其它方面和優(yōu)點將變得顯而易見，并更容易理解，附圖中圖1是傳統(tǒng)CML-CMOS轉(zhuǎn)換器的電路圖2是示出了傳統(tǒng)的CML-CMOS轉(zhuǎn)換器的IIT出電壓的曲線圖；圖3是示出了通過傳統(tǒng)CML-CMOS轉(zhuǎn)換器的輸出電壓4乘作的 反相器的輸出電壓的曲線圖；圖4是簡單示出了才艮據(jù)本發(fā)明的CML-CMOS轉(zhuǎn)換器的電路圖；圖5是示出了才艮據(jù)本發(fā)明的CML-CMOS轉(zhuǎn)換器的輸出電壓的 曲線圖；以及圖6是示出了通過才艮據(jù)本發(fā)明的CML-CMOS轉(zhuǎn)才灸器的輸出電 壓操作的反相器的輸出電壓的曲線圖。
具體實施方式
現(xiàn)在將詳細參照本發(fā)明總的發(fā)明構(gòu)思的具體實施方式
、在附圖 中示出其實施例，其中，在全文中相同的附圖標號表示相同的元件。以下通過參照附圖描述具體實施方式
以解釋本發(fā)明總的發(fā)明構(gòu)思。在下文中，將參照附圖詳細描述才艮據(jù)本發(fā)明的CML-CMOS轉(zhuǎn)換器。圖5是示出了根據(jù)本發(fā)明的CML-CMOS轉(zhuǎn)換器的輸出電壓的曲線 圖。圖6是示出了通過根據(jù)本發(fā)明的CML-CMOS轉(zhuǎn)換器的輸出電 壓操作的反相器的輸出電壓的曲線圖。如圖4所示，根據(jù)本發(fā)明的CML-CMOS轉(zhuǎn)換器包括輸入級 110，通過4妄收乂人外部施力口的豐命入電壓Vin+或Vin4皮導通/截止；電 壓控制單元120， llT出恒定電壓；第一切4灸單元M1，連4妄至$#入級 110和電壓控制單元120,并且通過由電壓控制單元120施力。的恒
定電壓被導通/截止；以及第二切換單元M2,連接至輸入級110， 并且通過由l餘入級110施加的信號#皮導通/截止。輸入級110包括第三切換單元M3和第四切換單元M4。第三 切換單元M3的柵極接收從外部施加的DC電壓Voffset和包括孩史分 信號的信號分量的輸入電壓Vin+,以及其漏極接收電源電壓VDD。 通過豸lr入電壓Vin+^f吏第三切4奐單元M3導通/截止。第四切4灸單元 M4的柵極接收DC電壓Voffset和包括微分信號的反轉(zhuǎn)信號分量的 輸入電壓Vin-，以及其漏招j妄收電源電壓VDD。通過^T入電壓Vin-4吏第四切才奐單元M4導通/截止。1尤選;也，第三和第四切4奐單元M3和M4由NMOS晶體管構(gòu)成。電壓控制單元120由與使用CML-CMOS轉(zhuǎn)換器的輸出電壓 Vout作為輸入電壓的反相器(未示出)相同的反相器構(gòu)成。電壓控 制單元120的輸出端連接至其輸入端，以反^t輸出信號。因此，電 壓控制單元120常常輸出具有恒定電壓的反相器的閾值電壓。第一切換單元Ml的柵極連接至電壓控制單元120的輸出端， 其漏4及連4妄至第三切換單元M3的源4及，以及其源招j妄地。通過由 電壓控制單元110施加的恒定電壓來4吏第一切:換單元Ml導通，以 使電源電壓Vdd接地。第二切換單元M2的4冊才及連4妄至第三切換單元M3的源4及，其 漏極連接至第四切換單元M4的源極，以及其源極接地。通過從第 三切換單元M3輸出的信號使第二切換單元M2導通/截止。優(yōu)選地，第一和第二切換單元M1和M2由NMOS晶體管構(gòu)成。 同時，為了便于闡述，已描述了將NMOS晶體管用作第一至 第四切:換單元Ml至M4。 ^旦并不限于此，可以〗吏用PMOS晶體管 或NMOS晶體管和PMOS晶體管的組合。在下文中，將如下描述以此方式配置的CML-CMOS轉(zhuǎn)換器的 操作。當將具有高電平的包括微分信號的信號分量的輸入電壓Vin+ 施加給第三切換單元M3的柵極時，切換單元M3導通，以將從其 中減去了第三切換單元M3的柵源電壓VGS3的電源電壓VDD施加給源極。另外，當從電壓控制單元120施加電壓控制單元120的閾值電 壓時，第一切換單元Ml導通，以〗吏通過第三切換單元M3施加的 電源電壓Vdd4妄地。第一切換單元Ml的斥冊-源電壓Vcjs，可以通過公式1來表示。[公式1]<formula>formula see original document page 11</formula>
對于反相器inv，使用了與4吏用CML-CMOS轉(zhuǎn)換器的輸出電 壓作為輸入電壓操作的反相器相同的元件。反相器inv的輸出端連 接至其輸入端，以能夠一直輸出反相器inv的閾值電壓。流入第一NMOS晶體管Ml的電流和流入第三NMOS晶體管 M3的電流4皮此相同(第一電流I,)。因此，第一NMOS晶體管Ml 的4冊源電壓VGS1與第三NMOS晶體管M3的4冊源電壓VGS3相同。 因此，第一 NMOS晶體管Ml的4冊源電壓VGs!可以通過公式2來 表示。[公式2]
第四切換單元M4通過其柵4及接收包括具有低電平的微分信號 的反轉(zhuǎn)信號分量的輸入電壓Vin-，然后截止。通過由第三切換單元M3施加的電源電壓VDD使其柵極連接至 作為第三切換單元M3和第一切4奐單元Ml之間的結(jié)點的節(jié)點Nl 的第二切換單元M2導通，以4吏輸出電壓Vou"妄地，從而輸出。此時，施加給第二切換單元M2的柵極的電壓是從其中減去了 第三切4奐單元M3的4冊源電壓VGS3的電源電壓VDD。因此，第二切換單元M2的沖冊源電壓Vcjs2可以通過公式3來表示。[公式3]<formula>formula see original document page 12</formula>通過第四切換單元M4輸出的輸出電壓Vout是通過從施加給第 四切換單元M4的柵極的輸入電壓Vin-中減去第四切換單元M4的 才冊源電壓VGS4而獲4尋的電壓。輸出電壓Vout可以通過7>式4來表示。[公式4]<formula>formula see original document page 12</formula>如7>式4所示，可以發(fā)現(xiàn)才艮據(jù)本發(fā)明的CML-CMOS轉(zhuǎn)換器的 專lT出電壓Vout可以通過車lr入電壓Vin+和Vin-與電壓4空制單元120 的恒定電壓的計算公式來確定。
如圖5所示，CML-CMOS轉(zhuǎn)換器并不將輸出電壓從O.OV變?yōu)?1.8V以將其輸出，而是根據(jù)施加給第三或第四切換單元M3或M4 的柵極的輸入電壓Vin+或Vin-來輸出大于或小于反相器的閾值電 壓的輸出電壓，該反相器使用CML-CMOS轉(zhuǎn)換器的輸出電壓作為 輸入電壓來操作。然后，從反相器輸出的輸出電壓可以維持高或低 電平。例如，當4艮定DC電壓Voffset是0.8V,并且如圖5的線E所 示，信號分量和反轉(zhuǎn)信號分量乂人0V變?yōu)槭?.3V時，以及如果在信 號分量是+0.1V和反轉(zhuǎn)信號分量為-0.1V的時間點處分別施加輸入 電壓Vin+和Vin-,則在圖5的微分信號Vdiff是-0.2V的情況下輸 出0.4V的輸出電壓Vout ( Vout = -(0.9 - 0.7) + 0.6 = 0.4 )。此時，4妄^ f氐于0.6V的其閾4直電壓的0.4V的專俞出電壓Vout 的反相器斷定施加了低電平信號，然后輸出高電平的輸出電壓。另夕卜，如果在信號分量是-0.1V和反轉(zhuǎn)信號分量是0.1V的時間 點處分別施加輸入電壓Vin+和Vin-,則在圖5的樣i分信號Vdiff是 0.2V的情況下專餘出0.8V的豐lr出電壓Vout ( Vout = -(0.7 - 09) + 0.6 = 0.8)。因此，接收高于0.6V的其閾值電壓的0.8V的輸出電壓Vout 的反相器斷定施加了高電平信號，然后輸出低電平的輸出電壓。即，如圖6所示，使用CML-CMOS轉(zhuǎn)換器的輸出電壓Vout 作為輸入電壓的反相器沒有像圖3的D —樣發(fā)生故障，而是即使過 程特性改變，仍然能夠一直輸出高電平或低電平的輸出電壓Vo。根據(jù)本發(fā)明的CML-CMOS轉(zhuǎn)換器，使用與通過接收 CML-CMOS轉(zhuǎn)換器的輸出電壓操作的反相器相同的反相器，以使CML-CMOS轉(zhuǎn)換器輸出小于或大于反相器的閾值電壓的輸出電 壓。因此，可以提供從高電平到低電平的全擺幅輸出。盡管已經(jīng)示出和描述了本發(fā)明總的發(fā)明構(gòu)思的一些實施例， <旦 是本領域的技術人員應該理解，在不背離本發(fā)明總的發(fā)明構(gòu)思的原 則和精神的條件下可以在這些實施例中作出變化，本發(fā)明的范圍由 所附的權利要求及其等同物所限定。
權利要求
1. 一種電流型邏輯(CML) -CMOS轉(zhuǎn)換器，包括輸入級，通過4妄收來自外部的輸入電壓4皮導通/截止； 電壓控制單元，輸出恒定電壓；第一切換單元，連接至所述輸入級和所述電壓控制單元， 并且通過由所述電壓控制單元施加的所述恒定電壓^皮導通/截 止；以及第二切換單元，連接至所述輸入級，并且通過由所述輸 入級施加的信號#皮導通/截止。
2. 根據(jù)權利要求1所述的CML-CMOS轉(zhuǎn)換器，其中，所述輸入級包括第三切換單元，其柵極接收DC電壓和包括微分信號的信 號分量的輸入電壓，以及其漏極接收電源電壓，所述第三切換 單元通過所述輸入電壓#皮導通/截止；以及第四切換單元，其棚^及接收所述DC電壓和包括孩i分信號 的反轉(zhuǎn)信號分量的輸入電壓，以及其漏極接收電源電壓，所述第四切才灸單元通過所述llr入電壓^皮導通/截止。
3. 根據(jù)權利要求1所述的CML-CMOS轉(zhuǎn)換器，其中，所述第三切換單元和所述第四切換單元由NMOS 晶體管構(gòu)成。
4. 根據(jù)權利要求1所述的CML-CMOS轉(zhuǎn)換器，其中，所述電壓控制單元是反相器。
5. 根據(jù)權利要求4所述的CML-CMOS轉(zhuǎn)換器，其中，所述反相器的輸入端連接至其輸出端。
6. 根據(jù)權利要求5所述的CML-CMOS轉(zhuǎn)換器，其中，所述反相器是與使用所述CML-CMOS轉(zhuǎn)換器的豐# 出電壓作為輸入電壓的反相器相同的反相器。
7. 根據(jù)權利要求2所述的CML-CMOS轉(zhuǎn)換器，其中，所述第一切換單元的所述柵極連接至所述電壓控 制單元，其所述漏才及連4妾至所述第三切換單元的所述源才及，以及其所述源極接地。
8. 根據(jù)權利要求2所述的CML-CMOS轉(zhuǎn)換器，其中，所述第二切換單元的所述柵極連接至所述第三切 換單元的所述源極，其所述漏極連接至所述第四切換單元的所 述源極，以及其所述源極接地。
9. 4艮據(jù)權利要求7所述的CML-CMOS轉(zhuǎn)換器，其中，所迷第一切換單元是NMOS晶體管。
10. 根據(jù)權利要求8所述的CML-CMOS轉(zhuǎn)換器，其中，所述第二切換單元是NMOS晶體管。
全文摘要
一種電流型邏輯(CML)-CMOS轉(zhuǎn)換器包括輸入級，通過接收來自外部的輸入電壓被導通/截止；電壓控制單元，輸出恒定電壓；第一切換單元，連接至輸入級和電壓控制單元，并且通過由電壓控制單元施加的恒定電壓被導通/截止；以及第二切換單元，連接至輸入級，并且通過由輸入級施加的信號被導通/截止。
文檔編號H03K19/0948GK101123431SQ20071014387
公開日2008年2月13日 申請日期2007年8月3日 優(yōu)先權日2006年8月9日
發(fā)明者文正鎬, 樸相奎, 李光斗, 李昌錫, 楊昌洙, 鄭武一, 金維新 申請人:三星電機株式會社