專利名稱：半導(dǎo)體集成電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體集成電路，具體而言，涉及對由于加工偏差造成的影
響進行控制的技術(shù)，所述加工偏差在多個MOSFET之間隨機地產(chǎn)生并且在 微制造中變得明顯。
背景技術(shù)：
近年來，基于半導(dǎo)體集成電路設(shè)備制造中微加工的優(yōu)點，在制造半導(dǎo)體 集成電路設(shè)備的加工中，MOSFET的溝道長度已經(jīng)低于0.1微米級。除了加 工中的這種小型化以外，基于環(huán)境溫度的特征偏差和加工偏差變得明顯。另 一方面，針對上述情況出現(xiàn)了下列報告。
亦即，作為控制上述特征偏差的技術(shù)，如日本公開專利文件(日本專利 申請公開No.2004-165649)中所示，存在一種利用襯底電壓來恒定地控制P 型和N型MOSFET源極和漏極之間的電流的方法。根據(jù)這種偏差抑制4支術(shù)， MOSFET的漏電流(具體而言，在亞閾值區(qū)域或者飽和區(qū)域的任意柵極電壓 值下的漏電流)可以一皮控制使得不存在溫度依存性和加工偏差依存性，并且 可以實現(xiàn)操作穩(wěn)定性的提高。
然而，在半導(dǎo)體制造技術(shù)中，盡管除了小型化之外在多個MOSFET之 間隨機產(chǎn)生的加工偏差(在下文中稱為"隨機偏差")變得明顯，但是根據(jù) 上述控制偏差的傳統(tǒng)技術(shù)難以控制依賴于這種隨機偏差的特征偏差。例如， 在決定操作頻率的過程中，由于隨機偏差導(dǎo)致延遲時間增加，并且會產(chǎn)生設(shè) 置誤差。另外，在嚴格維持觸發(fā)器的限制的過程中，延遲時間由于隨機偏差 而降低，并且會產(chǎn)生維持誤差。對于這種情況，根據(jù)上述控制偏差的傳統(tǒng)技 術(shù)，不可能同時避免上述兩種誤差。

發(fā)明內(nèi)容
因此，本發(fā)明的主要目的在于，即使產(chǎn)生了隨機偏差，也要實現(xiàn)操作穩(wěn) 定性的提高。
為了實現(xiàn)上述目的，本發(fā)明具有下列構(gòu)造。
(i) 根據(jù)本發(fā)明的一種半導(dǎo)體集成電路，包括 一或多個觸發(fā)器電路；
一或多個組合電路，其連接至所述觸發(fā)器電路； 一或多個時鐘緩沖器，用于向所述觸發(fā)器電路提供時鐘；和 控制電路，用于相互獨立地控制所述觸發(fā)器電路的延遲時間和所述組合 電3各的延遲時間。
根據(jù)該構(gòu)造，即使延遲時間由于構(gòu)成MOSFET等的半導(dǎo)體集成電路中 包括的隨機偏差而局部地變短或變長，也能夠通過獨立地控制觸發(fā)器電路的 延遲時間和組合電路的延遲時間，控制依賴于上述隨機偏差的特征偏差。因 此，可以實現(xiàn)半導(dǎo)體集成電路操作穩(wěn)定性的提高。
(ii) 在上述構(gòu)造中，存在如下實施例當在比時鐘頻率足夠低的頻率 操作所述觸發(fā)器電路和組合電路的狀態(tài)下操作結(jié)果與期望值不同時，所述控 制電路控制觸發(fā)器電路的延遲時間，使得上述延遲時間變長。因此，即使在 比所需操作頻率足夠低的頻率可能發(fā)生誤差(即維持誤差)的情況下，也能 夠通過調(diào)節(jié)觸發(fā)器電路的延遲時間來避免維持誤差。在這里，此處所描述的 足夠低的頻率是針對低于或者等于所需操作頻率1/10的頻率。
(iii) 在上述構(gòu)造中，存在這樣的實施例當在時鐘頻率操作所述觸發(fā) 器電路和組合電路的狀態(tài)下操作結(jié)果與期望值不同時，所述控制電路控制觸 發(fā)器電路的延遲時間，使得上述延遲時間變短。因此，即使在所需操作頻率 下可能發(fā)生誤差(即設(shè)置誤差)的情況下，也能夠通過調(diào)節(jié)組合電路的延遲 時間來避免設(shè)置誤差。
(iv) 在上述構(gòu)造中，存在這樣的實施例所述控制電路根據(jù)襯底電壓
控制來控制所述延遲時間。因此，可以將發(fā)生誤差的電路延遲時間控制為適 當?shù)闹怠?br> (v) 在上述構(gòu)造中，存在這樣的實施例所述控制電路根據(jù)電源電壓 控制來控制所述延遲時間。因此，可以將發(fā)生誤差的電路延遲時間控制為適
當?shù)闹怠?br> (vi) 在上述構(gòu)造中，存在這樣的實施例
互相平行并順序布置的第一電路行、第二電路行和第三電路行，其中
所述觸發(fā)器電路布置在第一電路行中；
所述組合電路布置在第二電路行中；
所述時鐘緩沖器布置在第三電路行中。因此，由于可以在最佳狀態(tài)中進 行電源布線和襯底布線，所以能夠?qū)崿F(xiàn)電阻的降低和布線資源的最小化。
(vii) 在上述構(gòu)造中，存在這樣的實施例進一步提供溫度探測電路， 其根據(jù)上述半導(dǎo)體集成電路中電路溫度的變化，調(diào)節(jié)所述控制電路。因此， 即使在操作過程中，也能實現(xiàn)響應(yīng)于溫度波動的最佳延遲時間控制。
(viii) 在上述構(gòu)造中，存在這樣的實施例進一步提供電壓探測電路， 其用于根據(jù)上述半導(dǎo)體集成電路中的電壓變化量，調(diào)節(jié)所述控制電路。因此， 即使在操作過程中，也能實現(xiàn)響應(yīng)于變壓變化的最佳延遲時間控制。
(ix) 在上述構(gòu)造中，存在這樣的實施例進一步提供監(jiān)控電路，其用 于調(diào)節(jié)所述控制電路，使得上述半導(dǎo)體集成電路的電流量恒定。因此，即使 在操作過程中，也能通過監(jiān)控電流的量來實現(xiàn)延遲時間的最佳控制。
(x) 在上述構(gòu)造中，存在這樣的實施例進一步提供復(fù)制電路，其用 于調(diào)節(jié)所述控制電路，使得上述半導(dǎo)體集成電路的延遲時間恒定。因此，即 使在操作過程中，也能實現(xiàn)響應(yīng)于延遲時間變化的最佳延遲時間控制。
(xi) 在上述構(gòu)造中，存在這樣的實施例進一步提供停止信號生成電 路，其用于控制所述控制電路，使得在所述觸發(fā)器電路變?yōu)椴僮魍Ｖ沟臓顟B(tài) 時，將負襯底電壓施加到上述觸發(fā)器電路。因此，可以在維持觸發(fā)器電路的 值的同時，減少功率消耗。
(xii)在上述構(gòu)造中，存在這樣的實施例進一步提供停止信號生成電 路，其用于控制所述控制電路，使得在所述組合電路和所述時鐘緩沖器變?yōu)?操作停止的狀態(tài)時，將地電位施加到上述組合電路的電源電壓和上述時鐘緩 沖器的電源電壓。因此，能夠在操作停止的狀態(tài)下減少功率消耗。
如上所述，根據(jù)本發(fā)明，可以通過獨立地控制觸發(fā)器電5^的延遲時間和 組合電路的延遲時間，防止由于構(gòu)成MOSFET等的半導(dǎo)體集成電^^的隨才幾 偏差引起的延遲時間的局部偏差及類似偏差。因此，提高了半導(dǎo)體集成電路 的操作穩(wěn)定性。更具體地說，能夠通過調(diào)節(jié)所述觸發(fā)器電路的延遲時間來避 免維持誤差。此外，還能夠通過調(diào)節(jié)組合電路的延遲時間來避免設(shè)置誤差。
即使在發(fā)生了由于構(gòu)成MOSFET等的半導(dǎo)體集成電路的隨機偏差引起 的延遲時間的局部偏差時，本發(fā)明的技術(shù)也對半導(dǎo)體集成電路有用，這是因 為能夠通過避免維持誤差和設(shè)置誤差來實現(xiàn)穩(wěn)定的操作。


通過理解下述實施例，本發(fā)明除此之外的目的將會變得清晰，并且在所 附權(quán)利要求中清楚地給以說明。并且，本領(lǐng)域技術(shù)人員如果實施了本發(fā)明， 將會領(lǐng)略到本說明書中未受實施本發(fā)明影響的諸多益處。
圖1是示出根據(jù)本發(fā)明第一實施例的半導(dǎo)體集成電路的構(gòu)造的框圖2是根據(jù)本發(fā)明第一實施例的決定電源電壓的處理流程圖3是根據(jù)本發(fā)明第 一 實施例的決定村底電壓的處理流程圖4是根據(jù)本發(fā)明第一實施例的決定電源電壓和襯底電壓的處理流程
圖5是根據(jù)本發(fā)明第一實施例的布局構(gòu)造圖； 圖6是示出根據(jù)本發(fā)明第二實施例的半導(dǎo)體集成電路的構(gòu)造的框圖； 圖7是示出根據(jù)本發(fā)明第三實施例的半導(dǎo)體集成電路的構(gòu)造的框圖； 圖8是示出根據(jù)本發(fā)明第四實施例的半導(dǎo)體集成電路的構(gòu)造的框圖； 圖9是示出根據(jù)本發(fā)明第五實施例的半導(dǎo)體集成電路的構(gòu)造的框圖IO是示出根據(jù)本發(fā)明第六實施例的半導(dǎo)體集成電路的構(gòu)造的框和
圖IIA至圖IIE是包括本發(fā)明半導(dǎo)體集成電路的通信設(shè)備、信息播放 器、圖像顯示單元、電子裝置以及移動體的概貌圖。
具體實施例方式
以下將基于附圖詳細地解釋根據(jù)本發(fā)明的半導(dǎo)體集成電路的實施例。
第一實施例
圖1是示出根據(jù)本發(fā)明第一實施例的半導(dǎo)體集成電路的構(gòu)造的框圖。如 圖l所示，該半導(dǎo)體集成電路包括電路模塊1、觸發(fā)器控制電路2、組合電 路控制電路3、時鐘緩沖器控制電路4以及期望值比較器電路6。電路模塊 1包括數(shù)據(jù)輸入端Din、數(shù)據(jù)輸出端Douta和Doutb、時鐘輸入端CK、用于 分發(fā)時鐘的時鐘緩沖器CBa、 CBb和CBc、觸發(fā)器電路FFa、 FFb和FFc以 及組合電路5，所述觸發(fā)器電路是用于維持值的時序電路，所述組合電路5 為諸如AND和OR等邏輯門。觸發(fā)器控制電路2控制觸發(fā)器電路FFa、 FFb 和FFc的電源電壓和村底電壓。組合電路控制電路3控制組合電路5的電源 電壓和襯底電壓。時鐘緩沖器控制電路4控制時鐘緩沖器CBa、 CBb和CBc 的電源電壓和襯底電壓。另外，數(shù)據(jù)輸入端的數(shù)量和數(shù)據(jù)輸出端的數(shù)量是任 意的。此外，電源電壓表示施加到PMOS源極的電壓和施加到NMOS源極 的電壓中的一個或兩個。增加電源電壓到正向是增加MOS源才及和漏才及之間 的電壓，而增加電源電壓到負向是降低MOS源極和漏極之間的電壓。另夕卜， 襯底電壓表示施加到PMOS襯底的電壓和施加到NMOS襯底的電壓中的一 個或兩個。增加電源電壓到正向，在PMOS的情況下是將電壓改變?yōu)檎颍?而在NMOS的情況下是將電壓改變?yōu)榉聪颉Ｔ黾与娫措妷旱截撓?，在PMOS 的情況下是將電壓改變?yōu)榉聪颍贜MOS的情況下是將電壓改變?yōu)檎颉?br> 觸發(fā)器電路FFa、 FFb和FFc是由時鐘上升沿控制的電路。在此，當輸 出信號在從時鐘上升沿開始的一定時間段之后改變時，該延遲時間被定義為
CKQ延遲時間。此外，為了實現(xiàn)正常操作，需要確定在時鐘上升時間之前/
之后的 一定時間段。應(yīng)該在時鐘上升時間之前決定的最小時間被定義為設(shè)置 限制值，而應(yīng)該在時鐘上升時間之后決定的最小時間被定義為維持限制值。
當正襯底電壓(正向偏壓)被施加到觸發(fā)器電路FFa、 FFb和FFc時， 與施加負襯底電壓(反向偏壓)的情況相比，其特征如下給出。亦即，在該 情況下，因為襯底電壓朝正向變得更大，所以CKQ延遲時間更加縮短，而 且設(shè)置限制值和維持限制值變得更小。另外，可以用由時鐘下降沿控制的觸 發(fā)器來代替由時鐘上升沿控制的觸發(fā)器。
此外，當正襯底電壓(正向偏壓)施加到組合電路5時，與施力口負村底 電壓(反向偏壓)的情況相比，其特征如下給出。亦即，在該情況下，因為 村底電壓朝正向變得更大，所以在輸入改變之后直到輸出改變的延遲時間更 加縮短。觸發(fā)器控制電路2、組合電路控制電路3和時鐘寄存器控制電路4 在內(nèi)部具有非易失性存儲器等，并且根據(jù)存儲在所述存儲器中的信息決定襯 底電壓，以將其輸出。另外，可以構(gòu)造使得該存儲器的組成不是布置在電路 模塊的內(nèi)部，而是布置在電路模塊的外部。
期望值比較器電路6實施在將數(shù)據(jù)輸出到數(shù)據(jù)輸入斷Din之后從數(shù)據(jù)輸 出端Douta和Doutb接收數(shù)據(jù)的操作，并且通過比較兩個數(shù)據(jù)(下文中，將 其稱為"期望值比較，，)來確定電路的操作是否正常。盡管期望值比較器電 路6被布置在半導(dǎo)體集成電路之內(nèi)，但是它可以被構(gòu)造為使得將其布置在半 導(dǎo)體集成電路之外也是可接受的。
接著，說明決定觸發(fā)器控制電路2和組合電路控制電路3的控制電壓的 方法。優(yōu)選地，可以在完成制造過程之后對半導(dǎo)體集成電路進行送貨檢驗的 過程中實施對該控制電壓的決定。 (a)電源電壓的優(yōu)化處理
圖2是決定供給圖l所示結(jié)構(gòu)的半導(dǎo)體集成電路中觸發(fā)器控制電路2和 組合電路控制電路3的電源電壓的處理流程圖。
(a-l)優(yōu)化觸發(fā)器控制電路2的電源電壓的處理，以避免維持誤差
首先，在步驟S11中，在將觸發(fā)器控制電路2、組合電路控制電路3和 時鐘緩沖器控制電路4輸出的電源電壓設(shè)置為使用過程中固有的標準值之 后，這些電路2、 3和4輸出襯底電壓0，即與電源電壓相同的電壓值，作 為輸出襯底電壓。此外，在控制電源電壓(下文中，將其稱為"電源電壓(2 )") 的過程中電壓波動的寬度(下文中，將其稱為"變化寬度(2J")被重置 為初始變化寬度(2。，其中觸發(fā)器控制電路2通過后面將要描述的變化調(diào) 節(jié)來輸出所述變化寬度(2J 。在觸發(fā)器控制電路2執(zhí)行穩(wěn)定操作時，與電 源電壓(2)的電壓波動相比，初始變化寬度(2!)被設(shè)置得足夠高。為了 探測在這種狀態(tài)下的維持誤差，期望值比較器電路6控制電路模塊1，使得 在足夠低的頻率下實施電路模塊1的信號處理操作，其中所述足夠低的頻率 大大低于電路模塊1中所需的操作頻率。
接著，在步驟S12中，期望值比較器電路6比較期望值。在這里，期望 值比較表示如下處理比較作為設(shè)計中電路模塊1的輸出值所需要的期望值 和從觸發(fā)器FFb和FFc的輸出端Douta和Doutb輸出的值。當期望值比較器 電路6確定輸出端Douta和Doutb的輸出值不同于期望值時，轉(zhuǎn)向步驟S13, 并且使用變化寬度(2J的因子將電源電壓(2)改變成負向。另一方面， 當期望值比較器電路6確定輸出端Douta和Doutb的輸出值與期望值相同時， 轉(zhuǎn)向步驟S14,并且使用變化寬度(2i)的因子將電源電壓(2)改變成正向。 在控制的第一階段，變化寬度(2J變?yōu)槌跏甲兓瘜挾?2。。
接著，在步驟S15中，確定在步驟S13和S14的處理中使用的變化寬 度(2!)是否小于或等于預(yù)定值(2!)。在這里，預(yù)定值(2J表示用來確 定變化寬度(2J是否收斂的參考值，結(jié)果進行了電源電壓(2)的調(diào)節(jié)， 然后穩(wěn)定了電源電壓(2)。
在步驟S15中，當確定變量寬度(2J不是小于或等于預(yù)定值(2!)時， 則在步驟S16中將變化寬度(2J改變成所述值的一半。
反復(fù)執(zhí)行所述期望值比較流程，直到變化寬度(2。變得小于或等于預(yù) 定值(2D 。因此，將電源電壓(2)設(shè)置為不發(fā)生維持誤差的最佳值。(a-2)優(yōu)化組合電路控制電路3電源電壓的處理，以避免設(shè)置誤差
接著，在步驟S17中，觸發(fā)器控制電路2、組合電路控制電路3和時鐘 緩沖器控制電路4輸出的電源電壓被設(shè)置為由上述處理(a-l )決定的值(電 源電壓(2))。此外，在控制電源電壓(下文中，將其稱為"電源電壓(3)") 的過程中電壓波動的寬度(下文中，將其稱為"變化寬度(3J")被重置 為初始變化寬度(3J ，其中組合電路控制電路3通過后面將要描述的變化 調(diào)節(jié)來輸出所述變化寬度(3!)。在組合電路控制電路3執(zhí)行穩(wěn)定操作時， 與電源電壓(3)的電壓幅度相比，初始變化寬度(3i)被設(shè)置得足夠高。 期望值比較器電路6控制電路模塊1，使得在與這種狀態(tài)下電路模塊1中需 要的操作頻率相等的頻率下，實施電路模塊1的信號處理操作。
接著，在步驟S18中，期望值比較器電路6比較期望值。在這里，期望 值比較是與上述期望值比較相似的處理。當期望值比較器電路6確定輸出端 Douta和Doutb的輸出值不同于期望值時，轉(zhuǎn)向步驟S19，并且使用變化寬 度(30的因子將電源電壓(3)改變成負向。另一方面，當期望值比較器 電路6確定輸出端Douta和Doutb的輸出值與期望值相同時，轉(zhuǎn)向步驟S20, 并且使用變化寬度(3i)的因子將電源電壓(3)改變成正向。在控制的第 一階段，變化寬度(3i)變?yōu)槌跏甲兓瘜挾?3J 。
接著，在步驟S21中，確定在步驟S19和S20的處理中使用的變化寬 度(3。是否小于或等于預(yù)定值(3J 。在這里，預(yù)定值(3!)表示用來確 定變化寬度(3J是否收斂的參考值，結(jié)果進行了電源電壓(3)的調(diào)節(jié)， 然后穩(wěn)定了電源電壓(3)
在步驟S21中，當確定變量寬度(3t)不是小于或等于預(yù)定值(3,)時， 則在步驟S22中將變化寬度(3。改變成所述值的一半。
反復(fù)執(zhí)行所述期望值比較流程，直到變化寬度(3J變得小于或等于預(yù) 定值(3i)。因此，將電源電壓(3)設(shè)置為在所需操作頻率下不發(fā)生設(shè)置 誤差的最佳值。
(a-3)接著，在步驟S23中，觸發(fā)器控制電路2、組合電路控制電路3
和時鐘緩沖器控制電路4輸出的電源電壓被設(shè)置為由上述處理(a-l )至(a-2 ) 決定的電源電壓。在這種狀態(tài)下，期望值比較器電路6控制電路模塊1,使 得在足夠低的頻率下實施電路模塊1的信號處理操作，其中所述頻率大大低 于電路模塊1中所需的操作頻率。
接著，在步驟S24中，期望值比較器電路6比較期望值。在這里，期望 值比較是與上述期望值比較相似的處理。當期望值比較器電路6確定輸出端 Douta和Doutb的輸出值不同于期望值時，重復(fù)流程(a-l)至(a-2 )。
由此決定的電源電壓的值被存儲在非易失性存儲器等中，所述存儲器包 括在觸發(fā)器控制電路2、組合電路控制電路3和時鐘緩沖器控制電路4中， 組合電路控制電路3和時鐘緩沖器控制電路4從所述非易失性存儲器等中讀 取所需電源電壓，并將其施加到實際操作中的電路模塊1。
另外，即使在非易失性存儲器被布置在每個控制電路外部的情況下，其 中存儲了電源電壓決定值的非易失性存儲器等也可以實現(xiàn)相似的效果。此 外，當存在半導(dǎo)體集成電路中所需要的多個操作頻率時，重復(fù)過程(a-2), 分別決定的值被存儲在非易失性存儲器等中，并且根據(jù)每個操作頻率提供電 源電壓和^十底電壓。
此外，由于在觸發(fā)器電路FFa、 FFb和FFc與組合電路5之間通過具有 不同電壓幅度的信號來連接，所以優(yōu)選地在這些不同電壓幅度之間連接電平 移動器。此外，所述電源電壓的決定流程是一個示例，即使使用其它流程來 決定電源電壓，也可以實現(xiàn)相似的效果。 (b)襯底電壓的優(yōu)化處理
圖3是決定由圖l所示結(jié)構(gòu)的半導(dǎo)體集成電路中觸發(fā)器控制電路2和組 合電路控制電路3供給的襯底電壓的處理流程圖。
(b-l)優(yōu)化觸發(fā)器控制電路2襯底電壓的處理，以避免維持誤差
首先，在步驟S31中，在將觸發(fā)器控制電路2、組合電路控制電路3和 時鐘緩沖器控制電路4輸出的電源電壓設(shè)置為使用過程中固有的標準值之 后，這些電路2、 3和4輸出襯底電壓0，即與電源電壓相同的電壓值，作
為襯底電壓。此外，在控制襯底電壓(下文中，將其稱為"襯底電壓(2)")
的過程中電壓波動的寬度(下文中，將其稱為"變化寬度(22)")被重置 為初始變化寬度(22),其中觸發(fā)器控制電路2通過后面將要描述的變化調(diào) 節(jié)來輸出所述變化寬度(22)。在觸發(fā)器控制電路2執(zhí)行穩(wěn)定操作時，與襯 底電壓(2)的電壓波動相比，初始變化寬度(22)被設(shè)置得足夠高。為了 探測在這種狀態(tài)下的維持誤差，期望值比較器電路6控制電路模塊1,使得 在足夠低的頻率下實施電路模塊1的信號處理操作，其中所述頻率大大低于 電路模塊1中所需的操作頻率。
接著，在步驟S32中，期望值比較器電路6比較期望值。在這里，期望 值比較是與上述期望值比較相似的處理。當期望值比較器電路6確定輸出端 Douta和Doutb的輸出值不同于期望值時，轉(zhuǎn)向步驟S33，并且使用變化寬 度(22)的因子將村底電壓(2)改變成負向。另一方面，當期望值比較器 電路6確定輸出端Douta和Doutb的輸出值與期望值相同時，轉(zhuǎn)向步驟S34， 并且使用變化寬度(22)的因子將村底電壓(2)改變成正向。在控制的第 一階段，變化寬度(22)變?yōu)槌跏甲兓瘜挾?22)。
接著，在步驟S35中，確定在步驟S33和S34的處理中使用的變化寬 度(22)是否小于或等于預(yù)定值(22)。在這里，預(yù)定值(22)表示用來確 定變化寬度(22)是否收斂的參考值，結(jié)果進行了村底電壓(2)的調(diào)節(jié)， 然后穩(wěn)定了襯底電壓(2)
在步驟S35中，當確定變量寬度(22)不是小于或等于預(yù)定值(22)時， 則在步驟S36中將變化寬度(22)改變成所述值的一半。
反復(fù)執(zhí)行所述期望值比較流程，直到變化寬度(22)變得小于或等于預(yù) 定值(22)。因此，將村底電壓(2)設(shè)置為不發(fā)生維持誤差的最佳值。 (b-2)優(yōu)化組合電路控制電路3襯底電壓的處理，以避免設(shè)置誤差
接著，在步驟S37中，觸發(fā)器控制電路2、組合電路控制電路3和時鐘 緩沖器控制電路4輸出的電源電壓和村底電壓被設(shè)置為由上述處理(b-l) 決定的值(襯底電壓(2))。此外，在控制襯底電壓(下文中，將其稱為
"襯底電壓(3)，，)的過程中電壓波動的寬度(下文中，將其稱為"變化 寬度(32)")被重置為初始變化寬度(32)，其中組合電路控制電路3通 過后面將要描述的變化調(diào)節(jié)來輸出所述變化寬度(32)。另外，在組合電路 控制電路3執(zhí)行穩(wěn)定操作時，與襯底電壓(3)的電壓波動相比，初始變化 寬度(32)被設(shè)置為足夠高的值。為了探測這種狀態(tài)下的設(shè)置誤差，期望值 比較器電路6控制電路模塊1，使得在與電路模塊1中需要的操作頻率相等 的頻率下，實施電路模塊1的信號處理操作。
接著，在步驟S38中，期望值比較器電路6比較期望值。在這里，期望 值比較是與上述期望值比較相似的處理。當期望值比較器電路6確定輸出端 Douta和Doutb的輸出值不同于期望值時，轉(zhuǎn)向步驟S39，并且使用變化寬 度(32)的因子將襯底電壓(3)改變成正向。另一方面，當期望值比較器 電路6確定輸出端Douta和Doutb的輸出值與期望值相同時，轉(zhuǎn)向步驟S40， 并且使用變化寬度(32)的因子將襯底電壓(3)改變成負向。在控制的第 一階段，變化寬度(32)變?yōu)槌跏甲兓瘜挾?32)。
接著，在步驟S41中，確定在步驟S39和S40的處理中使用的變化寬 度(32)是否小于或等于預(yù)定值(32)。在這里，預(yù)定值(32)表示用來確 定變化寬度(32)是否收斂的參考值，結(jié)果進行了村底電壓(3)的調(diào)節(jié)， 然后穩(wěn)定了襯底電壓(3)。
在步驟S41中，當確定變量寬度(32)不是小于或等于預(yù)定值(32)時， 則在步驟S42中將變化寬度(32)改變成所述值的一半。
反復(fù)執(zhí)行所述期望值比較流程，直到變化寬度(32)變得小于或等于預(yù) 定值(32)。因此，將襯底電壓(3)設(shè)置為在所需操作頻率不發(fā)生設(shè)置誤 差的最佳值。
(b-3)接著，在步驟S43中，觸發(fā)器控制電路2、組合電路控制電路3 和時鐘緩沖器控制電路4輸出的電源電壓和襯底電壓被設(shè)置為由上述處理 (b-l)至(b-2)決定的襯底電壓。在這種情況下，在低于電路模塊l中所 需操作頻率的頻率下，實施電路模塊1的信號處理操作。
接著，在步驟S44中，期望值比較器電路6比較期望值。在這里，期望 值比較是與上述期望值比較相似的處理。當期望值比較器電路6確定輸出端 Douta和Doutb的輸出值不同于期望值時，重復(fù)流程(b-l)至(b-2)。
由此決定的襯底電壓的值被存儲在非易失性存儲器等中，所述存儲器包 括在觸發(fā)器控制電路2、組合電路控制電路3和時鐘緩沖器控制電路4中， 然后觸發(fā)器控制電路2、組合電路控制電路3和時鐘緩沖器控制電路4從所 述非易失性存儲器等中讀取所需電源電壓，并將其施加到的實際操作中的電 路模塊1。
另外，即使在非易失性存儲器被布置在每個控制電路外部的情況下，其 中存儲了村底電壓決定值的非易失性存儲器等也可以實現(xiàn)相似的效果。此 外，當存在半導(dǎo)體集成電路中所需要的多個操作頻率時，重復(fù)過程(b-2)， 分別決定的值被存儲在非易失性存儲器等中，并且根據(jù)每個操作頻率提供電 源電壓和襯底電壓。另外，所述襯底電壓的決定流程是一個示例，即使使用 其它流程來決定襯底電壓，也可以實現(xiàn)相似的效果。 (c)電源電壓和村底電壓的優(yōu)化
圖4是決定在圖l所示結(jié)構(gòu)的半導(dǎo)體集成電路中觸發(fā)器控制電路2和組 合電路控制電路3中供給的電源電壓和村底電壓的處理流程圖。
(c-l)優(yōu)化觸發(fā)器控制電路2電源電壓和襯底電壓的處理，以避免維 持誤差
首先，在步驟S51中，在將觸發(fā)器控制電路2、組合電路控制電路3和 時鐘緩沖器控制電路4輸出的電源電壓設(shè)置為使用過程中固有的標準值之 后，這些電路2、 3和4輸出襯底電壓0，即與電源電壓相同的電壓值，作 為村底電壓。此外，在控制電源電壓(下文中，將其稱為"電源電壓(2)") 和襯底電壓(下文中，將其稱為"襯底電壓(2)")的過程中電壓波動的 寬度(下文中，將其稱為"變化寬度(23)")被重置為初始變化寬度(23)， 其中觸發(fā)器控制電路2通過后面將要描述的變化調(diào)節(jié)來輸出所述變化寬度 (23)。在觸發(fā)器控制電路2穩(wěn)定操作的情況下，與電源電壓(2)和襯底
電壓(2)的電壓波動相比，初始變化寬度(23)被設(shè)置為足夠高的值。為 了探測在這種狀態(tài)下的維持誤差，期望值比較器電路6控制電路模塊1,使 得在足夠低的頻率下實施電路模塊1的信號處理操作，其中所述頻率大大低 于電路模塊1中所需的操作頻率。
接著，在步驟S52中，期望值比較器電路6比較期望值。在這里，期望 值比較是與上述期望值比較相似的處理。當期望值比較器電路6確定輸出端 Douta和Doutb的輸出值不同于期望值時，轉(zhuǎn)向步驟S53，并且使用變化寬 度(23)的因子將電源電壓(2)和襯底電壓(2)改變成負向。另一方面， 當期望值比較器電路6確定輸出端Douta和Doutb的輸出值與期望值相同時， 轉(zhuǎn)向步驟S54，并且使用變化寬度(23)的因子將電源電壓(2)和襯底電壓 (2)改變成正向。
接著，在步驟S55中，確定在步驟S53和S54的處理中使用的變化寬 度(23)是否小于或等于預(yù)定值(23)。在這里，預(yù)定值(23)表示用來確 定變化寬度(23)是否收斂的參考值，結(jié)果進行了電源電壓(2)和襯底電 壓(2)的調(diào)節(jié)，然后穩(wěn)定了電源電壓(2)和襯底電壓(2)
在步驟S55中，當確定變量寬度(23)不是小于或等于預(yù)定值(23)時， 則在步驟S56中將變化寬度(23)改變成所述值的一半。
反復(fù)執(zhí)行所述期望值比較流程，直到變化寬度(23)變得小于或等于預(yù) 定值(23)。因此，將電源電壓(2)和襯底電壓(2)設(shè)置為不發(fā)生維持誤 差的最佳值。
另外，優(yōu)選地按如下方式控制電源電壓(2 )和襯底電壓(2 )。即，由 于唯一地決定了工作電流和泄漏電流的總量被最小化的關(guān)系，所以電源電壓 (2)和村底電壓(2)被控制來滿足這一關(guān)系(所述總量被最小化的關(guān)系)。 (c-2)優(yōu)化組合電路控制電路3電源電壓和襯底電壓的處理，以避免 設(shè)置誤差
接著，在步驟S57中，觸發(fā)器控制電路2、組合電路控制電路3和時鐘 緩沖器控制電路4輸出的電源電壓和村底電壓被設(shè)置為由上述處理(c-l)
決定的值(電源電壓(2)和襯底電壓(2))。此外，在控制電源電壓(下 文中，將其稱為"電源電壓(3)")和村底電壓(下文中，將其稱為"襯 底電壓(3)")的過程中電壓波動的寬度(下文中，將其稱為"變化寬度
(33)")被重置為初始變化寬度(33),其中組合電路控制電路3通過后 面將要描述的變化調(diào)節(jié)來輸出所述變化寬度(33)。另外，在組合電路控制 電路3穩(wěn)定操作的情況下，與電源電壓(3)和襯底電壓(3)的電壓波動相 比，初始變化寬度(33)被設(shè)置為足夠高的值。在這種狀態(tài)下，期望值比較 器電路6控制電路模塊1，使得在與電路模塊1中所需操作頻率相等的頻率 下，實施電路模塊1的信號處理操作。
接著，在步驟S58中，期望值比較器電路6比較期望值。在這里，期望 值比較是與上述期望值比較相似的處理。當期望值比較器電路6確定輸出端 Douta和Doutb的輸出值不同于期望值時，轉(zhuǎn)向步驟S59,并且使用變化寬 度(33)的因子將電源電壓(3)和襯底電壓(3)改變成正向。另一方面， 當期望值比較器電路6確定輸出端Douta和Doutb的輸出值與期望值相同時， 轉(zhuǎn)向步驟S60,并且使用變化寬度(33)的因子將電源電壓(3)和襯底電壓
(3)改變成負向。在控制的第一階段，變化寬度(33)變?yōu)槌跏甲兓瘜挾?br> (33)。
接著，在步驟S61中，確定在步驟S59和S60的處理中使用的變化寬 度(33)是否小于或等于預(yù)定值(33)。在這里，預(yù)定值(33)表示用來確 定變化寬度(33)是否收斂的參考值，結(jié)果進行了電源電壓(3)的調(diào)節(jié)， 然后穩(wěn)定了電源電壓(3)。
在步驟S61中，當確定變量寬度(33)不是小于或等于預(yù)定值(33)時， 則在步驟S62中將變化寬度(33)改變成所述值的一半。
反復(fù)執(zhí)行所述期望值比較流程，直到變化寬度(33)變得小于或等于預(yù) 定值(33)。因此，將電源電壓(3)和襯底電壓(3)設(shè)置為在所需操作頻 率不發(fā)生設(shè)置誤差的最佳值。
(c-3)接著，在步驟S63中，觸發(fā)器控制電路2、組合電路控制電路3
和時鐘緩沖器控制電路4輸出的電源電壓和襯底電壓被設(shè)置為由上述處理
(c-l)至(c-2)決定的電源電壓和村底電壓。在這種情況下，期望值比較 器電路6控制電路模塊1,使得在低于電路模塊1所需操作頻率的頻率下， 實施電路模塊1的信號處理操作。
接著，在步驟S64中，期望值比較器電路6比較期望值。在這里，期望 值比較是與上述期望值比較相似的處理。當期望值比較器電路6確定輸出端 Douta和Doutb的輸出值不同于期望值時，重復(fù)流程(c-l)至(c-2)。
由此決定的電源電壓和襯底電壓的值被存儲在非易失性存儲器等中，所 述存儲器包括在觸發(fā)器控制電路2、組合電路控制電路3和時鐘緩沖器控制 電路4中，然后觸發(fā)器控制電路2、組合電路控制電路3和時鐘緩沖器控制 電路4從所述非易失性存儲器等中讀取所需電源電壓，并將其施加到的實際 操作中的電路模塊1。
另外，即使在非易失性存儲器被布置在每個控制電路外部的情況下，其 中存儲了所述決定值的非易失性存儲器等也可以實現(xiàn)相似的效果。此外，當 存在半導(dǎo)體集成電路中所需要的多個操作頻率時，重復(fù)過程(b-2)，分別
決定的值被存儲在非易失性存儲器等中，并且根據(jù)每個操作頻率提供電源電 壓和村底電壓。另外，由于在觸發(fā)器電路FFa、 FFb和FFc與組合電路5之 間通過具有不同電壓幅度的信號來連接，所以優(yōu)選地在這些不同電壓幅度之 間連接電平移動器。此外，所述電源電壓和襯底電壓的決定流程是一個示例， 并且即使使用其它流程來決定電源電壓和襯底電壓，也可以實現(xiàn)相似的效 果。
圖5是具有圖1中所示配置的電路模塊1的布局構(gòu)造圖。電路模塊1包 括多個電路行，所述多個電路行包括第一電路行l(wèi)a、第二電路行l(wèi)b和第三 電游4亍lc。在所述多個電路行中，觸發(fā)器電鴻4皮布置在第一電^各行l(wèi)a中， 組合電路被布置在第二電路行l(wèi)b中，而時鐘緩沖器被布置在第三電路行l(wèi)c 中。如上所述，可以通過這樣布置電路元件，即其中在每個電路行中設(shè)置相 同的電源電壓和襯底電壓，來使用最佳布線連接電源和襯底，這使得電阻降
低，并且使得布線資源最小化。
第二實施例
接下來，在半導(dǎo)體集成電路真正工作的情況下，在所描述的第二實施例
中，以如下配置實施本發(fā)明，其中觸發(fā)器電路FFa、 FFb以及FFc和組合電 路5的延遲時間隨著溫度和電壓的變化以及處理中的降級而改變。如圖6所 示，該半導(dǎo)體集成電路配備有電路模塊1、觸發(fā)器控制電路2、組合電路控 制電路3、時鐘緩沖器控制電路4和溫度探測電路7。溫度探測電路7探測 溫度，并根據(jù)探測信號控制觸發(fā)器控制電路2和組合電路控制電路3。
在半導(dǎo)體集成電路運行時溫度變化的情況下，晶體管的閾電壓以及延遲
時間歸因于布線變化。為了防止半導(dǎo)體集成電路由于這種溫度變化引起的假 信號，預(yù)先創(chuàng)建了溫度變化與電源電壓和襯底電壓之間的關(guān)系式。然后，根 據(jù)溫度的變化，基于上述關(guān)系式控制觸發(fā)器電路2和組合電路控制電路3的 電源電壓和襯底電壓中的一個或者兩個。
例如，對于半導(dǎo)體集成電路來說，當使用延遲隨溫度的升高而增長的工 藝構(gòu)造半導(dǎo)體集成電路時，如果溫度升高，很可能發(fā)生設(shè)置誤差。因此，可 以根據(jù)溫度的升高通過實施下列一或兩種方法來降低延遲時間，從而避免設(shè) 置誤差
——提高觸發(fā)器控制電路2和組合電路控制電路3的電源電壓；和
——改變這些電路2和3的襯底電壓，從而轉(zhuǎn)變到正向。
另一方面，如果溫度降低，很可能發(fā)生維持誤差。因此，可以根據(jù)溫度
的偏差量通過實施下列 一或兩種方法來增加延遲時間，從而避免維持"i吳差 ——降低觸發(fā)器控制電路2和組合電路控制電路3的電源電壓；和 ——改變這些電路2和3的襯底電壓，從而轉(zhuǎn)變到負向。另外，即使溫
度探測電路7被布置在半導(dǎo)體集成電路的外部，也可以實現(xiàn)相似的效果。
第三實施例
如圖7所示，半導(dǎo)體集成電路配備有電路模塊1、觸發(fā)器控制電路2、 組合電路控制電路3、時鐘緩沖器控制電路4和電壓探測電路8。電壓探測 電路8在探測電壓之后，根據(jù)探測信號控制觸發(fā)器控制電路2和組合電路控 制電路3。在下文中對此進行詳細說明。
如果在半導(dǎo)體集成電路運行時電壓變化，晶體管的閾電壓以及延遲時間 歸因于布線變化。預(yù)先創(chuàng)建了表示電壓變化與電源電壓和襯底電壓之間關(guān)系 式的表，使得不會發(fā)生由于這種電壓變化引起的半導(dǎo)體集成電路的誤操作。 然后，使用上述表，根據(jù)對電壓變化量的參考結(jié)果，控制下列電壓中的一個 或者兩個
——電^各2和3的電源電壓；和
——電路2和3的襯底電壓。
例如，對于半導(dǎo)體集成電路來說，如果電壓降低，很可能發(fā)生設(shè)置誤差。 那么，可以根據(jù)電壓的降低量，通過采取下列方法來降低延遲時間，/人而避 免設(shè)置誤差
——改變觸發(fā)器控制電路2和組合電路控制電路3的襯底電壓，從而轉(zhuǎn) 變到正向。
另一方面，如果電壓升高，很可能發(fā)生維持誤差。那么，可以根據(jù)電壓 的升高量，通過實施下列方法來增加延遲時間，從而避免維持誤差
——改變觸發(fā)器控制電路2和組合電路控制電路3的襯底電壓，從而轉(zhuǎn) 變到負向。另外，即使在電壓探測電路8被布置在半導(dǎo)體集成電路的外部時， 也可以實現(xiàn)相似的效果。
第四實施例
如圖8所示，半導(dǎo)體集成電路配備有電路模塊1、觸發(fā)器控制電路2、 組合電路控制電路3、時鐘緩沖器控制電路4和監(jiān)控電路9a和9b。監(jiān)控電 路9a和9b由單個晶體管組成，監(jiān)控電路9a的電源電壓和村底電壓由觸發(fā) 器控制電路2供給，而監(jiān)控電路9b的電源電壓和襯底電壓由組合電路控制 電路3供給。
當發(fā)生電壓波動和溫度波動時，監(jiān)控電路9a和9b (單個晶體管)的輸 出值(電流等)改變。那么，可以通過使此時的飽和電流恒定來控制由于電
壓波動和溫度波動引起的延遲。例如，當探測到監(jiān)控電路9a的飽和電流下
降時，可以通過實施下列一種或兩種方法來降低延遲時間，從而避免設(shè)置誤
差
一_提高觸發(fā)器控制電路2的電源電壓；和 ——改變電路9a的襯底電壓，從而轉(zhuǎn)變到正向。
另一方面，當^:測到監(jiān)控電i 各9a的^^和電流上升時，可以通過實施下 列一種或兩種方法來增加延遲時間，從而避免設(shè)置誤差 一_降低觸發(fā)器控制電路2的電源電壓；和
——改變電路9a的襯底電壓，從而轉(zhuǎn)變到負向。另外，可以與此類似 地控制監(jiān)控電路9b和組合電路控制電^各3 。
第五實施例
如圖9所示，半導(dǎo)體集成電路配備有電路模塊1、觸發(fā)器控制電路2、 組合電路控制電路3、時鐘緩沖器控制電路4和復(fù)制電路10a和10b。其中 維持限制值為最嚴格的一或多個路徑被布置在復(fù)制電路10a中。其中設(shè)置限 制值為最嚴格的一或多個^各徑-故布置在復(fù)制電路10b中。復(fù)制電路10a的電 源電壓和襯底電壓通過觸發(fā)器控制電路2供給，而復(fù)制電路10b的電源電壓 和襯底電壓通過組合電路控制電路3供給。
當發(fā)生電壓波動和溫度波動時，復(fù)制電路10a和10b的延遲時間改變。 那么，可以通過使該延遲時間恒定來控制電壓波動和溫度波動影響。例如， 當探測到復(fù)制電路10a的延遲時間增加時，可以通過實施下列一種或兩種方 法來降低延遲時間，從而避免設(shè)置誤差
——提高觸發(fā)器控制電路2的電源電壓；和
——改變電路10a的襯底電壓，從而轉(zhuǎn)變到正向。
另一方面，當探測到復(fù)制電路10a的延遲時間降低時，可以通過實施下 列一種或兩種方法來增加延遲時間，從而避免設(shè)置誤差
——降低觸發(fā)器控制電路2的電源電壓；和
— 一改變電路10a的襯底電壓，從而轉(zhuǎn)變到負向。另外，可以與此類似
地控制復(fù)制電路10b和組合電路控制電路3。
第六實施例
如圖10所示，半導(dǎo)體集成電路配備有電路模塊1、觸發(fā)器控制電路2、 組合電路控制電路3、時鐘緩沖器控制電路4和停止信號生成電路11。停止 信號生成電路11是生成用來停止電路模塊1操作的控制信號的電路。當該 控制信號變?yōu)橛行r，電路模塊l中的時鐘停止，并變?yōu)橛|發(fā)器電路的值被 維持的狀態(tài)。為了減少這種狀態(tài)下由于晶體管泄漏電流引起的電流消耗，可 以通過實施下列電樞電壓控制來減少觸發(fā)器電路的泄漏電流
——將觸發(fā)器控制電路2的電源電壓維持為與工作狀態(tài)相同的電位； ——將組合電路控制電路3的電源電壓和時鐘緩沖器控制電路4的電源 電壓維持為地電位；和
——改變觸發(fā)器控制電路2的襯底電壓，從而轉(zhuǎn)變到負向。 因此，能夠在操作的停止狀態(tài)實現(xiàn)低的功率消耗。另外，即使在停止信 號生成電路11被布置在半導(dǎo)體集成電路的外部時，也可以實現(xiàn)相似的效果。
第七實施例
圖11A示出了作為包括根據(jù)本發(fā)明的半導(dǎo)體集成電路的通信設(shè)備例子 的移動電話20的概貌。移動電話20包括基帶LSI 21和應(yīng)用LSI 22?；鶐?LSI 21和應(yīng)用LSI 22是具有本發(fā)明技術(shù)內(nèi)容的半導(dǎo)體集成電路。由于可以 以低于傳統(tǒng)功率消耗的功率消耗來操作該半導(dǎo)體集成電路，所以也可以以低 的功率消耗來操作基帶LSI 21、應(yīng)用LSI 22和包括它們的移動電話20。進 一步，對于包括在移動電話20中的除了基帶LSI 21和應(yīng)用LSI22之外的半 導(dǎo)體集成電路，通過與此類似地構(gòu)造包括在上述半導(dǎo)體集成電路中的邏輯電 ^各，可以實現(xiàn)與上述效果相似的效果。
另外，這種通信設(shè)備不限于移動電話。例如，除此之外，也包含執(zhí)行數(shù) 據(jù)傳輸?shù)耐ㄐ畔到y(tǒng)中的發(fā)射機和接收機、以及調(diào)制解調(diào)器設(shè)備等。通過如此 配置，可以對所有通信設(shè)備實現(xiàn)減少電源消耗的效果，無論是電纜還是無線、 光通信還是電通信，也無論是數(shù)字方法還是模擬方法。
圖11B示出了作為包括根據(jù)本發(fā)明的半導(dǎo)體集成電路的信息播放器例
子的光盤設(shè)備30的概貌。光盤設(shè)備30包括媒體信號處理LSI 31和誤差校 正/伺服處理LSI32,所述媒體信號處理LSI 31處理從光盤讀取的信號，所 述誤差校正/伺服處理LSI 32執(zhí)行信號的誤差校正和光學(xué)拾取的伺服控制。 媒體信號處理LSI 31和誤差校正/伺服處理LSI 32是具有本發(fā)明技術(shù)內(nèi)容的 半導(dǎo)體集成電路。由于可以以低于傳統(tǒng)功率消耗的功率消耗來操作該半導(dǎo)體 集成電路，所以也可以以低的功率消耗來操作媒體信號處理LSI31、誤差校 正/伺服處理LSI 32以及包括媒體信號處理LSI 31和誤差校正/伺服處理LSI 32的光盤設(shè)備30。進一步，對于包括在光盤設(shè)備30中的除了媒體信號處理 LSI 31和誤差校正/祠服處理LSI 32之外的半導(dǎo)體集成電路，通過采取與包 括在相關(guān)半導(dǎo)體集成電路中的邏輯電路相似的配置，可以實現(xiàn)與上述效果相 似的效果。
另外，這種通信設(shè)備不限于光盤設(shè)備。例如，除此之外，也包含具有嵌 入式磁盤的視頻再現(xiàn)裝置、具有作為介質(zhì)的半導(dǎo)體存儲器的信息記錄播放器 及類似設(shè)備，以及等等。通過如此配置，可以對所有信息播放器(可以包括 信息記錄功能)實現(xiàn)減少功率消耗的效果，無論記錄信息的是何種類型的媒 體。
圖11C示出了作為包括根據(jù)本發(fā)明的半導(dǎo)體集成電路的視頻顯示單元 例子的電視接收機40的概貌。電視接收機40包括視頻/音頻處理LSI 41和 顯示/聲音源控制LSI 42,所述視頻/音頻處理LSI 41處理視頻信號和音頻信 號，所述顯示/聲音源控制LSI42控制諸如顯示屏和揚聲器的設(shè)備。視頻/音 頻處理LSI 41和顯示/聲音源控制LSI 42是具有本發(fā)明技術(shù)內(nèi)容的半導(dǎo)體集 成電路。由于可以以低于傳統(tǒng)功率消耗的功率消耗來操作該半導(dǎo)體集成電 路，所以也可以以低的功率消耗來操作視頻/音頻處理LSI 41、顯示/聲音源 控制LSI 42以及包括視頻/音頻處理LSI 41和顯示/聲音源控制LSI 42的電 視接收機40。進一步，對于包括在電視接收機40中的除了視頻/音頻處理 LSI 41和顯示/聲音源控制LSI 42之外的任意半導(dǎo)體集成電路，通過采取與
包括在相關(guān)半導(dǎo)體集成電路中的邏輯電路相似的配置，可以實現(xiàn)與上述效果 相似的效果。
另外，這種視頻播放器不限于電視接收機。例如，除此之外，也包含顯 示通過電通信線路傳送的流數(shù)據(jù)的裝置。通過如此配置，可以對所有視頻顯 示單元實現(xiàn)減少功率消耗的效果，而不管傳送信息的方法。
圖11D示出了作為包括根據(jù)本發(fā)明的半導(dǎo)體集成電路的電子裝置例子 的數(shù)字照相機50的概貌。數(shù)字照相機50包括信號處理LSI 51,所述信號處 理LSI 51是具有本發(fā)明技術(shù)內(nèi)容的半導(dǎo)體集成電路。由于可以以低于傳統(tǒng) 功率消耗的功率消耗來操作根據(jù)本發(fā)明的半導(dǎo)體集成電路，所以也可以以低 的功率消耗來操作信號處理LSI 51以及包括信號處理LSI 51的數(shù)字照相機 50。進一步，對于包括在數(shù)字照相機50中的除了信號處理LSI51之外的半 導(dǎo)體集成電路，通過采取與包括在相關(guān)半導(dǎo)體集成電路中的邏輯電路相似的 配置，可以實現(xiàn)與上述效果相似的效果。
另外，這種電子裝置不限于數(shù)字照相機。例如，除此之外，也包含包括 諸如各種傳感器設(shè)備和電子計算機等半導(dǎo)體集成電路的通用裝置。通過如此 配置，可以對所有電子裝置實現(xiàn)減少功率消耗的效果。
圖UE示出了包括本發(fā)明半導(dǎo)體集成電路的電子控制器、以及作為包括 所述電子控制器的可移動體例子的汽車60的概貌。汽車60包括電子控制器 61。所述電子控制器61是具有本發(fā)明技術(shù)內(nèi)容的半導(dǎo)體集成電路，并且包 括傳輸控制LSI 62，該傳輸控制LSI 62用于控制汽車60的引擎和傳輸?shù)取?此外，汽車60包括導(dǎo)航裝置63。該導(dǎo)航裝置63還包括導(dǎo)航LSI 64,該導(dǎo) 航LSI 64是與電子控制器61 —樣具有本發(fā)明技術(shù)內(nèi)容的半導(dǎo)體集成電路。
由于可以以低于傳統(tǒng)功率消耗的功率消耗來操作根據(jù)本發(fā)明的半導(dǎo)體 集成電路，所以也可以以低的功率消耗來才喿作傳輸控制LSI 62以及包括傳 輸控制LSI 62的電子控制器61。與此相似，也可以以低的功率消耗來操作 導(dǎo)航LSI64以及包括導(dǎo)航LSI64的導(dǎo)航裝置63。進一步，對于包括在電子 控制器61中的除了傳輸控制LSI61之外的半導(dǎo)體集成電路，通過采取與包
括在相關(guān)半導(dǎo)體集成電路中的邏輯電路相似的配置，可以實現(xiàn)與上述效果相
似的效果。對于導(dǎo)航裝置63,也可以相似地描述。那么，通過減少電子控 制器61中的功率消耗，可以減少汽車60中的功率消耗。
另外，這種電子控制器不限于控制上述引擎和傳輸?shù)目刂破鳌＠?，?此之外，也包含包括諸如馬達控制設(shè)備等用于控制功率源的半導(dǎo)體集成電路 的通用裝置。通過如此配置，可以對電子控制器實現(xiàn)減少功率消耗的效果。
另外，這種包括根據(jù)本發(fā)明的半導(dǎo)體集成電路的移動體不限于汽車。例 如，除此之外，也包含包括用于控制作為功率源的引擎和馬達的電子控制器 的、諸如火車和飛才幾等通用裝置。通過如此配置，可以對所有移動體實現(xiàn)減 少功率消耗的效果。另外，本發(fā)明不限于上述實施例，當然可以在不背離所
述內(nèi)容的范圍內(nèi)進行各種修改。
盡管詳細地說明了關(guān)于本發(fā)明的最優(yōu)選的具體示例，但是只要不與本發(fā) 明后面權(quán)利要求的精神和范圍相矛盾，優(yōu)選實施例各部分的組合和排列可以 變化多樣。
權(quán)利要求
1、一種半導(dǎo)體集成電路，包括一或多個觸發(fā)器電路；一或多個組合電路，其連接至所述觸發(fā)器電路；一或多個時鐘緩沖器，用于向所述觸發(fā)器電路提供時鐘；和控制電路，用于相互獨立地控制所述觸發(fā)器電路的延遲時間和所述組合電路的延遲時間。
2、 根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路，其中 當在比時鐘頻率足夠低的頻率操作所述觸發(fā)器電路和組合電路的狀態(tài)下操作結(jié)果與期望值不同時，所述控制電路控制所述觸發(fā)器電路的延遲時 間，使得相關(guān)延遲時間變長。
3、 根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路，其中 當在時鐘頻率操作所述觸發(fā)器電路和組合電路的狀態(tài)下操作結(jié)果與期望值不同時，所述控制電路控制所述觸發(fā)器電路的延遲時間，使得相關(guān)延遲 時間變短。
4、 根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路，其中 所述控制電路基于襯底電壓控制來控制所述延遲時間。
5、 根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路，其中 所述控制電路基于電源電壓控制來控制所述延遲時間。
6、 根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路，進一步包括 互相平行并順序布置的第一電路行、第二電路行和第三電路行，其中 所述觸發(fā)器電路布置在第一電路行中； 所述組合電路布置在第二電路行中；并且 所述時鐘緩沖器布置在第三電路行中。
7、 根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路，進一步包括 溫度探測電路，用于依據(jù)相關(guān)半導(dǎo)體集成電路中電路溫度的變化，調(diào)節(jié)所述控制電路。
8、 根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路，進一步包括 電壓探測電路，用于依據(jù)相關(guān)半導(dǎo)體集成電路中的電壓變化量，調(diào)節(jié)所述控制電路。
9、 根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路，進一步包括 監(jiān)控電路，用于調(diào)節(jié)所述控制電路，使得相關(guān)半導(dǎo)體集成電路的電流量恒定。
10、 根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路，進一步包括 復(fù)制電路，用于調(diào)節(jié)所述控制電路，使得相關(guān)半導(dǎo)體集成電路的延遲時間恒定。
11、 根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路，進一步包括 停止信號生成電路，用于控制所述控制電路，使得在所述觸發(fā)器電路變?yōu)椴僮魍Ｖ沟臓顟B(tài)時，將負襯底電壓施加到相關(guān)觸發(fā)器電路。
12、 根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路，進一步包括 停止信號生成電路，用于控制所述控制電路，使得在所述組合電路和時鐘緩沖器變?yōu)椴僮魍Ｖ沟臓顟B(tài)時，將地電位施加到相關(guān)組合電路的電源電壓 和相關(guān)時鐘緩沖器的電源電壓。
13、 一種包括基帶LSI的通信設(shè)備，其中相關(guān)基帶LSI由根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路構(gòu)成。
14、 一種包括信號處理LSI的信息再現(xiàn)裝置，所述信號處理LSI用于處 理從記錄介質(zhì)讀取的信號，其中相關(guān)信號處理LSI由根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路構(gòu)成。
15、 一種包括信號處理LSI的視頻顯示裝置，所述信號處理LSI用于處 理包括視頻信號的信號，其中相關(guān)信號處理LSI由根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路構(gòu)成。
16、 一種包括信號處理LSI的電子裝置，所述信號處理LSI用于處理輸 入信號中的信號，其中相關(guān)信號處理LSI由根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路構(gòu)成。
17、 一種包括控制LSI的電子控制裝置，所述控制LSI用于處理控制控 制目標的控制信號中的信號，其中相關(guān)控制LSI由根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路構(gòu)成。
18、 一種包括電子控制裝置的可移動體，所述電子控制裝置用于控制驅(qū) 動系統(tǒng)，其中相關(guān)電子控制裝置由根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路構(gòu)成。
全文摘要
一或多個組合電路連接至一或多個觸發(fā)器電路。一或多個時鐘緩沖器向所述觸發(fā)器電路提供時鐘?？刂齐娐废嗷オ毩⒌乜刂扑鲇|發(fā)器電路的延遲時間和所述組合電路的延遲時間。
文檔編號H03K17/14GK101114831SQ20071013633
公開日2008年1月30日 申請日期2007年7月24日 優(yōu)先權(quán)日2006年7月25日
發(fā)明者和田享 申請人:松下電器產(chǎn)業(yè)株式會社