技術(shù)編號：7511013
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明涉及半導體集成電路，具體而言，涉及對由于加工偏差造成的影響進行控制的技術(shù)，所述加工偏差在多個MOSFET之間隨機地產(chǎn)生并且在 微制造中變得明顯。背景技術(shù)近年來，基于半導體集成電路設(shè)備制造中微加工的優(yōu)點，在制造半導體 集成電路設(shè)備的加工中，MOSFET的溝道長度已經(jīng)低于0.1微米級。除了加 工中的這種小型化以外，基于環(huán)境溫度的特征偏差和加工偏差變得明顯。另 一方面，針對上述情況出現(xiàn)了下列報告。亦即，作為控制上述特征偏差的技術(shù)，如日本公開專利文件(日本專...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
該類技術(shù)注重原理思路，無完整電路圖，適合研究學習。