專利名稱：包括輸出電路的半導(dǎo)體集成電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種具有用于輸出平衡信號(hào)的輸出電路的半導(dǎo)體集成電路。
背景技術(shù)：
目前，根據(jù)標(biāo)準(zhǔn)定義了用于將信號(hào)從集成電路傳輸?shù)搅硪患呻娐返妮敵鲭娐返妮敵鲭娖健Ｒ话銓?shí)例包括PECL(偽射極耦合邏輯)和LADS(低電壓差分信號(hào))，并且新近包括PCI-express(外設(shè)部件互連-)、XAUI(10吉比特附加裝置接口)、Infini Band和Serial-ATA。圖4示出了典型接口電平的規(guī)格。如從圖4顯而易見的，這些接口電平彼此不兼容。例如，將PECL接口電平的規(guī)格與圖4中的LVDS接口電平的規(guī)格相比，PECL的輸出電平(VOH、VOL)是從電源電壓降低某個(gè)值的電壓，而LVDS的輸出電平(VOH、VOL)是和電源電壓變化無關(guān)的電壓。
因此，通常根據(jù)適合于每個(gè)標(biāo)準(zhǔn)的接口電平的不同電路形式來配置輸出電路。這些接口的每一個(gè)都具有不能通過其它接口獲得的特性，例如低功耗。因此，為了不同目的使用不同的接口，存在許多具有不同接口電平的系統(tǒng)器件，而這些器件具有相似的功能。結(jié)果，需要不同接口電平之間的傳輸和接收。這樣的實(shí)例包括光發(fā)送器模塊的電輸入/輸出接口。
通常，PECL或LVDS接口已經(jīng)成為光發(fā)送器模塊的電輸入/輸出接口的主流，并以許多方式廣泛地用于ASSP(應(yīng)用專用標(biāo)準(zhǔn)產(chǎn)品)。為了將信號(hào)轉(zhuǎn)換成PECL和LVDS之間的接口電平以作為DC耦合接口，通常使用利用了外部終端電阻的電平。在下文，示出了一個(gè)實(shí)例。
圖1示出了電平轉(zhuǎn)換方法的典型實(shí)例的電路結(jié)構(gòu)。在圖1中，LVDS接口中輸出電路40的輸出被轉(zhuǎn)換成PECL接口電平并輸出至接收器50。LVDS接口輸出電路40具有作為差分對(duì)的N溝道晶體管41和42、電流源43、具有電阻值RL的負(fù)載電阻46和47以及電平控制器48。差分信號(hào)(INA、INB)被提供給該差分對(duì)的N溝道晶體管41和42的柵極，并且如圖4所示的LVDS電平的信號(hào)從輸出端子OUTA和OUTB輸出。
輸出電路40的輸出通過具有電阻51至53和55至57的電平轉(zhuǎn)換電路轉(zhuǎn)換成PECL接口電平，并提供給接收器50。具有電阻值R1的電阻51、具有電阻值R2的電阻52和具有電阻R3的電阻53串聯(lián)連接在電源電壓VDD2和地GND之間。輸出端子OUTB連接至電阻52和電阻53的連接節(jié)點(diǎn)。PECL電平的信號(hào)從電阻51和電阻52的連接節(jié)點(diǎn)ROUTB輸出。對(duì)稱地，具有電阻值R1的電阻55、具有電阻值R2的電阻56和具有電阻值R3的電阻57串聯(lián)連接在電壓電源VDD2和地GND之間。輸出端子OUTA連接至電阻56和電阻57的連接節(jié)點(diǎn)。PECL電平的信號(hào)從電阻55和電阻56的連接節(jié)點(diǎn)ROUTA輸出。
假設(shè)輸出節(jié)點(diǎn)ROUTA和ROUTB的“H”電平輸出電壓為VOH，輸出節(jié)點(diǎn)ROUTA和ROUTB的“L”電平輸出電壓為VOL，以及幅度，也就是，輸出信號(hào)的差分輸出電壓為VOD，則可以根據(jù)以下等式(1-1)至(1-3)獲得每個(gè)電壓。利用電源電壓VDD，VDD1＝VDD2＝VDD。VOH＝VDD×(R2+R3)/(R1+R2+R3)+RL×I1×R1/{2×(R1+R2)}(1-1)VOL＝VDD×(R2+R3)/(R1+R2+R3)-RL×I1×R1/{2×(R1+R2)}(1-2)VOD＝RL×I1×R1/(R1+R2)(1-3)通過正確地選擇電阻51至53、55至57，可以轉(zhuǎn)換該電平以在某種程度上對(duì)應(yīng)于PECL接口。然而，如可從圖4明白的，LVDS接口的信號(hào)是具有1.2V的共用電壓和與電源電壓無關(guān)的固定電壓的信號(hào)。相反，PECL接口的信號(hào)是具有相對(duì)電壓的信號(hào)，其電平隨電源電壓而變化。在圖1中的電阻劃分的電平轉(zhuǎn)換電路中，如由等式(1-1)和(1-2)表示，輸出電壓VOH和VOL根據(jù)電源電壓VDD的電阻劃分比而變化。因此，輸出電壓VOH和VOL滿足PECL接口的幅度標(biāo)準(zhǔn)(VOD)，但不滿足輸出電平(VOH、VOL)的標(biāo)準(zhǔn)，除非電阻值R1、R2和R3依據(jù)電源電壓VDD改變。
圖2示出了用于將PECL接口轉(zhuǎn)換成LVDS接口的電路的實(shí)例。PECL接口的輸出電路60具有作為差分對(duì)的晶體管61和62、電流源63、輸出晶體管65和66以及負(fù)載電阻67和68。差分信號(hào)(INA、INB)被提供給晶體管61和62的基極，且圖4中的PECL電平的信號(hào)從輸出端子OUTA和OUTB輸出。
輸出電路60的輸出通過具有電阻71、72、74和75的電平轉(zhuǎn)換電路轉(zhuǎn)換成LVDS電平的輸出，并且該轉(zhuǎn)換輸出被提供給接收器70。具有電阻值R1的電阻71和具有電阻值R2的電阻72串聯(lián)連接在輸出端子OUTA和地GND之間。LVDS電平的信號(hào)從電阻71和電阻72的連接節(jié)點(diǎn)ROUTA輸出。對(duì)稱地，具有電阻值R1的電阻74和具有電阻值R2的電阻75串聯(lián)連接在輸出端子OUTB和地GND之間。LVDS電平的信號(hào)從電阻74和電阻75的連接節(jié)點(diǎn)ROUTB輸出。
假定從輸出節(jié)點(diǎn)ROUTA和ROUTB輸出的平衡信號(hào)的共用電壓是VCM，以及幅度，也就是，輸出信號(hào)的差分輸出電壓為VOD，則可以根據(jù)以下等式(2-1)和(2-2)獲得每個(gè)電壓VCM＝(VCC1-RL×I1/2-VF)×R2/(R1+R2)(2-1)VOD＝RL×I1×R2/(R1+R2)(2-2)這里，VF是晶體管65和66的基極-發(fā)射極電壓。在該實(shí)例中，執(zhí)行與參考圖1所描述的電平轉(zhuǎn)換相反的轉(zhuǎn)換。通過根據(jù)等式(2-2)正確地選擇電阻值R1和R2，可以滿足LVDS幅度標(biāo)準(zhǔn)(VOD)。然而，如由等式(2-1)表示的，根據(jù)電源電壓VCC1的改變，輸出共用電壓VCM根據(jù)電阻劃分比而變化。因此，電平轉(zhuǎn)換電路不滿足輸出共用電壓VCM的標(biāo)準(zhǔn)，除非電阻值R1和R2根據(jù)電源電壓VCC1的改變而改變。
一些接口沒有使用任何的外部終端電阻。例如，如圖3所示，典型實(shí)例是PCI-express接口。PCI-express接口的輸出電路80具有作為差分對(duì)的N溝道晶體管81和82、電流源83和負(fù)載電阻86、87和88。差分信號(hào)(INA、INB)被提供給N溝道晶體管81和82的柵極，且PCI-express接口電平的信號(hào)分別從N溝道晶體管81和82的漏極和負(fù)載電阻86和87的連接節(jié)點(diǎn)(OUTA、OUTB)輸出。輸出電路80的輸出通過具有電阻值RE的終端電阻91端接并提供給接收器90。
PCI-express接口標(biāo)準(zhǔn)僅定義了輸出幅度(VOD)。當(dāng)輸出電路80用于PECL接口的接收器90時(shí)，可調(diào)節(jié)具有電阻值RD的電阻88，以對(duì)應(yīng)于PECL接口的“H”電平輸出電壓VOH和“L”電平輸出電壓VOL?？梢愿鶕?jù)以下等式(3-1)至(3-3)得到輸出端子OUTA和OUTB的輸出電平VOH和VOL以及幅度VODVOH＝VDD1-{RL×RL/(2×RL+RE)+RD)}×I1(3-1)VOL＝VDD1-{RL×(RL+RE)/(2×RL+RE)+RD}×I1(3-2)VOD＝I1×RL×RE/(2×RL+RE) (3-3)等式(3-3)具有一種解決方案，其滿足與電源電壓無關(guān)的PECL接口和LVDS接口的幅度標(biāo)準(zhǔn)(VOD)。如由等式(3-1)和等式(3-2)表示的，基于輸出電路80的電阻86至88和接收器90的終端電阻91(電阻值RE)來確定輸出端子OUTA和OUTB的輸出電平VOH和VOL。當(dāng)在半導(dǎo)體集成電路中與晶體管等一起制造輸出電路80的電阻86至88時(shí)，電阻的電阻值具有相對(duì)大的制造變化。通常，認(rèn)為在半導(dǎo)體集成電路中電阻的電阻值具有大約-20％至+20％的制造變化。因此，當(dāng)在接收側(cè)上的上述電阻值和終端電阻91的電阻值之間存在失配時(shí)，不能滿足PECL接口的標(biāo)準(zhǔn)、LVDS接口的輸出電平VOH和VOL和共用電壓VCM的標(biāo)準(zhǔn)。例如，為了滿足PECL接口的輸出電平VOH和VOL的標(biāo)準(zhǔn)，電阻值的制造變化需要落在-10％和+10％之間。因此，利用PCI-express接口的輸出電路滿足PECL或LVDS接口的輸出電平VOH和VOL的標(biāo)準(zhǔn)、或共用電壓VCM的標(biāo)準(zhǔn)是很難的。
如上所述，輸出電路中的負(fù)載電阻(電阻值RL)和電流源(電流值I1)具有沖突特性變量(變化)。例如，當(dāng)由于制造變化而導(dǎo)致負(fù)載電阻的電阻值RL增加1.2倍時(shí)，相反地，電流源的電流值I1降低了1/1.2倍。因此，當(dāng)差分輸出端子(OUTA和OUTB)處于打開狀態(tài)時(shí)，也就是說，什么都沒有連接至輸出端子，在上述情況下由負(fù)載電阻和電流源產(chǎn)生的幅度保持不變。
然而，PECL接口的輸出電平標(biāo)準(zhǔn)與電源電壓相關(guān)聯(lián)，并且LVDS接口的輸出電平標(biāo)準(zhǔn)相對(duì)于地電壓固定，其具有相沖突的特性。當(dāng)通過具有插入在電流源和地之間的外部電阻的電平轉(zhuǎn)換電路對(duì)這種輸出電路的輸出電平進(jìn)行轉(zhuǎn)換時(shí)，相對(duì)于電源電壓依據(jù)電阻劃分比確定輸出電平。因此，不能滿足該標(biāo)準(zhǔn)，除非根據(jù)使用環(huán)境為每個(gè)接口和每個(gè)電源電壓而調(diào)節(jié)電阻值。
當(dāng)在半導(dǎo)體集成電路中建立的電阻用作輸出電路的負(fù)載電阻時(shí)，電阻值由于制造變化而顯著地變化。根據(jù)接收側(cè)上的負(fù)載電阻和終端電阻的偏離比來確定輸出電路的輸出電平。為此，當(dāng)負(fù)載電阻由于制造變化而改變并且沒有與接收側(cè)上的終端電阻值相匹配時(shí)，不能滿足該接口的標(biāo)準(zhǔn)。尤其是在具有輸出電平的窄容許范圍的PECL接口中，難以滿足該標(biāo)準(zhǔn)。
圖5概述了在上述一般常規(guī)輸出電路中的電平轉(zhuǎn)換的兼容性。在圖5中，圓圈表示包括通過外部電阻等的電平轉(zhuǎn)換或電流流動(dòng)的切換實(shí)現(xiàn)的有效性。
日本特開專利公布(JP-P2003-152522A)公開了不使用上述電平轉(zhuǎn)換的方法而用于在PECL和LVDS之間轉(zhuǎn)換的電路。在日本特開專利公布(JP-P2003-152522A)中公開的輸出電路具有包括第一輸出端口的第一輸出區(qū)和包括第二輸出端口的第二輸出區(qū)。配置第一和第二輸出區(qū)以根據(jù)第一外部控制信號(hào)匹配第一傳輸模式并產(chǎn)生第一和第二輸出端口的第一輸出特性。配置第一和第二輸出區(qū)以根據(jù)第二外部控制信號(hào)匹配第二傳輸模式，并在第一和第二輸出端口中產(chǎn)生第二輸出特性。第一傳輸模式是正ECL(PECL)標(biāo)準(zhǔn)，第二傳輸模式是低壓差分信號(hào)傳輸(LVDS)標(biāo)準(zhǔn)。第一和第二輸出區(qū)的每一個(gè)都包括可開關(guān)的電流源，用于供給根據(jù)所選外部控制信號(hào)從各個(gè)端口中的多個(gè)預(yù)定電流中選擇的電流。

發(fā)明內(nèi)容
本發(fā)明提供了一種包括輸出電路的半導(dǎo)體集成電路，該輸出電路可以輸出符合每個(gè)標(biāo)準(zhǔn)的信號(hào)。
在本發(fā)明的一個(gè)實(shí)施例中，一種輸出電路包括配置以放大輸入的差分信號(hào)的差分部分；配置以提供電流給差分部分的電流源部分；與差分部分連接的負(fù)載電阻部分；和配置以基于提供給控制單元的信號(hào)設(shè)置來自電流源部分的電流值和負(fù)載電阻部分的電阻值。輸出電路將差分信號(hào)轉(zhuǎn)換成不同于差分信號(hào)的接口電平的輸出信號(hào)，并平衡傳輸輸出信號(hào)。
以該方式，本發(fā)明提供了一種輸出電路和半導(dǎo)體集成電路，其可以輸出不同接口電平的輸出信號(hào)。對(duì)于具有通常使用的不同輸出電平的接口例如LVPECL和LVDS以及新近使用的高速串行接口例如PCI-express和XAUI，可以輸出符合每個(gè)標(biāo)準(zhǔn)的電平。


從結(jié)合附圖的某些優(yōu)選實(shí)施例的以下描述，本發(fā)明的以上和其它目的、優(yōu)點(diǎn)和特征將變得更加顯而易見，其中圖1是示出常規(guī)的電平轉(zhuǎn)換電路(LVDS-PECL)的電路圖；圖2是示出常規(guī)的電平轉(zhuǎn)換電路(PECL-LVDS)的電路圖；圖3是示出不使用外部終端電阻的接口的電路圖；圖4是示出典型接口的規(guī)格的圖；圖5是示出每個(gè)接口電路的可比性的圖；圖6是根據(jù)本發(fā)明實(shí)施例的輸出電路的電路圖；圖7是示出根據(jù)本發(fā)明實(shí)施例的在輸出電路中的基準(zhǔn)電流源部分的電路圖；圖8是示出根據(jù)本發(fā)明實(shí)施例的輸出電路(PECL)的操作的電路圖；圖9是示出根據(jù)本發(fā)明實(shí)施例的輸出電路(LVDS)的操作的電路圖；和圖10是示出根據(jù)本發(fā)明實(shí)施例的輸出電路(AC耦合的IF)的操作的電路圖。
具體實(shí)施例方式
在下文，將參考附圖詳細(xì)地描述本發(fā)明的輸出電路。
圖6是示出根據(jù)本發(fā)明實(shí)施例的輸出電路結(jié)構(gòu)的電路圖。參考圖6，本發(fā)明的輸出電路10具有差分輸出部分11、電平檢測(cè)部分12、電流源部分，其包括基準(zhǔn)電流源部分13和電流校正部分14、電平生成部分15、電阻部分，其包括內(nèi)部電阻部分16和外部電阻部分17和控制部分19。舉例說明接收部分20作為接收側(cè)的電路。接收部分20具有接收電路22和終端電阻23，并接收從輸出電路10輸出的信號(hào)。終端電阻23的電阻值RE通常為100Ω。
差分輸出部分11具有作為差分對(duì)的N溝道晶體管111和112和分別級(jí)聯(lián)連接至N溝道晶體管111和112的N溝道晶體管113和114。N溝道晶體管113和114具有比N溝道晶體管111和112的柵極氧化膜更厚的柵極氧化膜。固定的偏壓被提供給N溝道晶體管113和114的柵極，以補(bǔ)償該差分對(duì)的N溝道晶體管111和112的擊穿電壓。當(dāng)N溝道晶體管111和112的擊穿電壓不存在問題時(shí)，可省略N溝道晶體管113和114。差分輸入信號(hào)(INA-INB)的信號(hào)被提供給N溝道晶體管111和112的柵極。N溝道晶體管111和112的源極彼此連接并連接至作為電流源部分的基準(zhǔn)電流源部分13和電流校正部分14。
電流源部分具有基準(zhǔn)電流源部分13和電流校正部分14，并控制流到N溝道晶體管111和112的電流?；鶞?zhǔn)電流源部分13控制電流穩(wěn)定地流到作為差分對(duì)的N溝道晶體管111和112。在圖6中，通過將適當(dāng)?shù)墓潭ㄆ珘篍施加到N溝道晶體管130來提供基準(zhǔn)電流。然而，如圖7所示，基準(zhǔn)電流可從多個(gè)電流源提供。
在圖7中，基準(zhǔn)電流源部分13具有電流源136、N溝道晶體管131、132和133和開關(guān)電路134。N溝道晶體管131、132和133用作電流鏡電路，并通過利用從電流源136提供的電流作為基準(zhǔn)，通過開關(guān)電路134控制電流。例如，當(dāng)N溝道晶體管131、132和133具有相同特性，并通過開關(guān)電路134將N溝道晶體管133設(shè)置到ON態(tài)時(shí)，與流過N溝道晶體管131的電流具有相同值的電流流過N溝道晶體管132和133。因此，基準(zhǔn)電流源部分13使兩倍于從電流源136提供的電流流動(dòng)。當(dāng)N溝道晶體管133通過開關(guān)電路134設(shè)置到OFF態(tài)時(shí)，與流過N溝道晶體管131的電流具有相同值的電流流過N溝道晶體管132。因此，基準(zhǔn)電流源部分13提供與從電流源136提供的電流具有相同值的電流?？梢酝ㄟ^添加晶體管或調(diào)節(jié)晶體管的特性來設(shè)置從基準(zhǔn)電流源部分13提供的電流，以適應(yīng)于各個(gè)接口。
電流校正部分14具有包括差分放大器的N溝道晶體管141和電平確定電路142。電平確定電路142對(duì)由電平檢測(cè)部分12檢測(cè)的輸出信號(hào)的電平與由電平生成部分15產(chǎn)生的接口信號(hào)的期望基準(zhǔn)輸出電平進(jìn)行比較，并控制流過N溝道晶體管141的電流。因此，控制輸出信號(hào)的電平使其等于由電平生成部分15產(chǎn)生的基準(zhǔn)輸出電平?；谟煽刂撇糠?9的控制使電流校正部分14無效。
電平檢測(cè)部分12具有電阻值RM的電阻121和122。電阻121和122串聯(lián)連接在輸出端子OUTA和OUTB之間。從電阻121和電阻122的連接節(jié)點(diǎn)獲得電平檢測(cè)部分12的輸出。也就是說，電平檢測(cè)部分12輸出該輸出信號(hào)的中間電平。具有幾十千歐姆電阻值RM的電阻用作電平檢測(cè)部分12的電阻121和122。
電平生成部分15具有電流值I2的電流源154和155、具有電阻值RS1的電阻151、具有電阻值RS2的電阻152和開關(guān)電路158。電阻151和電流源154串聯(lián)連接在電源電壓VDD和地GND之間。從電阻151和電流源154的連接節(jié)點(diǎn)獲得比電源電壓VDD低某個(gè)值的電壓作為PECL接口的輸出電平。電流源155和電阻152串聯(lián)連接在電源電壓VDD和地GND之間。從電流源155和電阻152的連接節(jié)點(diǎn)獲得比GND高某個(gè)值的電壓作為L(zhǎng)VDS輸出電平。開關(guān)電路158轉(zhuǎn)換以基于控制部分19的控制來選擇這些產(chǎn)生的電壓中的一個(gè)，并將所選的電壓提供給電流校正部分14。
電阻部分包括內(nèi)部電阻部分16和外部電阻部分17。內(nèi)部電阻部分16具有電阻值RL的電阻161和162和P溝道晶體管165和166。電阻161插入在輸出端子OUTB和電源電壓VDD之間，并且通過P溝道晶體管165控制電阻161和電源電壓VDD之間的連接。電阻162插入在輸出端子OUTA和電源電壓VDD之間，并且通過P溝道晶體管166控制電阻162和電源電壓VDD之間的連接?；诳刂撇糠?9的控制，P溝道晶體管165和166將電阻161和162連接到電源電壓VDD或從電源電壓VDD斷開。外部電阻部分17具有電阻值RT(通常，50歐姆)的電阻171和172和具有電阻值RC的電阻173。電阻171和172串聯(lián)連接在輸出端子OUTA和OUTB之間。電阻173插入在電阻171和電阻172的連接節(jié)點(diǎn)與電源電壓VDD之間。當(dāng)內(nèi)部電阻部分16的終端電阻的電阻值的精度較低或流動(dòng)電流值較大時(shí)，在半導(dǎo)體集成電路外部提供外部電阻部分17。因此，當(dāng)需要提供外部電阻時(shí)，可以僅提供外部電阻部分17。
控制部分19基于施加到外部端子S1至S3的電壓電平而生成控制信號(hào)以控制每個(gè)部分。將用于指定接口性質(zhì)以從輸出電路10輸出的信號(hào)施加到外部端子S1至S3。也就是說，控制部分19控制從基準(zhǔn)電流源部分13流出的電流的值，并控制電流是否被電流校正部分14校正。控制部分19選擇由電平生成部分15產(chǎn)生的多個(gè)基準(zhǔn)電平中的一個(gè)，并將選擇的基準(zhǔn)電平提供到電流校正部分14或停止該提供。此外，控制部分19控制是否使用內(nèi)部電阻部分16。
接下來，將描述輸出電路10的操作。首先，將參考圖8描述輸出電路10輸出PECL接口的信號(hào)的情況。將電壓信號(hào)施加到輸出電路10的外部端子S1至S3以選擇PECL接口。因此，當(dāng)輸出電路操作為PECL接口輸出電路時(shí)，與該操作無關(guān)的電路部分由虛線表示(未示出控制電路19和外部端子S1至S3)，如圖8所示?？刂齐娐?9將內(nèi)部電阻部分16設(shè)置為打開狀態(tài)，并使用外部電阻部分17作為負(fù)載電阻。此外，控制電路19控制電平生成部分15的開關(guān)電路158，以選擇電阻151和電流源154的連接節(jié)點(diǎn)的電壓，并將所選的電壓提供給電流校正部分14。也就是說，電平生成部分15生成比電源電壓VDD低預(yù)定電平的電壓，并輸出生成的電壓，其中該電源電壓VDD表示PECL接口的輸出電平。
通過使用電阻173對(duì)從輸出端子OUTA和OUTB輸出的PECL接口的輸出電平進(jìn)行調(diào)節(jié)。在該電路中，根據(jù)以下等式(4-1)計(jì)算電阻173的電阻值RC。
RC＝RT×RE×{VDD-(VOH+VOL)/2-VOD}/{(2×RT+RE)×VOD}(4-1)因此，在等式(4-1)中，通過用PECL接口標(biāo)準(zhǔn)的VOH、VOL、VOD的中心值代替電壓VOH、VOL、VOD，以及還使用作為電源電壓VDD施加到輸出電路10的電源電壓的中心值代替，可以得到電阻值RC。用通常阻抗匹配的電阻的中心值代替電阻值RT和電阻值RE。
假定從電流源部分提供的電流的電流值為I，也就是說，當(dāng)基準(zhǔn)電流源部分13和電流校正部分14使具有電流值I的電流流動(dòng)，則根據(jù)以下等式(4-2)、(4-3)和(4-4)計(jì)算輸出電平VOH和VOL和幅度VOD。
VOH＝VDD-{RT×RT/(2×RT+RE)+RC}×I (4-2)VOL＝VDD-{RT×(RT+RE)/(2×RT+RE)+RC}×I(4-3)VOD＝I×RT×RE/(2×RT+RE) (4-4)如由上述等式可以理解，由于基準(zhǔn)電流源部分13使固定值的電流流動(dòng)，所以可以通過對(duì)電流校正部分14從電流源部分提供的電流值進(jìn)行控制，從而控制輸出電平VOH、VOL和幅度VOD。換句話說，電流校正部分14校正由N溝道晶體管141從電流源部分提供的電流，以便使電平檢測(cè)部分12檢測(cè)的電壓值，也就是說，在電阻121和電阻122的連接節(jié)點(diǎn)處的電壓值等于電平生成部分15輸出的電壓值。由此，基于由電平生成部分15產(chǎn)生的基準(zhǔn)電平，輸出電平VOH和VOL和幅度VOD等于PECL接口的信號(hào)電平。因此，通過電阻值和電壓值的上述設(shè)置和校正操作，輸出電路10可以輸出具有PCEL接口的輸出電平的信號(hào)。
應(yīng)當(dāng)注意，電阻173的電阻值RC優(yōu)選設(shè)置為18歐姆，用于在輸出電路10的結(jié)構(gòu)中滿足圖4中的PECL接口的輸出電平。該電阻值是所指定的通常使用的E24系列的電阻值。
接下來，將參考圖9描述輸出電路10輸出LVDS接口的信號(hào)的情形。電壓信號(hào)施加到輸出電路10的外部端子S1至S3以選擇LVDS接口。如圖9所示，與LVDS接口的輸出電路的操作無關(guān)的電路部分由虛線表示(未示出控制電路19和外部端子S1至S3)。
控制電路19將內(nèi)部電阻部分16設(shè)置為打開狀態(tài)，并使用外部電阻部分17作為負(fù)載電阻。此外，控制電路19對(duì)電平生成部分15的開關(guān)電路158進(jìn)行控制，以選擇電阻155和電流源152的連接節(jié)點(diǎn)的電壓，并將該電壓提供給電流校正部分14。也就是說，電平生成部分15產(chǎn)生比地GND高預(yù)定電壓的電壓，并輸出該產(chǎn)生的電壓，其中所述地GND表示LVDS接口的輸出電平。通過使用電阻173對(duì)從輸出端子OUTA和OUTB輸出的LVDS接口的輸出電平進(jìn)行調(diào)節(jié)。在該電路中，根據(jù)以下等式(5-1)計(jì)算電阻173的電阻值RC。
RC＝RT×RE×(VDD-VCM-VOD)/{(2×RT+RE)×VOD}(5-1)因此，在等式(5-1)中，通過用LVDS接口標(biāo)準(zhǔn)的VCM和VOD的中心值代替電壓VCM和VOD，以及隨后替換作為電源電壓施加到輸出電路10的電源電壓的中心值，可以得到電阻值RC。使用用于阻抗匹配的電阻的中心值代替電阻值RT和電阻值RE。假定電流源部分使具有電流值I的電流流動(dòng)，則根據(jù)以下等式(5-2)和(5-3)計(jì)算幅度VOD和共用電壓VCM。
VOD＝I×RT×RE/(2×RT+RE) (5-2)VCM＝VDD-{RL×RL/(2RL+RE)+RD}×I(5-3)
如由上述等式明白的，由于基準(zhǔn)電流源部分13提供固定值的電流，所以通過控制由電流校正部分14從電流源部分提供的電流的值，可以控制幅度VOD和共用電壓VCM以對(duì)應(yīng)于由電平生成部分15產(chǎn)生的中心值。換句話說，電流校正部分14校正由N溝道晶體管141從電流源部分流動(dòng)的電流，以便使得由電平檢測(cè)部分12檢測(cè)的電壓值，也就是說，在電阻121和電阻122的連接節(jié)點(diǎn)處的電壓值等于電平生成部分15輸出的電壓值。由此，基于電平生成部分15產(chǎn)生的基準(zhǔn)電平，共用電壓VCM和幅度VOD等于LVDS接口的信號(hào)電平。因此，通過電阻值和電壓值的上述設(shè)置和校正操作，輸出電路10可以輸出LVDS接口的輸出電平的信號(hào)。
應(yīng)當(dāng)注意，電阻173的電阻值RC優(yōu)選設(shè)置為130歐姆，用于在輸出電路10的結(jié)構(gòu)中滿足圖4中的LVDS接口的輸出電平。該電阻值是所指定的用于通常使用的E24系統(tǒng)的電阻值。
接下來，將參考圖10描述輸出電路10輸出AC耦合接口例如XAUI的信號(hào)的情形。在這里，舉例說明了PCI-express的接口。將電壓信號(hào)施加到輸出電路10的外部端子S1至S3，以選擇PCI-express接口。如圖10所示，與用于PCI-express接口的輸出電路的操作無關(guān)的電路部分由虛線表示(未示出控制電路19和外部端子S1至S3)。
由于AC耦合接口，接收部分20通過具有電容器的AC連接部分30連接至輸出電路10。在AC耦合接口的情形下，僅需要滿足幅度標(biāo)準(zhǔn)。因此，控制電路19使電平生成部分15和電流校正部分14無效，并且僅操作電流源部分的基準(zhǔn)電流源部分13。作為負(fù)載電阻，使用內(nèi)部電阻部分16，而不使用外部電阻部分17。當(dāng)AC連接部分30具有足夠的電容時(shí)，可以根據(jù)以下等式計(jì)算幅度VOD。
VOD＝I×RL×RE/(2×RL+RE)(6-1)
可設(shè)置基準(zhǔn)電流源部分13的電流值I和內(nèi)部電阻部分16的電阻值RL，以使得幅度VOD滿足PCI-express接口的幅度標(biāo)準(zhǔn)。通過上述設(shè)置，輸出電路10可以輸出PCI-express接口的信號(hào)。
如上所述，比較了三種典型接口標(biāo)準(zhǔn)的輸出電路10與常規(guī)輸出電路的可比性，在所有的接口標(biāo)準(zhǔn)中輸出電路10的性能優(yōu)于常規(guī)輸出電路的性能。在本實(shí)施例中，已描述了三種典型的接口。然而，本發(fā)明的輸出電路還可以應(yīng)用到其它平衡的傳輸接口。
由于電流源部分對(duì)流過用于調(diào)節(jié)輸出電路的匹配電平而連接的電阻的電流進(jìn)行了控制，輸出電路可以滿足各種接口標(biāo)準(zhǔn)。此外，由于可以根據(jù)每個(gè)接口標(biāo)準(zhǔn)的信號(hào)電平、輸入/輸出電路的終端電阻來計(jì)算電平調(diào)節(jié)電阻的電阻值，以及控制電源電壓和輸出電平的中心值以對(duì)應(yīng)于中心值，所以輸出電路可以滿足各種接口標(biāo)準(zhǔn)。也就是說，輸出電路10可以輸出對(duì)應(yīng)于DC耦合接口(例如PECL和LVDS)和AC耦合接口(例如PCI-express)的信號(hào)。在PECL接口和LVDS接口的情形下，可以僅通過調(diào)節(jié)電平調(diào)節(jié)電阻173的電阻值從而輸出所希望的接口電平的輸出信號(hào)，而無需改變外部電阻部分17的結(jié)構(gòu)。也就是說，沒有改變阻抗匹配電阻(電阻171和172)的電阻值。
在本實(shí)施例中，輸出電路10包括外部電阻部分17。這是因?yàn)樯鲜鼋涌诰哂凶杩蛊ヅ潆娮璧碾娮柚档南鄬?duì)嚴(yán)格的標(biāo)準(zhǔn)。如果可以制造滿足該標(biāo)準(zhǔn)的元件，則可在內(nèi)部、而不是在外部提供該電阻部分。在本實(shí)施例中，盡管在除了內(nèi)部電阻部分16之外的部分中，輸出電路10由N溝道晶體管組成，但當(dāng)電流源的極性相反時(shí)，輸出電路10可由P溝道晶體管組成。
如上所述，根據(jù)本發(fā)明，輸出電路可以將集成電路的信號(hào)傳輸?shù)綄儆谄渌呻娐返妮敵鲭娐?。在該情形下，通過利用在內(nèi)部或在外部配置的已知值的負(fù)載電阻，輸出電路可以輸出匹配的不同接口電平的信號(hào)，從而控制流過負(fù)載電阻的電流。在這里，可以在具有不同輸出電平的接口中輸出符合各個(gè)標(biāo)準(zhǔn)的接口電平，該具有不同的輸出電平的接口通常用在光發(fā)射器模塊的ASSP(應(yīng)用專用標(biāo)準(zhǔn)產(chǎn)品)以及高速串行接口例如PCI-express和最近新使用的XAUI中。
盡管以上已連同本發(fā)明的若干實(shí)施例描述了本發(fā)明，但本領(lǐng)域技術(shù)人員將明白，提供那些實(shí)施例僅用于說明本發(fā)明，并且不依靠解釋為限制意義上的所附加權(quán)利要求。
權(quán)利要求
1.一種輸出電路，包括差分部分，其被配置為放大輸入的差分信號(hào)的；電流源部分，其被配置為將電流提供給所述差分部分；與所述差分部分連接的負(fù)載電阻部分；和控制單元，其被配置為基于提供給所述控制單元的信號(hào)，對(duì)來自所述電流源部分的電流值和所述負(fù)載電阻部分的電阻值進(jìn)行設(shè)置，其中所述輸出電路將所述差分信號(hào)轉(zhuǎn)換成與所述差分信號(hào)不同的接口電平的輸出信號(hào)，并平衡傳輸所述輸出信號(hào)。
2.根據(jù)權(quán)利要求1的輸出電路，進(jìn)一步包括電平檢測(cè)部分，其被配置為檢測(cè)所述輸出信號(hào)的輸出電平，其中響應(yīng)于由所述電平檢測(cè)部分所檢測(cè)的輸出電平，所述電流源部分對(duì)提供給所述差分部分的電流進(jìn)行控制。
3.根據(jù)權(quán)利要求2的輸出電路，其中所述電平檢測(cè)部分包括串聯(lián)連接在2個(gè)節(jié)點(diǎn)之間的兩個(gè)電阻，從該節(jié)點(diǎn)輸出所述輸出信號(hào)，和所述輸出電平從所述兩個(gè)電阻的連接節(jié)點(diǎn)輸出。
4.根據(jù)權(quán)利要求2的輸出電路，其中所述電流源部分包括基準(zhǔn)電流源部分，其被配置為總是將恒定電流提供給所述差分部分；和電流校正部分，其被配置為響應(yīng)于來自所述電平檢測(cè)部分的所述輸出電平，對(duì)提供給所述差分部分的電流進(jìn)行控制。
5.根據(jù)權(quán)利要求4的輸出電路，其中所述電流校正部分包括電平確定電路，其被配置為比較所檢測(cè)的輸出電平和預(yù)定電平，從而輸出比較結(jié)果；和校正電流源，其被配置為基于來自所述電平確定電路的比較結(jié)果對(duì)提供給所述差分部分的電流進(jìn)行控制。
6.根據(jù)權(quán)利要求5的輸出電路，其中所述電平確定電路基于來自所述控制單元的控制信號(hào)停止比較結(jié)果的輸出，和所述校正電流源停止將電流提供給所述差分部分。
7.根據(jù)權(quán)利要求5的輸出電路，其中所述校正電流源包括晶體管，所述電平確定電路包括差分放大器，以及所述差分放大器的輸出與所述晶體管的柵極連接。
8.根據(jù)權(quán)利要求4的輸出電路，其中所述基準(zhǔn)電流源部分將多個(gè)預(yù)定電流值的一個(gè)輸出至所述差分部分，其中所述預(yù)定電流值是由所述控制單元確定的。
9.根據(jù)權(quán)利要求4的輸出電路，其中所述基準(zhǔn)電流源部分包括基準(zhǔn)電流源，其被配置為提供基準(zhǔn)電流；電流鏡電路，其包括多個(gè)晶體管；以及電流開關(guān)電路，其被配置為響應(yīng)于來自所述控制單元的控制信號(hào)，選擇所述多個(gè)晶體管中的至少一個(gè)。
10.根據(jù)權(quán)利要求4的輸出電路，進(jìn)一步包括電平生成部分，其被配置為產(chǎn)生多個(gè)預(yù)定電平，以及將所述多個(gè)電平中的一個(gè)輸出至所述電平確定電路，其中所述電平是響應(yīng)于來自所述控制單元的控制信號(hào)而確定的。
11.根據(jù)權(quán)利要求10的輸出電路，其中所述電平生成部分包括第一電平生成部分，包括第一電流源和第一電阻，并被配置為產(chǎn)生第一電平；第二電平生成部分，包括第二電流源和第二電阻，并被配置為產(chǎn)生第二電平；和電平開關(guān)電路，其被配置為將響應(yīng)于來自所述控制單元的控制信號(hào)而確定的所述第一和第二電平中的一個(gè)輸出至所述電平確定電路。
12.根據(jù)權(quán)利要求11的輸出電路，其中所述第一電平生成部分產(chǎn)生比電源電壓低預(yù)定電壓的電壓，以及所述第二電平生成部分產(chǎn)生比地電壓高預(yù)定電壓的電壓。
13.根據(jù)權(quán)利要求11的輸出電路，其中所述第一電阻一端連接至電源，而另一端通過所述第一電流源連接至地，以及所述第二電阻的一端連接至電源，而另一端通過所述第二電流源連接至電源。
14.根據(jù)權(quán)利要求1至13中任一項(xiàng)的輸出電路，其中所述差分部分包括第一和第二晶體管的對(duì)，它們的柵極被提供有所述差分信號(hào)。
15.根據(jù)權(quán)利要求14的輸出電路，其中所述差分部分進(jìn)一步包括與所述第一晶體管級(jí)聯(lián)連接的第三晶體管；和與所述第二晶體管級(jí)聯(lián)連接的第四晶體管，和所述第三和第四晶體管分別具有比所述第一和第二晶體管更厚的柵極氧化膜。
16.根據(jù)權(quán)利要求1至13中任一項(xiàng)的輸出電路，其中所述負(fù)載電阻部分包括第一電阻部分和第二電阻部分，和所述控制單元設(shè)置是否使用所述第一電阻部分和是否使用所述第二電阻部分。
17.根據(jù)權(quán)利要求16的輸出電路，其中所述第一電阻部分包括內(nèi)部電阻，其連接在輸出所述輸出信號(hào)的兩個(gè)輸出端子和電源之間；和晶體管，其配置在所述電源和所述內(nèi)部電阻之間，響應(yīng)于來自所述控制單元的控制信號(hào)而對(duì)其進(jìn)行控制。
18.根據(jù)權(quán)利要求16的輸出電路，其中所述第二電阻部分包括串聯(lián)連接在所述兩個(gè)輸出端子之間的兩個(gè)外部電阻；和連接在所述電源和所述內(nèi)部電阻的連接節(jié)點(diǎn)之間的外部調(diào)節(jié)電阻。
19.根據(jù)權(quán)利要求18的輸出電路，其中當(dāng)每個(gè)外部電阻的電阻值為RT、接收電路的終端電阻的電阻值為RE、電源電壓為VDD、所述輸出信號(hào)的幅度為VOD、和所述輸出信號(hào)的共用電壓為VCM時(shí)，根據(jù)以下等式計(jì)算所述外部調(diào)節(jié)電阻的電阻值RCRC＝RT×RE×(VDD-VCM-VOD)/{(2×RT+RE)×VOD}。
20.一種半導(dǎo)體集成電路，包括差分部分，其被配置為對(duì)輸入的差分信號(hào)進(jìn)行放大；電流源部分，其被配置為根據(jù)基準(zhǔn)電壓將電流提供給所述差分部分，該基準(zhǔn)電壓是基于將被應(yīng)用的接口標(biāo)準(zhǔn)而確定的；與所述差分部分連接的內(nèi)部負(fù)載電阻部分；與所述差分部分連接的外部負(fù)載電阻部分；和控制單元，基于向其施加的信號(hào)，被配置為設(shè)置來自所述電流源部分的電流值和所述負(fù)載電阻部分的電阻值，其中所述半導(dǎo)體集成電路將所述差分信號(hào)轉(zhuǎn)換成不同接口電平的輸出信號(hào)并平衡傳輸所述輸出信號(hào)。
全文摘要
一種輸出電路包括配置以放大輸入的差分信號(hào)的差分部分；配置以將電流提供給差分部分的電流源部分；與差分部分連接的負(fù)載電阻部分；和控制單元，配置該單元以基于施加到控制單元的信號(hào)設(shè)置來自電流源部分的電流值和負(fù)載電阻部分的電阻值。該輸出電路將差分信號(hào)轉(zhuǎn)換成與差分信號(hào)不同的接口電平的輸出信號(hào)，并平衡傳輸該輸出信號(hào)。
文檔編號(hào)H03K19/0175GK101083464SQ20071010883
公開日2007年12月5日 申請(qǐng)日期2007年5月31日 優(yōu)先權(quán)日2006年5月31日
發(fā)明者渡會(huì)誠(chéng)一 申請(qǐng)人:恩益禧電子股份有限公司