專(zhuān)利名稱(chēng)：振蕩電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明，涉及一種給半導(dǎo)體集成電路等提供安定信號(hào)的振蕩電路。
背景技術(shù)：
近年，半導(dǎo)體集成電路，由于生產(chǎn)工序的精細(xì)化，導(dǎo)致了工作電壓降低，所以由于干擾容易引起誤動(dòng)作。因此，就要求使私人用微型計(jì)算機(jī)等的半導(dǎo)體集成電路不易受干擾的影響。
另一方面，作為以前的振蕩電路，使用計(jì)數(shù)觸發(fā)器(toggle flip-flop)的能夠得到三角波振蕩輸出的振蕩電路已為所知。(參照專(zhuān)利公開(kāi)平5-226984號(hào)公報(bào))在此，說(shuō)明平5-226984號(hào)公報(bào)(平5＝1993年)所示那樣構(gòu)成的三角波振蕩電路。
電容器105，在開(kāi)關(guān)102處于關(guān)閉狀態(tài)時(shí)，由固定電源101產(chǎn)生的電流充電。
電容器105a，在開(kāi)關(guān)102a處于關(guān)閉狀態(tài)時(shí)，由固定電源101a產(chǎn)生的電流充電。
開(kāi)關(guān)102，在計(jì)數(shù)觸發(fā)器23的輸出信號(hào)Q為高電平時(shí)關(guān)閉，在低電平時(shí)開(kāi)啟。
開(kāi)關(guān)102a，在計(jì)數(shù)觸發(fā)器23的輸出信號(hào) 為高電平時(shí)關(guān)閉，在低電平時(shí)開(kāi)啟。
比較器21，當(dāng)電容器105的輸出電壓Vo變得比基準(zhǔn)電壓VR1高時(shí)，以及當(dāng)電容器105a的輸出電壓 變得比基準(zhǔn)電壓VR1高時(shí)，輸出高電平的輸出信號(hào)CM。
向計(jì)數(shù)觸發(fā)器23輸出高電平輸出信號(hào)CM的話(huà)，輸出信號(hào)Q、以及輸出信號(hào) 分別被反轉(zhuǎn)。
通過(guò)上述的構(gòu)成，開(kāi)關(guān)22處于接觸點(diǎn)f側(cè)的關(guān)閉狀態(tài)時(shí)，輸出信號(hào)CM、輸出信號(hào)Q、輸出信號(hào) 輸出電壓 以及輸出電壓Vo的波形，如圖專(zhuān)利公開(kāi)平5-226984號(hào)公報(bào)的圖3所示。(平5＝1993年)(發(fā)明所要解決的課題)然而，上述以前的振蕩電路中，由于干擾，輸出信號(hào)Q的周期非常容易不安定。例如，電容105被充電的時(shí)候，輸出電壓Vo由于干擾在標(biāo)準(zhǔn)電壓VR1前后變動(dòng)的情況下，由此使得輸出信號(hào)CM多次上升，而在這個(gè)期間計(jì)數(shù)觸發(fā)器23的輸出信號(hào)Q被反轉(zhuǎn)。圖9的例中，在時(shí)刻A到時(shí)刻B為止的間隔，輸出信號(hào)Q在沒(méi)有干擾的情況下一直會(huì)在低電平，然而在中途卻變成了高電平。其結(jié)果，輸出信號(hào)Q及輸出信號(hào) 的波形相位，從安定的周期波形相位偏離近半個(gè)周期。

發(fā)明內(nèi)容
本發(fā)明，是鑒于上述問(wèn)題點(diǎn)發(fā)明的。其目的在于提供一種即便是發(fā)生干擾的情況下提供安定周期的信號(hào)的振蕩電路。
(為解決課題的方法)為解決上述課題，本發(fā)明的實(shí)施方式的第一振蕩電路，包括由電源產(chǎn)生的電流充電，還有放電的第一及第二電容，比較相應(yīng)于上述第一電容中儲(chǔ)存的電荷量的第一電壓和第一標(biāo)準(zhǔn)電壓，輸出表示上述第一電壓到達(dá)第一標(biāo)準(zhǔn)電壓的第一信號(hào)的第一比較電路，比較相應(yīng)于上述第二電容中儲(chǔ)存的電荷量的第二電壓和第二標(biāo)準(zhǔn)電壓，輸出表示上述第二電壓到達(dá)第二標(biāo)準(zhǔn)電壓的第二信號(hào)的第二比較電路，上述第一信號(hào)和上述第二信號(hào)中由它們之一成為固定狀態(tài)，由它們的另外之一成為恢復(fù)狀態(tài)的RS觸發(fā)器電路，使上述第一電容，在上述RS觸發(fā)器電路為固定狀態(tài)時(shí)處于充電狀態(tài)，在上述RS觸發(fā)器電路為恢復(fù)狀態(tài)時(shí)處于放電狀態(tài)的第一充放電控制電路，使上述第二電容，在上述RS觸發(fā)器電路為恢復(fù)狀態(tài)時(shí)處于充電狀態(tài)，在上述RS觸發(fā)器電路為固定狀態(tài)時(shí)處于放電狀態(tài)的第二充放電控制電路，為特征。
根據(jù)第一振蕩電路，第一電壓及第二電壓之一，即便是因?yàn)楦蓴_在標(biāo)準(zhǔn)電壓前后變動(dòng)，RS觸發(fā)器電路的輸出的反轉(zhuǎn)次數(shù)，成為與沒(méi)有干擾的情況一樣。因此，RS觸發(fā)器電路能夠輸出安定的周期信號(hào)。
本發(fā)明的實(shí)施方式的第二振蕩電路，包括由電源產(chǎn)生的電流充電，還有放電的第一及第二電容，比較相應(yīng)于上述第一電容中儲(chǔ)存的電荷量的第一電壓和第一標(biāo)準(zhǔn)電壓，輸出表示上述第一電壓到達(dá)第一標(biāo)準(zhǔn)電壓的第一信號(hào)的第一比較電路，比較相應(yīng)于上述第二電容中儲(chǔ)存的電荷量的第二電壓和第二標(biāo)準(zhǔn)電壓，輸出表示上述第二電壓到達(dá)第二標(biāo)準(zhǔn)電壓的第二信號(hào)的第二比較電路，由上述第一比較電路輸出的上述第一信號(hào)而成為固定狀態(tài)，在固定狀態(tài)時(shí)由上述第二比較電路輸出的上述第二信號(hào)而成為恢復(fù)狀態(tài)的第一RS觸發(fā)器電路，由上述第二比較電路輸出的上述第二信號(hào)而成為固定狀態(tài)，在固定狀態(tài)時(shí)由上述第一比較電路輸出的上述第一信號(hào)而成為恢復(fù)狀態(tài)的第二RS觸發(fā)器電路，上述第一RS觸發(fā)器電路從恢復(fù)狀態(tài)轉(zhuǎn)變?yōu)楣潭顟B(tài)時(shí)，以及上述第二RS觸發(fā)器電路從恢復(fù)狀態(tài)轉(zhuǎn)變?yōu)楣潭顟B(tài)時(shí)反轉(zhuǎn)輸出的反轉(zhuǎn)觸發(fā)器電路，有選擇的轉(zhuǎn)換相應(yīng)于上述反轉(zhuǎn)觸發(fā)器電路的輸出，使上述第一電容充電的同時(shí)，還使上述第二電容放電的狀態(tài)，和使上述第一電容放電的同時(shí)，還使上述第二電容充電的狀態(tài)的充放電控制電路，為特征。
根據(jù)第二振蕩電路，第一電壓即便是因?yàn)楦蓴_在標(biāo)準(zhǔn)電壓前后變動(dòng)，第一RS觸發(fā)器電路的輸出的上升次數(shù)，成為與沒(méi)有干擾的情況一樣。同樣，第二電壓即便是因?yàn)楦蓴_在標(biāo)準(zhǔn)電壓前后變動(dòng)，第二RS觸發(fā)器電路的輸出的上升次數(shù)，成為與沒(méi)有干擾的情況一樣。因此，反轉(zhuǎn)觸發(fā)器電路能夠輸出安定的周期信號(hào)。
本發(fā)明的實(shí)施方式的第三振蕩電路，是在第二振蕩電路中，上述固定狀態(tài)，為輸出是高電平的狀態(tài)，
上述恢復(fù)狀態(tài)，為輸出是低電平的狀態(tài)，還包括當(dāng)上述第一RS觸發(fā)器電路的輸出上升時(shí)，輸出高電平的第一脈沖信號(hào)的第一單觸發(fā)電路，當(dāng)上述第二RS觸發(fā)器電路的輸出上升時(shí)，輸出高電平的第二脈沖信號(hào)的第二單觸發(fā)電路，輸出上述第一脈沖信號(hào)和上述第二脈沖信號(hào)的“或”的“或”電路，另外上述反轉(zhuǎn)觸發(fā)器電路，構(gòu)成為在上述“或”電路的上升邊緣，或下降邊緣反轉(zhuǎn)輸出，為特征。
本發(fā)明的實(shí)施方式的第四振蕩電路，在包括由電源產(chǎn)生的電流充電的第一電容，相應(yīng)于上述第一電容中儲(chǔ)存的電荷量的電壓，在由上述充電上升到第一標(biāo)準(zhǔn)電壓后下降到比上述第一標(biāo)準(zhǔn)電壓低的第二標(biāo)準(zhǔn)電壓為止的間隔中，輸出第一信號(hào)的第一比較電路，或由電源產(chǎn)生的電流放電的第一電容，相應(yīng)于上述第一電容中儲(chǔ)存的電荷量的電壓，在由上述充電下降到第一標(biāo)準(zhǔn)電壓后上升到比上述第一標(biāo)準(zhǔn)電壓高的第二標(biāo)準(zhǔn)電壓為止的間隔中，輸出第一信號(hào)的第一比較電路，中的一個(gè)的同時(shí)，還包括由電源產(chǎn)生的電流充電的第二電容，相應(yīng)于上述第二電容中儲(chǔ)存的電荷量的電壓，在由上述充電上升到第三標(biāo)準(zhǔn)電壓后下降到比上述第三標(biāo)準(zhǔn)電壓低的第四標(biāo)準(zhǔn)電壓為止的間隔中，輸出第二信號(hào)的第二比較電路，或由電源產(chǎn)生的電流放電的第二電容，相應(yīng)于上述第二電容中儲(chǔ)存的電荷量的電壓，在由上述充電下降到第三標(biāo)準(zhǔn)電壓后上升到比上述第三標(biāo)準(zhǔn)電壓高的第速標(biāo)準(zhǔn)電壓為止的間隔中，輸出第二信號(hào)的第二比較電路，中的一個(gè)的同時(shí)，還包括每當(dāng)輸出上述第一信號(hào)或第二信號(hào)時(shí)，反轉(zhuǎn)輸出的反轉(zhuǎn)觸發(fā)器電路，有選擇的轉(zhuǎn)換充電上述第一電容的同時(shí)，放電上述第二電容的狀態(tài)，和放電上述第一電容的同時(shí)，充電上述第二電容的狀態(tài)的充放電控制電路，為特征。
根據(jù)第四振蕩電路，即便是發(fā)生干擾，只要相應(yīng)于第一電容儲(chǔ)存的電荷量的電壓到達(dá)第二標(biāo)準(zhǔn)電壓，或相應(yīng)于第二電容儲(chǔ)存的電荷量的電壓沒(méi)有到達(dá)第四標(biāo)準(zhǔn)電壓，在反轉(zhuǎn)觸發(fā)器電路的輸出中就不會(huì)出現(xiàn)干擾的影響。因此，反轉(zhuǎn)觸發(fā)器電路能夠輸出安定周期的信號(hào)。
本發(fā)明的實(shí)施方式的第五振蕩電路，是在第一、第二、及第四的任何一項(xiàng)振蕩電路中，以上述第一及第二電容，由同一個(gè)電源產(chǎn)生的電流充電或者放電為特征。
根據(jù)第五振蕩電路，第一及第二電容由相等的電流充電或放電，所以可以得到重復(fù)比(Duty比)為50％的振蕩信號(hào)。
本發(fā)明的實(shí)施方式的第六振蕩電路，是在第一振蕩電路中，以上述第一及第二充放電控制電路，構(gòu)成為在充電時(shí)，使上述第一和第二電容的各自的一端連接在電源上，在放電時(shí)，使上述第一和第二電容的各自的兩端分離，為特征。
本發(fā)明的實(shí)施方式的第七振蕩電路，是在第二及第四的任何一項(xiàng)振蕩電路中，以上述充放電控制電路，使上述第一和第二電容，一端連接在電源上充電，使上述第一和第二電容，兩端分離放電，為特征。


圖1，是表示實(shí)施方式1所涉及的振蕩電路構(gòu)成的方框圖。
圖2，是表示實(shí)施方式1所涉及的第一充放電控制電路109和充放電控制電路110的構(gòu)成的方框圖。
圖3，是表示實(shí)施方式1所涉及的振蕩電路工作的脈沖圖。
圖4，是表示實(shí)施方式2所涉及的振蕩電路構(gòu)成的方框圖。
圖5，是表示實(shí)施方式2所涉及的單觸發(fā)電路204、205的構(gòu)成的方框圖。
圖6，是表示實(shí)施方式2所涉及的振蕩電路工作的脈沖圖。
圖7，是表示實(shí)施方式3所涉及的振蕩電路構(gòu)成的方框圖。
圖8，是表示實(shí)施方式3所涉及的振蕩電路工作的脈沖圖。
圖9，是表示以前的振蕩電路構(gòu)成的方框圖。
具體實(shí)施例方式
以下，參照

本發(fā)明的實(shí)施方式。尚，以下的各實(shí)施方式中，與其他實(shí)施方式具有相同的功能的構(gòu)成要素標(biāo)注相同的符號(hào)并省略說(shuō)明。
《發(fā)明的實(shí)施方式1》實(shí)施方式1的振蕩電路，如圖1所示，包括電源電路101，第一電容102，第二電容103，標(biāo)準(zhǔn)電源104，比較電路105，反相電路106，比較電路107，RS觸發(fā)器電路108，第一充放電控制電路109，以及第二充放電控制電路110。本實(shí)施方式的振蕩電路設(shè)置在半導(dǎo)體集成電路中。
標(biāo)準(zhǔn)電源104，產(chǎn)生標(biāo)準(zhǔn)電壓。
比較電路105，比較相應(yīng)于第一電容102儲(chǔ)存的電荷的電壓V1和標(biāo)準(zhǔn)電壓Vst，成為當(dāng)電壓V1高的情況下輸出低電平，當(dāng)標(biāo)準(zhǔn)電壓Vst高的情況下輸出高電平。
比較電路107，比較相應(yīng)于第二電容103儲(chǔ)存的電荷的電壓V2和標(biāo)準(zhǔn)電壓Vst，成為當(dāng)電壓V2高的情況下輸出低電平，當(dāng)標(biāo)準(zhǔn)電壓Vst高的情況下輸出高電平。
RS觸發(fā)器電路108，由反相電路106的高電平輸出(第一信號(hào))成為固定狀態(tài)，由比較電路107的低電平輸出(第二信號(hào))成為恢復(fù)狀態(tài)。并且，輸出輸出信號(hào)Q、以及輸出信號(hào)Q的反轉(zhuǎn)信號(hào)的反轉(zhuǎn)輸出信號(hào)QB。
第一充放電控制電路109，如圖2所示，包括PMOS晶體管109a和NMOS晶體管109b。它們的柵極上，輸入RS觸發(fā)器電路108的輸出信號(hào)Q。通過(guò)這樣的構(gòu)成，第一充放電控制電路109，控制從電源電路101向第一電容102的電荷供給。更詳細(xì)的說(shuō)，第一充放電控制電路109，使第一電容102，在輸出信號(hào)Q為高電平時(shí)(RS觸發(fā)器電路108成為固定狀態(tài)時(shí))成放電狀態(tài)，輸出信號(hào)Q為低電平時(shí)(RS觸發(fā)器電路108成為恢復(fù)狀態(tài)時(shí))成充電狀態(tài)。
第二充放電控制電路110，如圖2所示，包括PMOS晶體管110a和NMOS晶體管110b。它們的柵極上，輸入RS觸發(fā)器電路108的反轉(zhuǎn)輸出信號(hào)QB。通過(guò)這樣的構(gòu)成，第二充放電控制電路110，控制從電源電路101向第二電容103的電荷供給。更詳細(xì)的說(shuō)，第二充放電控制電路110，使第二電容103，在反轉(zhuǎn)輸出信號(hào)QB為高電平時(shí)(RS觸發(fā)器電路108成為恢復(fù)狀態(tài)時(shí))成放電狀態(tài)，反轉(zhuǎn)輸出信號(hào)QB為低電平時(shí)(RS觸發(fā)器電路108成為固定狀態(tài)時(shí))成充電狀態(tài)。
接下來(lái)，就上述構(gòu)成的振蕩電路的工作，參照?qǐng)D3的脈沖圖進(jìn)行說(shuō)明。圖3的脈沖圖，表示在時(shí)刻B到時(shí)刻C之間，由于干擾電壓V2超過(guò)標(biāo)準(zhǔn)電壓Vst的情況的各信號(hào)的波形。
圖3的時(shí)刻A，在RS觸發(fā)器電路108的S端子上輸入高電平的信號(hào)的話(huà)，輸出信號(hào)Q從低電平變?yōu)楦唠娖?，反轉(zhuǎn)輸出信號(hào)QB從高電平變?yōu)榈碗娖健Ｍㄟ^(guò)輸出信號(hào)Q變?yōu)楦唠娖?，第一充放電控制電?09，進(jìn)行從第一電容102儲(chǔ)存的電荷向接地一側(cè)釋放的動(dòng)作。由此，第一電容102的電壓V1，從高電平下降到低電平。另一方面，通過(guò)反轉(zhuǎn)輸出信號(hào)QB變?yōu)榈碗娖?，第二充放電控制電?10，進(jìn)行使第二電容103充電的動(dòng)作。由此，第二電容103的電壓V2，相應(yīng)于充電的電荷儲(chǔ)存而上升。
第二電容103的電壓V2，從時(shí)刻A到超過(guò)標(biāo)準(zhǔn)電壓Vst的時(shí)刻B之間，由于充電繼續(xù)上升。時(shí)刻A到時(shí)刻B之間，輸入到R端子的信號(hào)，也就是比較電路107的輸出，成為高電平。在這期間，RS觸發(fā)器電路108的輸出信號(hào)Q維持高電平，反轉(zhuǎn)輸出信號(hào)QB維持低電平。還有，第一電容102的電壓V1，在時(shí)刻A開(kāi)始下將，一旦到達(dá)低電平，到時(shí)刻B為止一直為低電平。
在時(shí)刻B第二電容103的電壓V2超過(guò)標(biāo)準(zhǔn)電壓Vst的話(huà)，比較電路107的輸出，也就是比較結(jié)果成為低電平，RS觸發(fā)器電路108的R端子上，輸入低電平的信號(hào)。由此，RS觸發(fā)器電路108的輸出信號(hào)Q，從高電平變?yōu)榈碗娖?，反轉(zhuǎn)輸出信號(hào)QB，從低電平變?yōu)楦唠娖?。通過(guò)反轉(zhuǎn)輸出信號(hào)QB變?yōu)楦唠娖?，第二充放電控制電?10，進(jìn)行使第二電容103儲(chǔ)存的電荷向接地一側(cè)釋放的動(dòng)作。由此，第二電容103的電壓V2，從高電平下降到低電平。另一方面，通過(guò)輸出信號(hào)Q成為低電平，第一充放電控制電路109，進(jìn)行使第一電容102充電的動(dòng)作。由此，第一電容102的電壓V1，相應(yīng)于充電電荷的儲(chǔ)存而上升。
第一電容102的電壓V1，從時(shí)刻B到超過(guò)標(biāo)準(zhǔn)電壓Vst的時(shí)刻C之間，由于充電繼續(xù)上升。時(shí)刻B到時(shí)刻C之間，RS觸發(fā)器電路108的輸出信號(hào)Q維持低電平，反轉(zhuǎn)輸出信號(hào)QB維持高電平。還有，第二電容103的電壓V2，在時(shí)刻B開(kāi)始下將，一旦到達(dá)低電平，到時(shí)刻C為止一直為低電平。
在此，RS觸發(fā)器電路108，通過(guò)在R端子輸入低電平的信號(hào)一旦保持低電平的信號(hào)的話(huà)，到S端子上輸入高電平信號(hào)為止，不使這個(gè)輸出變化。因此，如圖3所示，從時(shí)刻B到時(shí)刻C之間，電壓V2由于干擾超過(guò)標(biāo)準(zhǔn)電壓Vst，即便是RS觸發(fā)器電路108的R端子上輸入低電平的信號(hào)，RS觸發(fā)器電路108的輸出信號(hào)Q及反轉(zhuǎn)輸出信號(hào)QB不變化。
在時(shí)刻C第一電容102的電壓V1超過(guò)標(biāo)準(zhǔn)電壓Vst的話(huà)，比較電路105的輸出，也就是比較結(jié)果成為低電平，RS觸發(fā)器電路108的S端子上，輸入低電平的信號(hào)。
如上所述，通過(guò)重復(fù)從時(shí)刻A到時(shí)刻C為止的區(qū)間的動(dòng)作，得到振蕩信號(hào)的輸出信號(hào)Q和反轉(zhuǎn)輸出信號(hào)QB。
正如這樣，本實(shí)施方式的振蕩電路，不受干擾的影響，能夠提供安定周期的輸出信號(hào)Q和反轉(zhuǎn)輸出信號(hào)QB。
還有，只通過(guò)使用利用了滯后器的比較電路防止干擾影響的情況，所能防止影響的干擾的范圍也得到增到。
還有，本實(shí)施方式得振蕩電路，因?yàn)槭呛?jiǎn)單的構(gòu)成，由少量的元件數(shù)以及小的電路面積，就可以容易的組裝到半導(dǎo)體集成電路中。
《發(fā)明的實(shí)施方式2》實(shí)施方式2的振蕩電路，如圖4所示，包括電源101，第一電容102，第二電容103，標(biāo)準(zhǔn)電源104，比較電路105，反相電路106，比較電路107，第一充放電控制電路109，第二充放電控制電路110，反相電路201，RS觸發(fā)器電路202、203(第一和第二RS觸發(fā)器電路)，單觸發(fā)電路204、205(第一和第二單觸發(fā)電路)，NAND電路206、207，OR電路208(“或”電路)，以及反轉(zhuǎn)觸發(fā)器電路209。
單觸發(fā)電路204、205，分別為輸入的信號(hào)上升的話(huà)輸出所規(guī)定寬度的脈沖。具體地講，如圖5所示，分別包括反相電路204a至204c，NAND電路204d，以及反相電路204e。反相電路204a至204c，為了NAND電路204d輸出必要寬度的脈沖的充分的延遲量，延遲輸入信號(hào)。為了增大延遲量，使用驅(qū)動(dòng)能力低的反相器亦可。
尚，單觸發(fā)電路204、205的構(gòu)成，并不只限于圖5所示的構(gòu)成。例如，本實(shí)施方式中，NAND電路204d前的轉(zhuǎn)換器數(shù)由三個(gè)，但是并不只限于三個(gè)，也可以使用緩沖器和反相器的組合。
還有，第一充放電控制電路109中，PMOS晶體管109a和NMOS晶體管109b的柵極上，輸入反轉(zhuǎn)觸發(fā)器電路209的反轉(zhuǎn)輸出信號(hào)QB。再有，第二充放電控制電路110中，PMOS晶體管110a和NMOS晶體管110b的柵極上，輸入反轉(zhuǎn)觸發(fā)器電路209的輸出信號(hào)Q。
接下來(lái)，就上述這樣構(gòu)成的振蕩電路的動(dòng)作，參照?qǐng)D6的脈沖圖進(jìn)行說(shuō)明。圖6的脈沖圖，表示時(shí)刻B和時(shí)刻C之間，由于干擾電壓V2超過(guò)標(biāo)準(zhǔn)電壓Vst的情況的各信號(hào)的波形。
圖6的時(shí)刻A，當(dāng)從OR電路208輸出的信號(hào)CK達(dá)到高電平的話(huà)，反轉(zhuǎn)觸發(fā)器電路209的輸出信號(hào)Q從低電平變化到高電平，反轉(zhuǎn)觸發(fā)器電路209的反轉(zhuǎn)輸出信號(hào)QB從高電平變化到低電平。通過(guò)輸出信號(hào)Q變?yōu)楦唠娖?，第二充放電控制電?10，進(jìn)行使第二電容103儲(chǔ)存的電荷向接地一側(cè)釋放的動(dòng)作。由此，第二電容103的電壓V2，從高電平下降到低電平。另一方面，通過(guò)反轉(zhuǎn)輸出信號(hào)QB變?yōu)榈碗娖?，第一充放電控制電?09，進(jìn)行使第一電容102充電的動(dòng)作。由此，第一電容102的電壓V1，相應(yīng)于充電的電荷儲(chǔ)存而上升。
第一電容102的電壓V1，從時(shí)刻A到超過(guò)標(biāo)準(zhǔn)電壓Vst的時(shí)刻B之間，由于充電繼續(xù)上升。在此之間，RS觸發(fā)器電路202的輸出信號(hào)Q1，成為低電平。還有，RS觸發(fā)器電路203的輸出信號(hào)Q2，成為高電平。并且，從時(shí)刻A到時(shí)刻B之間，反轉(zhuǎn)觸發(fā)器電路209的輸出信號(hào)Q維持高電平，反轉(zhuǎn)輸出信號(hào)QB維持低電平。還有，第二電容103的電壓V2，在時(shí)刻A開(kāi)始下降，一旦達(dá)到低電平，到時(shí)刻B為止一直為低電平。
在時(shí)刻B第一電容102的電壓V1超過(guò)標(biāo)準(zhǔn)電壓Vst的話(huà)，比較電路105的輸出，也就是比較結(jié)果成為低電平。并且，反相電路106反轉(zhuǎn)比較電路105的低電平的輸出，RS觸發(fā)器電路202的S1端子上輸入高電平信號(hào)。由此，RS觸發(fā)器電路202的輸出信號(hào)Q1成為高電平。通過(guò)輸出信號(hào)Q1成為高電平，單觸發(fā)電路204輸出高電平的脈沖信號(hào)。并且，從OR電路208，高電平的脈沖信號(hào)作為信號(hào)CK輸入給反轉(zhuǎn)觸發(fā)器電路209的觸發(fā)輸入。還有，這時(shí)RS觸發(fā)器電路203的輸出信號(hào)Q2成為高電平，所以當(dāng)單觸發(fā)電路204輸出高電平的脈沖信號(hào)時(shí)，NAND電路207的輸出成為低電平。并且，通過(guò)NAND電路207的低電平輸出輸入到RS觸發(fā)器電路203的R2端子，輸出信號(hào)Q2反轉(zhuǎn)為低電平。
在時(shí)刻B，高電平的脈沖信號(hào)輸入到反轉(zhuǎn)觸發(fā)器電路209的觸發(fā)輸入的話(huà)，反轉(zhuǎn)觸發(fā)器電路209的輸出信號(hào)Q從高電平反轉(zhuǎn)為低電平，反轉(zhuǎn)輸出信號(hào)QB從低電平反轉(zhuǎn)為高電平。由于反轉(zhuǎn)輸出信號(hào)QB成為高電平，第一充放電控制電路109，進(jìn)行從第一電容儲(chǔ)存的電荷向接地一側(cè)釋放的動(dòng)作。由此，第一電容102的電壓V1，從高電平下降為低電平。另一方面，由于輸出信號(hào)Q成為低電平，第二充放電控制電路110，進(jìn)行使第二電容103充電的動(dòng)作。由此，第二電容103的電壓V2，相應(yīng)于充電的電荷儲(chǔ)存而上升。
第二電容103的電壓V2，從時(shí)刻B到超過(guò)標(biāo)準(zhǔn)電壓Vst的時(shí)刻C之間，由于充電而上升。從時(shí)刻B到時(shí)刻C之間，反轉(zhuǎn)觸發(fā)器電路209的輸出信號(hào)Q維持低電平，反轉(zhuǎn)輸出信號(hào)QB維持高電平。還有，第一電容102的電壓V1，在時(shí)刻B開(kāi)始下降，一旦到達(dá)低電平，到時(shí)刻C為止一直為低電平。
在此，RS觸發(fā)器電路202，在時(shí)刻BS1端子上由于輸入了高電平信號(hào)而一旦保持高電平的話(huà)，到R1端子上輸入低電平的信號(hào)為止，不改變它的輸出。因此，如圖6所示，時(shí)刻B和時(shí)刻C之間，電壓V1由于干擾超過(guò)標(biāo)準(zhǔn)電壓Vst，即便是RS觸發(fā)器電路202的S1端子上輸入高電平的信號(hào)，RS觸發(fā)器電路202的輸出信號(hào)Q1也不變化。因此，這種情況下，反轉(zhuǎn)觸發(fā)器電路209的輸出信號(hào)Q以及反轉(zhuǎn)輸出信號(hào)QB也不變化。
在時(shí)刻C第二電容103的電壓V2超過(guò)標(biāo)準(zhǔn)電壓Vst的話(huà)，比較電路107的輸出，也就是比較結(jié)果成為低電平。并且，反相電路201反轉(zhuǎn)比較電路107的低電平的輸出，在RS觸發(fā)器電路203的S2端子上，輸入高電平信號(hào)。由此，RS觸發(fā)器電路203的輸出信號(hào)Q2成為高電平。由于輸出信號(hào)Q2成為了高電平，單觸發(fā)電路205輸出高電平脈沖信號(hào)。并且，從OR電路208，高電平的脈沖信號(hào)作為信號(hào)CK輸入給反轉(zhuǎn)觸發(fā)器電路209的觸發(fā)輸入。還有，因?yàn)檫@時(shí)的RS觸發(fā)器電路202的輸出信號(hào)Q1為高電平，當(dāng)單觸發(fā)電路205輸出高電平的脈沖信號(hào)時(shí)，NAND電路206的輸出成為低電平。并且，通過(guò)NAND電路206的低電平的輸出輸入到RS觸發(fā)器電路202的R1端子，輸出信號(hào)Q1反轉(zhuǎn)為低電平。
在時(shí)刻C，高電平的脈沖信號(hào)，作為信號(hào)CK輸入到反轉(zhuǎn)觸發(fā)器電路209的觸發(fā)輸入的話(huà)，反轉(zhuǎn)觸發(fā)器電路209的輸出信號(hào)Q從低電平反轉(zhuǎn)為高電平，反轉(zhuǎn)輸出信號(hào)QB從高電平反轉(zhuǎn)為低電平。
如上所述，重復(fù)從時(shí)刻A到時(shí)刻C之間的動(dòng)作，就可以得到振蕩信號(hào)的輸出信號(hào)Q以及反轉(zhuǎn)輸出信號(hào)QB。
這樣，本實(shí)施方式的振蕩電路，不受干擾的影響，能夠提供安定周期的輸出信號(hào)Q和反轉(zhuǎn)輸出信號(hào)QB。
《發(fā)明的實(shí)施方式3》實(shí)施方式3的振蕩電路，如圖7所示，包括電源電路101，第一電容102，第二電容103，標(biāo)準(zhǔn)電源104，第一充放電控制電路109，第二充放電控制電路110，比較電路301、302(施密特電路)，NAND電路303，以及反轉(zhuǎn)觸發(fā)器電路209。
比較電路301(第一比較電路)，當(dāng)?shù)谝浑娙?02的電壓V1，從超過(guò)由于充電比標(biāo)準(zhǔn)電壓Vst高出所規(guī)定的幅度(施密特幅度)的電壓Vsc(施密特電壓)，到由于放電變?yōu)闃?biāo)準(zhǔn)電壓Vst之間，輸出低電平的信號(hào)，在這個(gè)期間以外的時(shí)間輸出高電平信號(hào)。
比較電路302(第二比較電路)，當(dāng)?shù)诙娙?03的電壓V2，從超過(guò)由于充電比標(biāo)準(zhǔn)電壓Vst高出所規(guī)定的幅度(施密特幅度)的電壓Vsc(施密特電壓)，到由于放電變?yōu)闃?biāo)準(zhǔn)電壓Vst之間，輸出低電平的信號(hào)，在這個(gè)期間以外的時(shí)間輸出高電平信號(hào)。
接下來(lái)，就上述這樣構(gòu)成的振蕩電路的動(dòng)作，參照?qǐng)D8的脈沖圖進(jìn)行說(shuō)明。圖8的脈沖圖，表示時(shí)刻A和時(shí)刻B之間，由于干擾電壓V1超過(guò)標(biāo)準(zhǔn)電壓Vst的情況的各信號(hào)的波形。
圖8的時(shí)刻A，當(dāng)從NAND電路303輸出的信號(hào)CK達(dá)到高電平的話(huà)，反轉(zhuǎn)觸發(fā)器電路209的輸出信號(hào)Q從低電平變化到高電平，反轉(zhuǎn)觸發(fā)器電路209的反轉(zhuǎn)輸出信號(hào)QB從高電平變化到低電平。通過(guò)輸出信號(hào)Q變?yōu)楦唠娖?，第二充放電控制電?10，進(jìn)行使第二電容103儲(chǔ)存的電荷向接地一側(cè)釋放的動(dòng)作。由此，第二電容103的電壓V2，從高電平下降到低電平。另一方面，通過(guò)反轉(zhuǎn)輸出信號(hào)QB變?yōu)榈碗娖?，第一充放電控制電?09，進(jìn)行使第一電容102充電的動(dòng)作。由此，第一電容102的電壓V1，相應(yīng)于充電的電荷儲(chǔ)存而上升。
第一電容102的電壓V1，從時(shí)刻A到超過(guò)標(biāo)準(zhǔn)電壓Vst的時(shí)刻B之間，由于充電繼續(xù)上升。在此之間，反轉(zhuǎn)觸發(fā)器電路209的輸出信號(hào)Q維持高電平，反轉(zhuǎn)輸出信號(hào)QB維持低電平。還有，第二電容103的電壓V2，在時(shí)刻A開(kāi)始下降，一旦達(dá)到低電平，到時(shí)刻B為止一直為低電平。
在時(shí)刻B第一電容102的電壓V1，超過(guò)比標(biāo)準(zhǔn)電壓Vst高出所規(guī)定幅度電壓Vsc的話(huà)，比較電路301的輸出，也就是比較結(jié)果成為低電平。并且，從NAND電路303輸出的信號(hào)CK成為高電平。
成為了高電平的信號(hào)CK輸入到反轉(zhuǎn)觸發(fā)器電路209的觸發(fā)輸入的話(huà)，反轉(zhuǎn)觸發(fā)器電路209的輸出信號(hào)Q從高電平反轉(zhuǎn)為低電平，反轉(zhuǎn)輸出信號(hào)QB從低電平反轉(zhuǎn)為高電平。由于反轉(zhuǎn)輸出信號(hào)QB成為高電平，第一充放電控制電路109，進(jìn)行從第一電容儲(chǔ)存的電荷向接地一側(cè)釋放的動(dòng)作。由此，第一電容102的電壓V1，從高電平下降為低電平。另一方面，由于輸出信號(hào)Q成為低電平，第二充放電控制電路110，進(jìn)行使第二電容103充電的動(dòng)作。由此，第二電容103的電壓V2，相應(yīng)于充電的電荷儲(chǔ)存而上升。
在此，如圖8所示，由于干擾，即便是時(shí)刻B附近電壓V1在標(biāo)準(zhǔn)電壓Vst前后變化，當(dāng)比較電路301的電壓上升時(shí)，將電壓V1與比標(biāo)準(zhǔn)電壓Vst高出所規(guī)定幅度(Vsc-Vst)的電壓Vsc進(jìn)行比較，所以在輸出信號(hào)Q中顯示不出這個(gè)影響。也就是，即便是由于干擾電壓V1超過(guò)標(biāo)準(zhǔn)電壓Vst，只要不超過(guò)Vsc，在反轉(zhuǎn)觸發(fā)器電路209的觸發(fā)輸入中就不會(huì)輸入高電平的脈沖信號(hào)。
第二電容103的電壓V2，從時(shí)刻B到超過(guò)標(biāo)準(zhǔn)電壓Vst高出所規(guī)定的幅度電壓Vsc的時(shí)刻C之間，由于充電而持續(xù)上升。從時(shí)刻B到時(shí)刻C之間，反轉(zhuǎn)觸發(fā)器電路209的輸出信號(hào)Q維持低電平，反轉(zhuǎn)輸出信號(hào)QB維持高電平。還有，第一電容102的電壓V1，在時(shí)刻B開(kāi)始下降，一旦到達(dá)低電平，到時(shí)刻C為止一直為低電平。
在時(shí)刻C第二電容103的電壓V2超過(guò)標(biāo)準(zhǔn)電壓Vst所規(guī)定的幅度Vsc的話(huà)，比較電路302的輸出，也就是比較結(jié)果成為低電平。并且，從NAND電路303輸出的信號(hào)CK成為高電平。
成為高電平的信號(hào)CK，輸入到反轉(zhuǎn)觸發(fā)器電路209的觸發(fā)輸入的話(huà)，反轉(zhuǎn)觸發(fā)器電路209的輸出信號(hào)Q從低電平反轉(zhuǎn)為高電平，反轉(zhuǎn)輸出信號(hào)QB從高電平反轉(zhuǎn)為低電平。
如上所述，重復(fù)從時(shí)刻A到時(shí)刻C之間的動(dòng)作，就可以得到振蕩信號(hào)的輸出信號(hào)Q以及反轉(zhuǎn)輸出信號(hào)QB。
這樣，本實(shí)施方式的振蕩電路，即便是產(chǎn)生干擾，只要由于這個(gè)干擾的電壓V1或電壓V2超出標(biāo)準(zhǔn)電壓Vst高出所規(guī)定的幅度不超過(guò)電壓Vsc，就不會(huì)影響輸出信號(hào)Q以及反轉(zhuǎn)輸出信號(hào)QB。因此，本實(shí)施方式的振蕩電路，與以前的振蕩電路相比，能夠提供安定周期的輸出信號(hào)Q和反轉(zhuǎn)輸出信號(hào)QB。
《其他的實(shí)施方式》尚，上述各實(shí)施方式的振蕩電路中，由同一電源電路101，充電第一電容102和第二電容103。但是，第一電容102和第二電容103也可以由不同的電源充電。
還有，上述各實(shí)施方式的振蕩電路中，第一電容102和第二電容103，各自都是兩端分離后放電。但是，放電時(shí)連接著電源，由電源電流放電亦可。
還有，上述各實(shí)施方式的振蕩電路，根據(jù)電容的充電所需要的時(shí)間控制輸出信號(hào)Q的周期。但是，根據(jù)電容的放電所需要的時(shí)間控制輸出信號(hào)Q的周期亦可。具體地講，第一電容102和第二電容103，由電源電路中的電流進(jìn)行放電，第一電容102和第二電容103的任何一個(gè)的電壓比所規(guī)定的標(biāo)準(zhǔn)電壓低而由比較電路105、107檢測(cè)到的話(huà)，反轉(zhuǎn)輸出信號(hào)Q以及反轉(zhuǎn)輸出信號(hào)QB亦可。還有，根據(jù)電容的放電所需要的時(shí)間控制輸出信號(hào)Q的周期的情況中，如實(shí)施方式3的振蕩電路，可以利用比較電路的觸發(fā)器。具體地講，比較電路301、302的標(biāo)準(zhǔn)電壓，電容的電壓下降時(shí)比上升時(shí)高既可。
還有，上述實(shí)施方式2、3的振蕩電路中，反轉(zhuǎn)觸發(fā)器電路209的輸出，在輸入到觸發(fā)輸入的信號(hào)上升的邊緣反轉(zhuǎn)，但是在下降的邊緣反轉(zhuǎn)亦可。
-實(shí)用性-本發(fā)明所涉及的振蕩電路，具有即便是產(chǎn)生干擾也能夠提供安定周期的信號(hào)的效果，在例如給半導(dǎo)體集成電路提供安定周期的信號(hào)的振蕩電路等中是有用的。
權(quán)利要求
1.一種振蕩電路，其特征為包括第一及第二電容，由電源產(chǎn)生的電流充電和放電，第一比較電路，比較相應(yīng)于上述第一電容中儲(chǔ)存的電荷量的第一電壓和第一標(biāo)準(zhǔn)電壓，輸出表示上述第一電壓到達(dá)第一標(biāo)準(zhǔn)電壓的第一信號(hào)，第二比較電路，比較相應(yīng)于上述第二電容中儲(chǔ)存的電荷量的第二電壓和第二標(biāo)準(zhǔn)電壓，輸出表示上述第二電壓到達(dá)第二標(biāo)準(zhǔn)電壓的第二信號(hào)，RS觸發(fā)器電路，上述第一信號(hào)和上述第二信號(hào)中由它們之一成為固定狀態(tài)，由它們的另外之一成為恢復(fù)狀態(tài)，第一充放電控制電路，使上述第一電容，在上述RS觸發(fā)器電路為固定狀態(tài)時(shí)處于充電狀態(tài)，在上述RS觸發(fā)器電路為恢復(fù)狀態(tài)時(shí)處于放電狀態(tài)，第二充放電控制電路，使上述第二電容，在上述RS觸發(fā)器電路為恢復(fù)狀態(tài)時(shí)處于充電狀態(tài)，在上述RS觸發(fā)器電路為固定狀態(tài)時(shí)處于放電狀態(tài)。
2.一種振蕩電路，其特征為包括第一及第二電容，由電源產(chǎn)生的電流充電和放電，第一比較電路，比較相應(yīng)于上述第一電容中儲(chǔ)存的電荷量的第一電壓和第一標(biāo)準(zhǔn)電壓，輸出表示上述第一電壓到達(dá)第一標(biāo)準(zhǔn)電壓的第一信號(hào)，第二比較電路，比較相應(yīng)于上述第二電容中儲(chǔ)存的電荷量的第二電壓和第二標(biāo)準(zhǔn)電壓，輸出表示上述第二電壓到達(dá)第二標(biāo)準(zhǔn)電壓的第二信號(hào)，第一RS觸發(fā)器電路，由上述第一比較電路輸出的上述第一信號(hào)而成為固定狀態(tài)，在固定狀態(tài)時(shí)由上述第二比較電路輸出的上述第二信號(hào)而成為恢復(fù)狀態(tài)，第二RS觸發(fā)器電路，由上述第二比較電路輸出的上述第二信號(hào)而成為固定狀態(tài)，在固定狀態(tài)時(shí)由上述第一比較電路輸出的上述第一信號(hào)而成為恢復(fù)狀態(tài)，反轉(zhuǎn)觸發(fā)器電路，上述第一RS觸發(fā)器電路從恢復(fù)狀態(tài)轉(zhuǎn)變?yōu)楣潭顟B(tài)時(shí)，以及上述第二RS觸發(fā)器電路從恢復(fù)狀態(tài)轉(zhuǎn)變?yōu)楣潭顟B(tài)時(shí)反轉(zhuǎn)輸出，充放電控制電路，有選擇的轉(zhuǎn)換相應(yīng)于上述反轉(zhuǎn)觸發(fā)器電路的輸出，使上述第一電容充電的同時(shí)，還使上述第二電容放電的狀態(tài)，和使上述第一電容放電的同時(shí)，還使上述第二電容充電的狀態(tài)。
3.根據(jù)權(quán)利要求2所述的振蕩電路，其特征為上述固定狀態(tài)，為輸出是高電平的狀態(tài)，上述恢復(fù)狀態(tài)，為輸出是低電平的狀態(tài)，還包括第一單觸發(fā)電路，當(dāng)上述第一RS觸發(fā)器電路的輸出上升時(shí)，輸出高電平的第一脈沖信號(hào)，第二單觸發(fā)電路，當(dāng)上述第二RS觸發(fā)器電路的輸出上升時(shí)，輸出高電平的第二脈沖信號(hào)，“或”電路，輸出上述第一脈沖信號(hào)和上述第二脈沖信號(hào)的“或”，另外上述反轉(zhuǎn)觸發(fā)器電路，構(gòu)成為在上述“或”電路的上升邊緣，或下降邊緣反轉(zhuǎn)輸出。
4.一種振蕩電路，其特征為在包括第一電容，由電源產(chǎn)生的電流充電，第一比較電路，相應(yīng)于上述第一電容中儲(chǔ)存的電荷量的電壓，在由上述充電上升到第一標(biāo)準(zhǔn)電壓后下降到比上述第一標(biāo)準(zhǔn)電壓低的第二標(biāo)準(zhǔn)電壓為止的間隔中，輸出第一信號(hào)，或第一電容，由電源產(chǎn)生的電流放電，第一比較電路，相應(yīng)于上述第一電容中儲(chǔ)存的電荷量的電壓，在由上述充電下降到第一標(biāo)準(zhǔn)電壓后上升到比上述第一標(biāo)準(zhǔn)電壓高的第二標(biāo)準(zhǔn)電壓為止的間隔中，輸出第一信號(hào)，中的一個(gè)的同時(shí)，還包括第二電容，由電源產(chǎn)生的電流充電，第二比較電路，相應(yīng)于上述第二電容中儲(chǔ)存的電荷量的電壓，在由上述充電上升到第三標(biāo)準(zhǔn)電壓后下降到比上述第三標(biāo)準(zhǔn)電壓低的第四標(biāo)準(zhǔn)電壓為止的間隔中，輸出第二信號(hào)，或第二電容，由電源產(chǎn)生的電流放電，第二比較電路，相應(yīng)于上述第二電容中儲(chǔ)存的電荷量的電壓，在由上述充電下降到第三標(biāo)準(zhǔn)電壓后上升到比上述第三標(biāo)準(zhǔn)電壓高的第速標(biāo)準(zhǔn)電壓為止的間隔中，輸出第二信號(hào)，中的一個(gè)的同時(shí)，還包括反轉(zhuǎn)觸發(fā)器電路，每當(dāng)輸出上述第一信號(hào)或第二信號(hào)時(shí)，反轉(zhuǎn)輸出，充放電控制電路，有選擇的轉(zhuǎn)換充電上述第一電容的同時(shí)，放電上述第二電容的狀態(tài)，和放電上述第一電容的同時(shí)，充電上述第二電容的狀態(tài)。
5.根據(jù)權(quán)利要求1、2或4所述的任何一項(xiàng)振蕩電路，其特征為上述第一及第二電容，由同一個(gè)電源產(chǎn)生的電流充電或者放電。
6.根據(jù)權(quán)利要求1所述的振蕩電路，其特征為上述第一及第二充放電控制電路，構(gòu)成為在充電時(shí)，使上述第一和第二電容的各自的一端連接在電源上，在放電時(shí)，使上述第一和第二電容的各自的兩端分離。
7.根據(jù)權(quán)利要求2或4所述的振蕩電路，其特征為上述充放電控制電路，使上述第一和第二電容，一端連接在電源上充電，使上述第一和第二電容，兩端分離放電。
全文摘要
第一比較電路，輸出表示相應(yīng)于上述第一電容儲(chǔ)存的電荷量的電壓達(dá)到第一標(biāo)準(zhǔn)電壓的第一信號(hào)。第二比較電路，輸出表示相應(yīng)于上述第二電容儲(chǔ)存的電荷量的電壓達(dá)到第二標(biāo)準(zhǔn)電壓的第二信號(hào)。RS觸發(fā)器電路，由上述第一信號(hào)和第二信號(hào)中的一個(gè)成為固定狀態(tài)，由另一個(gè)成為恢復(fù)狀態(tài)。當(dāng)RS觸發(fā)器電路處于固定狀態(tài)時(shí)，上述第一電容成為充電狀態(tài)，而上述第二電容成為放電狀態(tài)。RS觸發(fā)器電路成為恢復(fù)狀態(tài)時(shí)，上述第一電容成為放電狀態(tài)，上述第二電容成為充電狀態(tài)。
文檔編號(hào)H03K4/50GK101018048SQ20071000622
公開(kāi)日2007年8月15日 申請(qǐng)日期2007年2月7日 優(yōu)先權(quán)日2006年2月9日
發(fā)明者若井克司, 山根一郎, 濱口敏文, 來(lái)田和久 申請(qǐng)人:松下電器產(chǎn)業(yè)株式會(huì)社