本發(fā)明涉及一種振蕩電路，尤指一種應(yīng)用于集成電路(IC)內(nèi)以提供時(shí)鐘信號(hào)的振蕩電路。

背景技術(shù)：

現(xiàn)今集成電路的電路架構(gòu)中，常常具有一個(gè)振蕩電路為該集成電路提供一個(gè)固定頻率的時(shí)鐘信號(hào)，以使其能夠工作。舉例來(lái)說(shuō)，數(shù)字芯片的時(shí)鐘信號(hào)即可以是外部供給，也可以是片內(nèi)集成，片內(nèi)集成盡管能夠降低系統(tǒng)成本，但不容易做到高精度，低功耗。

現(xiàn)有的基于CMOS工藝的振蕩器電路，常用的結(jié)構(gòu)例如張弛振蕩器，圖1即為悉知的張弛振蕩器電路結(jié)構(gòu)及波形示意圖，其中，由于比較器的延遲，導(dǎo)致其振蕩頻率隨著電源電壓，溫度等變化較大，無(wú)法獲得高精準(zhǔn)度的振蕩頻率。

如圖1中節(jié)點(diǎn)VC與節(jié)點(diǎn)Vout的波形圖所示，時(shí)間t11＝vref*C/Iref,時(shí)間t12是比較器的上升延遲，時(shí)間t13是比較器的下降延遲。其中電壓vref、電流Iref和電容C可以看作恒定值，故時(shí)間t11是一個(gè)恒定值，不隨電源電壓和溫度變化，但是時(shí)間t12和t13卻會(huì)隨電源電壓和溫度變化，故此振蕩器的頻率會(huì)隨電源電壓和溫度變化。

又例如環(huán)形振蕩器，盡管不存在比較器的延遲，但其充放電電流隨電源電壓變化巨大，導(dǎo)致振蕩頻率變化范圍很大。

因此，如何能提供一種具有高精度的振蕩頻率，且該振蕩頻率不受電源電壓及溫度影響的振蕩電路，即為各家業(yè)者亟待解決的課題。

技術(shù)實(shí)現(xiàn)要素：

鑒于悉知技術(shù)的種種缺失，本發(fā)明的主要目的，即在于提供一種具有高精度的振蕩頻率，且該振蕩頻率不受電源電壓及溫度影響的振蕩電路。

為了達(dá)到上述目的及其他目的，本發(fā)明遂提供一種振蕩電路，包括：第一電流源、第二電流源、第一到第三電容、第一到第四開(kāi)關(guān)、第一晶體管、比較模塊以及開(kāi)關(guān)控制模塊。

本發(fā)明的振蕩電路中，該第一電容與該第一開(kāi)關(guān)并聯(lián)且與第二開(kāi)關(guān)串聯(lián)；該第二電容與該第三開(kāi)關(guān)并聯(lián)且與第四開(kāi)關(guān)串聯(lián)；該第一電流源連接該第二開(kāi)關(guān)、第四開(kāi)關(guān)、第三電容的一端以及該第一晶體管的柵極；該第二電流源連接該第三電容的另一端以及該第一晶體管的 漏極；該第一晶體管的源極、該第一及第二電容的一端接地；該比較模塊連接該第一晶體管的漏極，當(dāng)該漏極電壓大于一閾值以上時(shí)，輸出第一信號(hào)，以及當(dāng)該漏極電壓小于該閾值時(shí)，輸出第二信號(hào)；以及該開(kāi)關(guān)控制模塊用以接收該比較模塊的輸出，并具有令該第二及第三開(kāi)關(guān)導(dǎo)通、該第一及第四開(kāi)關(guān)關(guān)斷的第一模式，以及令該第一及第四開(kāi)關(guān)導(dǎo)通、該第二及第三開(kāi)關(guān)關(guān)斷的第二模式，當(dāng)該比較模塊的輸出由該第一信號(hào)轉(zhuǎn)為第二信號(hào)時(shí)，將當(dāng)前的第一模式或第二模式，切換為第二模式或第一模式。

相較于悉知技術(shù)，由于本發(fā)明的振蕩電路所輸出的信號(hào)頻率，僅僅與第一、第二電容及第一電流源有關(guān)，并不受比較器延遲或電源電壓影響，因此只要使得該第一、第二電容及第一電流源的溫度系數(shù)為零或是極小，則所輸出的信號(hào)頻率也不受溫度影響，故本發(fā)明的振蕩電路實(shí)現(xiàn)了以簡(jiǎn)單的電路結(jié)構(gòu)，獲得高精度及高穩(wěn)定度的振蕩頻率，充分地解決了現(xiàn)有技術(shù)的缺失。

附圖說(shuō)明

圖1為悉知的張弛振蕩器電路結(jié)構(gòu)及波形示意圖。

圖2為本發(fā)明的振蕩電路實(shí)施例的電路架構(gòu)示意圖。

圖3為本發(fā)明的振蕩電路實(shí)施例的波形圖。

圖4為本發(fā)明的振蕩電路另一實(shí)施例的電路架構(gòu)示意圖。

圖5為本發(fā)明的振蕩電路又一實(shí)施例的電路架構(gòu)示意圖。

符號(hào)說(shuō)明：

1 振蕩電路

10 比較模塊

101 比較器

11 開(kāi)關(guān)控制模塊

111 D觸發(fā)器

112 RS觸發(fā)器

C 電容

C1～C3 第一到第三電容

I1、I2 第一電流源、第二電流源

Iref 電流

M1 第一晶體管

M2 第二晶體管

out 輸出波形

S1～S4 第一到第四開(kāi)關(guān)

t31、t32 時(shí)間

t11～t13 時(shí)間

Vc、Vout 節(jié)點(diǎn)

va、vb 節(jié)點(diǎn)

Vgs0 電壓

Vref 電壓

Vref1 參考電壓

具體實(shí)施方式

以下藉由特定的具體實(shí)施例說(shuō)明本發(fā)明的實(shí)施方式，熟悉此技術(shù)的人士可由本說(shuō)明書(shū)所揭示的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點(diǎn)與功效。本發(fā)明亦可藉由其他不同的具體實(shí)施例加以施行或應(yīng)用。

請(qǐng)參閱圖2，圖2為本發(fā)明的振蕩電路實(shí)施例的電路架構(gòu)示意圖。如圖所示，本發(fā)明的振蕩電路1包括：第一電流源I 1、第二電流源I2、第一到第三電容C1～C3、第一到第四開(kāi)關(guān)S1～S4、第一晶體管M1、比較模塊10以及開(kāi)關(guān)控制模塊11。

本發(fā)明的振蕩電路1中，第一電容C1與第一開(kāi)關(guān)S1并聯(lián)且與第二開(kāi)關(guān)S2串聯(lián)；第二電容C2與第三開(kāi)關(guān)S3并聯(lián)且與第四開(kāi)關(guān)S4串聯(lián)；第一電流源I 1連接第二開(kāi)關(guān)S2、第四開(kāi)關(guān)S4、第三電容C3的一端以及第一晶體管M1的柵極；第二電流源I2連接第三電容C3的另一端以及第一晶體管M1的漏極；第一晶體管M1的源極、第一電容C1及第二電容C2的一端接地。

比較模塊10連接第一晶體管M1的漏極，當(dāng)該漏極電壓大于一閾值以上時(shí)，輸出第一信號(hào)，以及當(dāng)該漏極電壓小于該閾值時(shí)，輸出第二信號(hào)。

開(kāi)關(guān)控制模塊11用以接收比較模塊10的輸出，并具有令第二開(kāi)關(guān)S2及第三開(kāi)關(guān)導(dǎo)通、 第一開(kāi)關(guān)S1及第四開(kāi)關(guān)S4關(guān)斷的第一模式，以及令第一開(kāi)關(guān)S1及第四開(kāi)關(guān)S4導(dǎo)通、第二開(kāi)關(guān)S2及第三開(kāi)關(guān)S3關(guān)斷的第二模式，當(dāng)比較模塊10的輸出由該第一信號(hào)轉(zhuǎn)為第二信號(hào)時(shí)，將當(dāng)前的模式切換為另一模式，更具體的說(shuō)，若當(dāng)前為第一模式則轉(zhuǎn)換為第二模式，相反的，若當(dāng)前為第二模式則轉(zhuǎn)換為第一模式。

請(qǐng)同時(shí)參閱圖2及圖3，圖3為本發(fā)明的振蕩電路實(shí)施例的波形圖。當(dāng)振蕩電路1開(kāi)始運(yùn)作，舉例來(lái)說(shuō)，例如首先在第二開(kāi)關(guān)S2及第三開(kāi)關(guān)S3導(dǎo)通、第一開(kāi)關(guān)S1及第四開(kāi)關(guān)S4關(guān)斷的第一模式時(shí)，如圖3所示，波形out為開(kāi)關(guān)控制模塊11的輸出波形，而節(jié)點(diǎn)va的波形從0開(kāi)始上升，此時(shí)第一晶體管M1未導(dǎo)通，第一電流源I 1對(duì)第一電容C1充電，第二電流源I2通過(guò)第三電容C3同時(shí)對(duì)第一電容C1和第三電容C3充電，節(jié)點(diǎn)va的電壓會(huì)一直上升到Vgs0,此Vgs0使得第一晶體管M1剛好可以吸收第一電流源I 1和第二電流源I2的電流。在時(shí)間t31內(nèi)，由于第三電容C3上的電壓充電速度比第一電容C1快，經(jīng)過(guò)恰當(dāng)?shù)娜≈担梢允沟霉?jié)點(diǎn)vb的電壓在時(shí)間t31結(jié)束之前上升到比較模塊10的閾值以上，從而使比較模塊10輸出第一信號(hào)，例如為一高電平信號(hào)。在時(shí)間t31結(jié)束的時(shí)刻，第三電容C3開(kāi)始放電，進(jìn)入時(shí)間t32段。在此時(shí)間段內(nèi)節(jié)點(diǎn)va的電壓保持不變，而節(jié)點(diǎn)vb的電壓由于第三電容C3的放電而下降。隨著節(jié)點(diǎn)vb電壓的下降，當(dāng)電壓小于該閾值時(shí)，比較模塊10輸出第二信號(hào)，例如為一低電平信號(hào)，開(kāi)關(guān)控制模塊11接收到該第一信號(hào)轉(zhuǎn)為第二信號(hào)時(shí)，由當(dāng)前的第一模式切換為第二模式，令第一開(kāi)關(guān)S1及第四開(kāi)關(guān)S4導(dǎo)通、第二開(kāi)關(guān)S2及第三開(kāi)關(guān)S3關(guān)斷，因此，第一電流源I 1及第二電流源I2開(kāi)始對(duì)第二電容C2充電，如同前述對(duì)第一電容C1過(guò)程(第一電容C1則于此時(shí)放電)。

進(jìn)一步分析，在時(shí)間t31階段，由于第一電流源I 1及第二電流源I2都對(duì)第一電容C1充電，因而時(shí)間t31＝Vgs0*C1/(I 1+I2),V1-V0＝Vgs0+I2*t1/C3。在時(shí)間t32階段，由于第一晶體管M1將第一電流源I 1及第二電流源I2的電流全部吸收，故時(shí)間t32＝C3(V1-V2)/I 1，并且V2-V0＝Vgs0。故可以得到周期T＝t1+t2＝Vgs0*C1/I 1。其中Vgs0/I 1可以等效為一個(gè)等效電阻R，故周期T＝RC1。

根據(jù)上面分析，周期T＝RC1，可見(jiàn)本發(fā)明的振蕩電路1的頻率(周期)僅僅和等效電阻和電容值相關(guān)，和比較器延遲或電源電壓無(wú)關(guān)。只要使得等效電阻R(與第一電流源I 1相關(guān))和第一電容C1(或第二電容C2)的溫度系數(shù)為為零或是極小，那么該頻率(周期)與溫度也無(wú)關(guān)，即可以得到高精度及高穩(wěn)定度的振蕩頻率。

于一實(shí)施例中，第一電容C1與第二電容C2可具有相同的電容值，如此配置可使第一電容C1及第二電容C2充電的周期相同。

于一實(shí)施例中，第一晶體管M1可為金屬氧化物半導(dǎo)體(MOS)場(chǎng)效應(yīng)管、結(jié)型場(chǎng)效應(yīng)管(JEFT)或三極管，但不以此為限。

請(qǐng)參閱圖4，圖4為本發(fā)明的振蕩電路另一實(shí)施例的電路架構(gòu)示意圖。如圖4所示，比較模塊10還可包括第二晶體管M2以及第三電流源I3，其中，第二晶體管M2的柵極連接第一晶體管M1的漏極、第二晶體管M2的漏極連接第三電流源I3以及第二晶體管M2的源極接地。

請(qǐng)參閱圖5，圖5為本發(fā)明的振蕩電路又一實(shí)施例的電路架構(gòu)示意圖。比較模塊10還可包括比較器101，比較器101的一輸入端連接第一晶體管M1的漏極，另一輸入端連接參考電壓verf1。

如圖4或圖5所示，開(kāi)關(guān)控制模塊11還可包括D觸發(fā)器111以及RS觸發(fā)器112。

于一實(shí)施例中，可于第一晶體管M1的柵極電壓上升到一最大值Vgs0時(shí)，流過(guò)第一晶體管M1的電流等于該第一電流源I 1及第二電流源I2所輸出的總和。

相較于悉知技術(shù)，由于本發(fā)明的振蕩電路所輸出的信號(hào)頻率，僅僅與第一、第二電容及第一電流源有關(guān)，并不受比較器延遲或電源電壓影響，因此只要使得該第一、第二電容及第一電流源的溫度系數(shù)為零或是極小，則所輸出的信號(hào)頻率也不受溫度影響，故本發(fā)明的振蕩電路實(shí)現(xiàn)了以簡(jiǎn)單的電路結(jié)構(gòu)，獲得高精度及高穩(wěn)定度的振蕩頻率，充分地解決了現(xiàn)有技術(shù)的缺失。

藉由以上較佳具體實(shí)施例的描述，本領(lǐng)域具有通常知識(shí)者當(dāng)可更加清楚本發(fā)明的特征與精神，惟上述實(shí)施例僅為說(shuō)明本發(fā)明的原理及其功效，而非用以限制本發(fā)明。因此，任何對(duì)上述實(shí)施例進(jìn)行的修改及變化仍不脫離本發(fā)明的精神，且本發(fā)明的權(quán)利范圍應(yīng)如權(quán)利要求書(shū)所列。