專利名稱：振蕩器電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種振蕩器電路，更具體地說，涉及一種具有振蕩起動時間短的低功耗晶體振蕩器電路。
在先技術(shù)的晶體振蕩器電路按照例如在圖3中所示的CMOS振蕩器電路的方式構(gòu)成。參照圖3，標(biāo)號18代表CMOS反相器，標(biāo)號19代表反饋電阻，標(biāo)號20代表晶體振蕩器，標(biāo)號21代表一置于邏輯反相器的柵極側(cè)的柵極電容器，標(biāo)號22代表一置于邏輯反相器的源極側(cè)的源極電容器。在振蕩器電路中，CMOS反相器18用作放大元件，CMOS反相器18的輸出經(jīng)過反饋電阻19、晶體振蕩器20、柵極電容器21和源極電容器22反饋，以便維持振蕩。振蕩器電路的Q值高。因此，在晶體振蕩器電路中，由起動振蕩到穩(wěn)定振蕩的時間長于在RC振蕩器電路中的相應(yīng)時間。
作為用于縮短在先技術(shù)的振蕩起動時間的一個實例，在HEI 6-77318號日本實用新型公報中公開了一種晶體振蕩器電路。在該晶體振蕩器電路中，如圖4中所示，一開關(guān)元件和電阻的并聯(lián)電路連接在電流控制型晶體振蕩器電路和電源之間。當(dāng)電源接通時，開關(guān)元件置于ON(導(dǎo)通)狀態(tài)，使得提供到振蕩器電路上的電壓升高。在持續(xù)固定的一段時間之后的時刻和當(dāng)振蕩器穩(wěn)定時，開關(guān)元件OFF(截止)，從而降低提供的電壓。
在圖3中所示的在先技術(shù)的結(jié)構(gòu)中，當(dāng)為了降低功耗而降低CMOS反相器的效能(ability)時，CMOS反相器的放大功能降低，振蕩器的起動時間延長。與之相反，當(dāng)為了縮短振蕩器的起動時間，則要增強(qiáng)CMOS反相器的放大功能，存在的問題在于功耗增加。
在圖4中所示的在先技術(shù)的結(jié)構(gòu)中，實現(xiàn)了降低功耗和縮短振蕩運行的起動時間，但是，由于提供到邏輯反相器的電壓改變，用于下一級的輸出信號的中心電位改變。因下一級的柵極的閾值電位是固定的，中心電位的變化引起的問題在于振蕩信號的相位改變。
本發(fā)明的目的是提供一種能夠解決在先技術(shù)存在的問題的振蕩器電路，其中能降低功耗以及在不改變提供到一用作放大元件的邏輯反相器上的電壓的情況下縮短進(jìn)入振蕩運行的時間。
為了解決所述問題，根據(jù)本發(fā)明，一種晶體振蕩器電路，包含；用作放大元件的邏輯反相器；晶體振蕩器；反饋電阻；柵極電容器；源極電容器；以及三態(tài)邏輯反相器緩沖器，其正向并聯(lián)連接到邏輯反相器，以及其僅在振蕩起動的過程中ON(導(dǎo)通工作)一段固定的時間。
根據(jù)這種結(jié)構(gòu)，當(dāng)三態(tài)邏輯反相器處于ON(導(dǎo)通工作)時，與邏輯反相器的增益綜合形成大于通常增益的增益，并且提供到邏輯反相器上的電壓不變。因此，可以縮短使振蕩穩(wěn)定運行的時間，以及可以降低功耗。
本發(fā)明涉及一種晶體振蕩器電路，其包含用作放大元件的邏輯反相器；晶體振蕩器；反饋電阻；柵極電容器；源極電容器；以及三態(tài)邏輯反相器緩沖器，其正向并聯(lián)連接到邏輯反相器，以及其僅在振蕩起動的過程中ON(導(dǎo)通工作)一段固定的時間。本發(fā)明達(dá)到的效果在于，在提供到邏輯反相器上的電壓不變的情況下形成的增益大于通常的增益，并可以縮短使振蕩穩(wěn)定運行的時間。
本發(fā)明涉及一種晶體振蕩器電路，包含晶體振蕩器；反饋電阻，其并聯(lián)連接到該晶體振蕩器；邏輯反相器，其并聯(lián)連接到該反饋電阻；多個電容器，分別連接到所述邏輯反相器的柵極和源極；三態(tài)邏輯反相器緩沖器，其正向并聯(lián)連接到所述邏輯反相器；以及控制電路，其在持續(xù)固定的一段時間之后OFF(截止)所述的三態(tài)邏輯反相器緩沖器。本發(fā)明達(dá)到的效果在于，因OFF(截止)三態(tài)邏輯反相器緩沖器，使得在持續(xù)振蕩運行時實現(xiàn)低功耗。


圖1是表示本發(fā)明的一實施例的晶體振蕩器電路的結(jié)構(gòu)的示意圖。
圖2是表示本發(fā)明的一實施例的晶體振蕩器電路的運行的流程圖。
圖3是表示在先技術(shù)的晶體振蕩器電路的結(jié)構(gòu)的示意圖。
圖4是表示在先技術(shù)的另一種晶體振蕩器電路的結(jié)構(gòu)的示意圖。
下面參照圖1和2詳細(xì)地介紹本發(fā)明的各實施例。
本發(fā)明的一實施例是這樣一種晶體振蕩器電路，其中三態(tài)反相器緩沖器正向并聯(lián)連接到邏輯反相器，以及在起動振蕩的過程中僅ON(導(dǎo)通工作)固定的一段時間。
圖1是表示該實施例的晶體振蕩器電路的結(jié)構(gòu)的示意圖。參照圖1，一ON/OFF(導(dǎo)通/截止)控制電路11是一用于ON/OFF(導(dǎo)通/截止)控制三態(tài)反相器緩沖器的電路。標(biāo)號12代表三態(tài)反相器緩沖器，標(biāo)號13代表CMOS邏輯反相器，標(biāo)號14代表反饋電阻，標(biāo)號15代表晶體振蕩器，標(biāo)號16代表柵極電容器，標(biāo)號17代表源極電容器。圖2是表示本發(fā)明的該實施例的晶體振蕩器電路的運行的流程圖。
下面參照圖2介紹本發(fā)明的該實施例的因此構(gòu)成的晶體振蕩器電路的運行情況。當(dāng)電源接通時，晶體振蕩器電路開始振蕩。在振蕩起動的過程中，響應(yīng)于來自O(shè)N/OFF(導(dǎo)通/截止)控制電路11(由電阻、電容器和運算放大器等構(gòu)成)的信號，三態(tài)反相器緩沖器12置于ON(導(dǎo)通工作)狀態(tài)，其持續(xù)時間取決于電阻和電容器的數(shù)值。晶體振蕩器電路按照一通過將三態(tài)反相器緩沖器12的增益和邏輯反相器13的增益綜合得到的增益起動，該綜合增益大于通常的增益。因此，縮短振蕩起動的時間。由于提供到邏輯反相器13上的電壓是不變的，用于下一級的輸出信號的中心電位不變。因此，防止了振蕩信號的相位改變。
在經(jīng)過固定的一段時間之后的時刻和當(dāng)振蕩器穩(wěn)定時，響應(yīng)于來自O(shè)N/OFF(導(dǎo)通/截止)控制電路11的信號，三態(tài)反相器緩沖器12置于OFF(截止)狀態(tài)。因此，晶體振蕩器電路穩(wěn)定，僅按照邏輯反相器13的增益持續(xù)振蕩，而邏輯反相器13具有用于能使晶體振蕩器電路穩(wěn)定振蕩的最小增益。ON/OFF(導(dǎo)通/截止)控制電路11可以由一定時器、延時器或類似器件構(gòu)成。
由于提供到反相器上的電壓不變，三態(tài)反相器緩沖器12在振蕩起動的過程中ON(導(dǎo)通工作)，使得與CMOS邏輯反相器13的增益綜合形成大的增益，以此，可以縮短振蕩起動時間。在持續(xù)一固定的時間段之后的時刻和當(dāng)振蕩器穩(wěn)定時，三態(tài)反相器緩沖器12 OFF(截止)，使得僅按照CMOS邏輯反相器13的增益持續(xù)振蕩。因此，按照低功耗持續(xù)振蕩運行。由于用于邏輯器件的電源是恒定的，用于下一級的輸出信號的中心電位不變，并因此維持恒定。
如上所述，在本發(fā)明的該實施例中，晶體振蕩器電路包含用作放大元件的邏輯反相器；晶體振蕩器；反饋電阻；柵極電容器；源極電容器；以及三態(tài)邏輯反相器緩沖器，該三態(tài)邏輯反相器緩沖器僅在起動振蕩期間導(dǎo)通工作(ON)一段固定的時間。因此，當(dāng)三態(tài)邏輯反相器緩沖器處于ON(導(dǎo)通工作)時，與邏輯反相器的增益的綜合所形成的增益大于通常的增益并且不改變提供到邏輯反相器上的電壓，因而可以縮短進(jìn)入穩(wěn)定振蕩運行的時間，以及可以降低功耗。
如上所述，根據(jù)本發(fā)明，晶體振蕩器電路包含用作放大元件的邏輯反相器；晶體振蕩器；反饋電阻；柵極電容器；源極電容器；以及三態(tài)邏輯反相器緩沖器，其正向并聯(lián)連接到邏輯反相器，以及其僅在振蕩起動的過程中ON(導(dǎo)通工作)固定的一段時間。因此，能夠達(dá)到的效果是，輸出信號的中心電位不變，可以縮短起動振蕩的時間，并且振蕩運行可以以低功耗進(jìn)行。
權(quán)利要求
1.一種晶體振蕩器電路，包含用作放大元件的邏輯反相器；晶體振蕩器；反饋電阻；柵極電容器；源極電容器；以及三態(tài)邏輯反相器緩沖器，其正向并聯(lián)連接到所述邏輯反相器，以及其僅在振蕩起動的過程中導(dǎo)通工作一段固定的時間。
2.一種晶體振蕩器電路，包含晶體振蕩器；反饋電阻，其并聯(lián)連接到所述晶體振蕩器；邏輯反相器，其并聯(lián)連接到所述反饋電阻；兩個電容器，分別連接到所述邏輯反相器的柵極和源極；三態(tài)邏輯反相器緩沖器，其正向并聯(lián)連接到所述邏輯反相器；以及控制電路，其在持續(xù)固定的一段時間之后截止所述的三態(tài)邏輯反相器緩沖器。
全文摘要
配置了三態(tài)邏輯反相器緩沖器12和ON/OFF(導(dǎo)通/截止)控制電路11。在振蕩起動的過程中,三態(tài)邏輯反相器緩沖器12導(dǎo)通工作,振蕩器電路按照與邏輯反相器13的增益綜合的增益起動。由于用于邏輯器件的電源是恒定的,用于下一級的輸出信號的中心電位不變,并因此維持恒定。在用于穩(wěn)定晶體振蕩器電路所需的持續(xù)固定的一段時間之后,由所述ON/OFF控制電路11截止三態(tài)邏輯反相器緩沖器12,使得僅按照CMOS邏輯反相器13的增益持續(xù)振蕩運行。因此,可以降低功耗。
文檔編號H03B5/32GK1268807SQ00104770
公開日2000年10月4日 申請日期2000年3月28日 優(yōu)先權(quán)日1999年3月30日
發(fā)明者東川牧世, 藤原洋治 申請人:松下電器產(chǎn)業(yè)株式會社