專利名稱：功率放大器的制作方法
技術領域：
本發(fā)明涉及一種備有ESD保護電路，形成在使用雙極晶體管的半導體芯片中的功率放大器。
背景技術：
以便攜式電話為代表的小型信息設備，近年來，強烈要求小型化，在將附帶的周邊小型部件(貼片電容和電感等)裝入成為基干(日文基斡)的部件中，進行模塊化，并且削減周邊部件的數量方面正在進展中。因此，這些模塊出現直接暴露在外部環(huán)境中的狀況，這時，特別成為問題的是針對ESD(靜電放電ElectrostaticDischarge)的耐受性。ESD是在存在于電路外部的設備或人體上積蓄的電荷瞬間對電路放電的現象。不僅需要避免當將電路裝入裝置時或利用電路時，由于設備和人體移動而產生電荷，而且需要確保在暴露在外界的設備中在電路一側的ESD耐受性。
我們認為由ESD引起的破壞的主要原因是由積蓄高能量(高電位)的電荷瞬間流入到電路中引起的熱破壞。因此，ESD保護電路具有防止該高能量的電荷流入抗熱能力弱的半導體元件的功能。
以往，作為具有這種功能的電路，利用串聯連接在應該保護的端子和接地端子之間的二極管的電路，以使得在該兩個端子之間形成預定以上的電壓時該二極管就接通。當將大于等于二極管的接通電壓的電壓施加到端子上時，二極管導通，從而使電荷不流入到被保護電路中。這時，需要將預定電壓設定在比電源電壓或工作電壓等電路工作所需的電壓高的值上。因此，如專利文獻1中所揭示的那樣可以用多段的二極管。
但是，在這種電路中形成保護電路的二極管本身由于注入大的能量而被破壞將成為問題。為了防止這種情況的發(fā)生，如在專利文獻2中那樣，可以考慮對保護元件(二極管等)串聯地插入電阻，從而引起電壓下降，抑制流入到保護元件中的電流的方法。這時，因為電阻值越大，就能夠得到越大的電壓下降，所以提高了耐受性，但是因為阻礙能量流入到保護電路側，因此將不能夠期待作為保護電路進行操作。因此，需要約數Ω到十幾Ω的電阻。另外，因為電阻本身也必須能夠耐住大能量損耗，所以不能夠使用由金屬薄膜電阻實現的電流容量小的電阻，而需要使用由半導體實現的高電流容量的電阻。
但是，對于半導體電阻的電阻值而言，即便在高濃度摻雜中，片電阻也只具有約十幾Ω/□，為了實現數Ω而需要大的縱橫比，這樣將使用芯片上的很大面積。因此，產生了由增大芯片面積，從而增大安裝面積來引起的對小型化的損害。另外，如化合物半導體那樣晶片單價高，在成本方面也會成為問題。
如上所述，在已往的二極管連接電路中，為了實現高的ESD耐受性需要大的面積，在晶片尺寸、成本方面都存在著問題。
另外，在專利文獻3中，記載了即使鎮(zhèn)流電阻值小，在電流分布的均勻性方面也很優(yōu)異，即便輸入數字調制波，畸變的惡化也小的、高效率且低畸變的放大器。這是使用雙極晶體管的高頻功率放大器，備有至少2個以上的電路塊，上述這些電路塊中的各個備有產生基極偏壓電位的偏壓發(fā)生電路和高頻輸入用電容元件。各個偏壓發(fā)生電路備有阻抗變換用的第2雙極晶體管和由電流鏡晶體管(カレントミラ一トランジスタ)構成的用于溫度檢測中被恒定電流偏置的二極管電路。日本特開2003-23084號專利公報[專利文獻2] 日本特開平8-236637號專利公報[專利文獻3] 日本特開2001-274636號專利公報發(fā)明內容本發(fā)明的功率放大器的一個方式其特征是具備有源元件，該有源元件具有使用了至少1個化合物半導體的異質結雙極晶體管；二極管，該二極管以與基極·發(fā)射極間二極管反方向的方式被連接在上述雙極晶體管的基極和發(fā)射極間；電阻，該電阻被串聯連接在上述二極管和上述雙極晶體管的基極之間；和偏壓電路，該偏壓電路被連接在上述二極管和上述電阻之間。


圖1A和圖1B是作為本發(fā)明的一個實施例的實施例1在半導體基板上形成的功率放大器的電路圖。
圖2是表示圖1的功率放大器中ESD耐受性試驗結果(負側)的特性圖。
圖3是表示圖1的功率放大器中ESD耐受性試驗結果(正側)的特性圖。
圖4是形成圖1中記載的功率放大器的雙極晶體管和二極管的半導體芯片的剖面圖。
圖5是圖4所示的半導體芯片的平面圖。
圖6是作為本發(fā)明的一個實施例的實施例2在半導體基板上形成的功率放大器的電路圖。
圖7是作為本發(fā)明的一個實施例的實施例3在半導體基板上形成的功率放大器的電路圖。
圖8是說明產生基于振蕩引起的負電壓的特性圖。
具體實施例方式
下面，我們參照實施例說明本發(fā)明的實施方式。
首先，我們參照圖1到圖5、圖8說明實施例1。
圖1是在本實施例的半導體基板上形成的功率放大器的電路圖，圖2是表示本實施例中ESD耐受性試驗結果(負側)的特性圖，圖3是表示ESD耐受性試驗結果(正側)的特性圖，圖4是形成圖1中記載的功率放大器的雙極晶體管和二極管的半導體芯片的剖面圖，圖5是圖4所記載的半導體芯片的平面圖，圖8是說明產生基于振蕩引起的負電壓的特性圖。圖4是沿圖5的A-A′線的部分剖面圖。在圖5中，為了容易說明起見，不表示圖4所示的絕緣膜18和配線層(2nd-metal(第2金屬))13a。
如圖4和圖5所示，形成半導體芯片的半導體基板由GaAs半絕緣性基板構成，在它上面疊層外延生長層，在該疊層構造中設置有異質結雙極晶體管(以下，稱為HBT)。在GaAs半絕緣性基板1上順次形成直接形成高濃度集電極區(qū)域的n+GaAs外延層3和形成低濃度集電極區(qū)域的n-GaAs外延層4。在該外延層4的低濃度集電極區(qū)域上順次地疊層著基極區(qū)域(p-GaAs外延層)5和發(fā)射極區(qū)域(n-InGaP外延層)6。將這些發(fā)射極區(qū)域6、集電極區(qū)域4和基極區(qū)域5合在一起構成npn雙極晶體管10。在該HBT10中，在構成外延層3的集電極區(qū)域中形成集電極電極7，在基極區(qū)域5中形成基極電極8，在發(fā)射極區(qū)域6中形成發(fā)射極電極9。
另外，在半導體基板1上形成以與基極·發(fā)射極間二極管反方向的方式連接在基極區(qū)域5和發(fā)射極區(qū)域6間的二極管D。二極管D由構成基極區(qū)域5的外延層和外延層4構成，在外延層3上和基極區(qū)域5上分別形成電極11、11a(請參照圖4)。然后，電極16、16a間的外延層3構成電阻R(請參照圖5)。另外，在半導體基板上設置著MIM電容器C。MIM電容器C電極使用金屬配線層(1st-metal(第1金屬))13，電介質使用硅氮化膜等層間絕緣膜(沒有圖示)。
如圖4和圖5所示，在由元件分離區(qū)域劃分的元件區(qū)域中形成HBT10、二極管D和電阻R。HBT10和二極管D被聚酰亞胺等層間絕緣膜18覆蓋，使HBT10的發(fā)射極電極9和二極管D的電極11a與在層間絕緣膜18上形成的金屬配線層(2nd-metal(第2金屬))13a電連接。另外如圖5所示，使電阻R的電極16、16a與在層間絕緣膜(沒有圖示)上形成的金屬配線層(1st-metal(第1金屬))13電連接。另外，在半導體基板上形成多個HBT10。圖1是被保護電路中HBT為1個時的電路圖，但是在該實施例中也有使用多個的情形(圖5的放大器對應于該電路圖)。
下面，我們參照圖1(a)說明本實施例的功率用放大器的電路結構。在被保護電路中表示了1個HBT10，并省略了被保護電路的其它結構。被保護電路中的HBT10具有與集電極4連接的集電極端子12和與發(fā)射極6連接的接地端子14，偏壓電路17與基極5連接。在偏壓電路17和基極5之間，插入例如4Ω左右的偏壓電路17的鎮(zhèn)流電阻R?；鶚O5經由MIM電容器C與外部的RF電路的輸入電路連接。而且，在偏壓電路17和發(fā)射極6之間或者偏壓電路17和接地端子14之間插入與基極·發(fā)射極結反方向的二極管D。通過這樣的構成，電阻R能夠防止二極管D受到由ESD引起的破壞。
與具有圖1的保護電路(電阻和二極管的串聯電路)的功率放大器比較，是以在成為被保護電路的晶體管的集電極端子上施加上負電壓的情形來決定沒有保護電路時的ESD耐受性。而且，該負電壓大小約為-30V。這時，由于基極·發(fā)射極間的pn結受到由ESD引起的損傷，從而失去了作為晶體管的功能。
在本實施例中，將作為ESD保護元件的10μm×30μm大小的二極管配置在HBT的基極·發(fā)射極之間。在HBT的基極區(qū)域和集電極區(qū)域中形成二極管，由于形成二極管而不需要新的晶片構造和步驟。另外，作為二極管的保護電阻將電阻串聯連接起來。因此，通過圖中所示的電流路徑對負側的ESD進行放電，能夠防止對元件的損傷。
進一步，當構成電路時，需要將適當的偏置電壓提供給晶體管的基極端子。特別是，當處理功率放大器那樣的大的功率時，為了確保熱的穩(wěn)定性，具有在偏壓電路和基極端子之間插入稱為鎮(zhèn)流電阻的電阻的方法。當HBT處入熱失控狀態(tài)，大電流流入到晶體管的基極端子時，鎮(zhèn)流電阻進行引起電壓下降，使晶體管的偏壓點降低，抑制處入熱失控狀態(tài)的操作。在本實施例中，形成該鎮(zhèn)流電阻兼作二極管保護電阻的電路結構。因此，即便在新附加了ESD保護電路的情形中，不需要附加除了二極管以外的元件，能夠抑制芯片面積的增大。另外，通過插入保護電阻，二極管自身也不會受到由ESD引起的破壞，而能夠確保必要的ESD耐受性。
圖2表示用圖1(a)所示的保護電路進行ESD試驗的結果。因為在ESD放電路徑中使用晶體管，所以耐受量與晶體管的大小有關，但是我們看到耐受量比沒有搭載保護電路的情形大。另外，我們也看到因為將鎮(zhèn)流電阻用作保護電阻，所以不用新配置保護電阻，作為電路能夠實現ESD保護二極管單體的耐受量為-400V以上的耐受量。
另外，因為為了提高HBT晶體管的特性，基極·發(fā)射極間二極管由異質結構成，所以能夠實現比用同質結形成的基極·發(fā)射極間結陡急的pn結的切換。這時，基極·發(fā)射極間二極管具有對于比較低的反方向電壓的ESD產生陡急的破壞(硬擊穿)的傾向。
另一方面，在基極·集電極結中，為了減少基極·集電極間的寄生電容形成在低濃度被摻雜的集電極層。所以，基極·集電極結具有pin二極管型的形式。其結果，基極·集電極結既可為同質結，也可為異質結，具有高的ESD耐受性。
根據這種HBT特性，在本實施例中只插入保護基極·發(fā)射極間的保護電路。該保護電路，如圖1(a)所示，形成只準備好對負側的ESD的保護路徑的結構，但是因為基極·集電極結具有高的ESD耐受性，所以實質上即便對于正側的ESD也能夠提高耐受性。這是因為即便在沒有保護電路的情形中，與如前述的那樣由于HBT的基極·集電極間的二極管即便對于反方向的所加電壓也具有高的ESD耐受量，所以不會引起破壞，與此相對，因為所加的ESD波形通過外部電路(電感成分)產生振蕩，即便在施加在正側上的情形中電壓波形也進入負側(請參照圖8)，所以基極·發(fā)射極間的二極管由于耐受量不足而被破壞的緣故。結果，盡管是正側的ESD耐受量試驗，但是由負側的ESD耐受量小的基極·發(fā)射極結受到破壞而決定正側的ESD耐受量。在本實施例中，因為形成在基極·發(fā)射極之間附帶保護電阻的ESD保護電路，所以即便在振蕩的影響下也能夠保護基極·發(fā)射極間結，結果即便在正側也能夠實現高的耐受量。
圖3表示實驗上確定盡管只準備好對負側的ESD的電流路徑，但是即便關于正側的ESD也能夠提高耐受量的結果。另外，我們看到關于破壞位置也是基極·發(fā)射極間二極管發(fā)生破壞，可以考慮根據前述的原理決定ESD耐受量。即便在這種情形中，保護電阻的效果也不發(fā)生變化，本實施例的保護電路能夠對正負兩個方向的ESD都實現高的耐受量。
如以上所述，在HBT中只進行基極·發(fā)射極之間的保護，就能夠在正負兩個方向上很大地提高使用了HBT的電路的ESD耐受性，能夠一面解決在已往電路中產生的成本上升、面積增大的問題，一面提供能夠實現高ESD耐受性的保護電路。
此外，圖1(a)所示的被保護電路的HBT是1個，但是在圖5所示的被保護電路中可以用多個HBT。這些HBT具有共同的端子(集電極端子和接地端子)及共同的偏壓電路，該偏壓電路經由鎮(zhèn)流電阻與各個HBT的基極連接。所以，關于本實施例的被保護電路的HBT，可以用1個或1個以上的任意數量。
這里，如下地說明分別設置了鎮(zhèn)流電阻和二極管保護電阻的電路結構。圖1(b)是它的電路圖。鎮(zhèn)流電阻R11以抑制雙極晶體管的熱失控的方式決定它的電阻值。要抑制熱失控，R11最好在1Ω以上。另外，為了一面維持對大能量的保護電路的操作，一面改善破壞耐受性，二極管附加電阻R12和鎮(zhèn)流電阻R11之和(R11+R12)最好在3Ω以上、7Ω以下。通過這樣做，能夠分別適當地決定鎮(zhèn)流電阻R11和二極管附加電阻R12。例如，通過令R11為4Ω，令R12為2Ω，能夠一面抑制熱失控，一面相對大能量來保護電路，改善二極管的破壞耐受性。
下面，我們參照圖6說明實施例2。
圖6是在本實施例的半導體基板上形成的功率放大器的電路圖。本實施例2的保護電路具有與實施例1同樣的電路構成，但是其特征是用射隨器電路作為偏壓電路。
下面，參照圖6說明本實施例的功率放大器的電路結構。在被保護電路中表示了1個HBT20，并省略了其它的結構。被保護電路的HBT20具有與集電極連接的集電極端子22和與發(fā)射極連接的接地端子23，偏壓電路27與基極連接。在偏壓電路27和基極之間，例如，插入4Ω左右的偏壓電路的鎮(zhèn)流電阻R。另外，在偏壓電路27和發(fā)射極之間或者偏壓電路27和接地端子23之間，插入與基極·發(fā)射極結反方向的二極管D。通過這樣的結構，電阻R能夠防止二極管D受到由ESD引起的破壞。晶體管20的基極經由MIM電容器C與外部的RF電路的輸入電路連接。使電阻R的一端連接在MIM電容器C·基極5之間，使另一端與偏壓電路27連接。
與具有圖6的保護電路(電阻和二極管的串聯電路)的功率放大器相比較，當沒有保護電路時，是以在集電極端子上施加上負電壓的情形來決定成為被保護電路的晶體管的ESD耐受性。而且，該負電壓大小約為-30V。這時，由于基極·發(fā)射極間的pn結受到由ESD引起的損傷，從而失去作為晶體管的功能。
在本實施例中，將作為ESD保護元件的10μm×30μm大小的二極管D配置在HBT的基極·發(fā)射極之間。在半導體基板上形成的HBT的基極區(qū)域和集電極區(qū)域中形成二極管D，不再需要用于形成二極管的新的晶片構造和步驟。另外，作為二極管D的保護電阻將電阻R串聯連接起來。因此，通過集電極端子對負側的ESD進行放電，能夠防止針對元件的損傷。
當處理功率放大器那樣的大的功率時，為了確保熱的穩(wěn)定性，在偏壓電路和基極端子之間插入鎮(zhèn)流電阻，但是在本實施例中，該鎮(zhèn)流電阻兼作二極管的保護電阻。由此，即便在新附加了ESD保護電路的情形中，也不需要附加除了二極管以外的元件，能夠抑制芯片面積的增大。另外，通過插入保護電阻，二極管自身也不會受到由ESD引起的破壞，而能夠確保必要的ESD耐受性。
進一步，我們參照圖6說明偏壓電路。
圖6的偏壓電路27備有雙極晶體管21。雙極晶體管21具有與集電極連接的集電極端子24、與發(fā)射極連接的接地端子25和與基極連接的控制端子26。在雙極晶體管21的基極·發(fā)射極之間插入與基極·發(fā)射極結反方向的二極管D1。另外，在雙極晶體管21的發(fā)射極和接地端子25之間插入二極管D4。在雙極晶體管21的基極和接地端子25之間插入二極管D2、D3，使二極管D1連接在二極管D2和雙極晶體管21的基極之間。
控制端子26經由電阻R1被連接在二極管D1、D2之間。另外，被連接在雙極晶體管21的發(fā)射極和二極管D4之間的線圈L被連接在與雙極晶體管20的基極·發(fā)射極之間連接的電阻R及二極管D之間。
因為在構成該偏壓電路27的射隨器電路中針對集電極端子24的ESD耐受量最弱，所以需要針對該集電極端子24的保護電路。在本實施例中作為保護電路在射隨器電路的基極·發(fā)射極之間連接二極管D1，同時，用虛線箭頭表示當在射隨器電路的集電極端子24上施加上負側的ESD時的放電路徑。
因為在該放電路徑中包含著多個二極管(二極管D、D1)，所以存在著寄生電阻成分。因為該成分能夠起到保護電阻的作用，所以不需要重新插入保護電阻。相反地通過使保護二極管直接與電路連接，能夠得到改善耐受量的效果。同樣也能夠實現去往控制端子26的負側的ESD保護。
如以上那樣，在本實施例中，因為除了在實施例1中說明了的作用效果外，還能夠得到針對偏壓電路的保護效果，所以作為整個電路可以實現更高的ESD耐受性。
下面，我們參照圖7說明實施例3。
圖7是在本實施例的半導體基板上形成的功率放大器的電路圖。在被保護電路中表示出HBT30，并省略其它的構成。HBT30由多個HBTQ1、Q2、Q3、.....構成。HBT30具有與各HBTQ1、Q2、Q3、.....的集電極連接的共同的集電極端子32和與各HBTQ1、Q2、Q3、.....的發(fā)射極連接的共同的接地端子33，各HBTQ1、Q2、Q3、.....的基極與偏壓電路31連接。
在本實施例中，將偏壓電路31的鎮(zhèn)流電阻R1、R2、R3......插入在偏壓電路31和各HBTQ1、Q2、Q3、.....的基極之間。而且，鎮(zhèn)流電阻R1、R2、R3......被用作保護電阻。鎮(zhèn)流電阻R1、R2、R3......的一端被連接在各HBTQ1、Q2、Q3、.....的基極上，而另一端上連接有與基極·發(fā)射極結反方向的二極管D。通過這樣的構成，鎮(zhèn)流電阻R1、R2、R3......能夠防止二極管D受到由ESD引起的破壞。在實施例1中說明了的圖5的半導體基板的平面圖中，對多個HBT形成1個鎮(zhèn)流電阻R，但是在本實施例中，雖然沒有圖示，但是以分別與半導體基板上的各HBT的各基極連接的方式形成鎮(zhèn)流電阻R。
在本實施例中，與實施例1、2同樣，在HBT的基極區(qū)域和集電極區(qū)域中形成二極管，由于形成二極管而不需要新的晶片構造和步驟。另外，作為二極管的保護電阻將電阻串聯連接起來。因此，通過對負側的ESD進行放電，能夠防止針對元件的損傷。
進一步，當構成電路時，需要將適當的偏置電壓提供給晶體管的基極端子。特別是，當處理功率放大器那樣的大的功率時，為了確保熱的穩(wěn)定性，具有在偏壓電路和基極端子之間插入稱為鎮(zhèn)流電阻的電阻的方法。當HBT處于熱混亂狀態(tài)，大電流流入到晶體管的基極端子時，鎮(zhèn)流電阻進行引起電壓下降，使晶體管的偏壓點降低，抑制處于熱混亂狀態(tài)的操作。在本實施例中，形成該鎮(zhèn)流電阻兼作二極管保護電阻的電路結構。
權利要求
1.一種功率放大器，其特征在于，具備有源元件，該有源元件具有使用了至少1個化合物半導體的異質結雙極晶體管；二極管，該二極管以與基極·發(fā)射極間二極管反方向的方式連接在上述雙極晶體管的基極和發(fā)射極間；電阻，該電阻被串聯連接在上述二極管和上述雙極晶體管的基極之間；和偏壓電路，該偏壓電路被連接在上述二極管和上述電阻之間。
2.根據權利要求1所述的功率放大器，其特征在于上述雙極晶體管包括多個晶體管，各晶體管經由分別被連接到各基極的各電阻與上述偏壓電路連接。
3.根據權利要求1所述的功率放大器，其特征在于上述偏壓電路包括具有雙極晶體管的射隨器電路。
4.根據權利要求3所述的功率放大器，其特征在于在上述射隨器電路的上述雙極晶體管的基極·發(fā)射極之間連接與基極·發(fā)射極間二極管反方向的二極管。
5.根據權利要求1所述的功率放大器，其特征在于上述電阻為3Ω以上、7Ω以下。
6.根據權利要求1所述的功率放大器，其特征在于上述化合物半導體包含GaAs。
7.一種功率放大器，其特征在于，具備有源元件，該有源元件具有使用了至少1個化合物半導體的異質結雙極晶體管；二極管，該二極管以與基極·發(fā)射極間二極管反方向的方式連接在上述雙極晶體管的基極和發(fā)射極間；兩個電阻，該兩個電阻被串聯連接在上述二極管和上述雙極晶體管的基極之間；和偏壓電路，該偏壓電路被連接在上述兩個電阻之間。
8.根據權利要求7所述的功率放大器，其特征在于上述雙極晶體管包括多個晶體管，各晶體管經由分別被連接到各基極的各電阻與上述偏壓電路連接。
9.根據權利要求7所述的功率放大器，其特征在于上述偏壓電路包括具有雙極晶體管的射隨器電路。
10.根據權利要求9所述的功率放大器，其特征在于在上述射隨器電路的上述雙極晶體管的基極·發(fā)射極之間連接與基極·發(fā)射極間二極管反方向的二極管。
11.根據權利要求7所述的功率放大器，其特征在于上述化合物半導體包含GaAs。
12.根據權利要求7所述的功率放大器，其特征在于上述兩個電阻之和為3Ω以上、7Ω以下。
13.一種功率放大器，其特征在于，具備基板；有源元件區(qū)域，該有源元件區(qū)域被設置在上述基板上，具有使用了至少1個化合物半導體的異質結雙極晶體管；二極管區(qū)域，該二極管區(qū)域被設置在上述基板上，包含以與基極·發(fā)射極間二極管反方向的方式連接在上述雙極晶體管的基極和發(fā)射極間的二極管；電阻區(qū)域，該電阻區(qū)域被設置在上述基板上，包含串聯連接在上述二極管的一個電極和上述雙極晶體管的基極之間的電阻；元件分離區(qū)域，該元件分離區(qū)域被設置在上述基板上，分離上述有源元件區(qū)域、上述二極管區(qū)域和上述電阻區(qū)域；和電源端子，該電源端子被設置在上述基板上，與上述電阻相連接。
14.根據權利要求13所述的功率放大器，其特征在于上述雙極晶體管包括多個晶體管，各晶體管經由分別被連接到各基極的各電阻與上述電源端子連接。
15.根據權利要求13所述的功率放大器，其特征在于，還具備信號輸入端子；和電容器，其中，上述電容器的一個電極被連接到上述基極和上述電阻的一個端部上，上述電容的另一個電極被連接到上述信號輸入端子上。
16.根據權利要求13所述的功率放大器，其特征在于上述電源端子被連接在上述電阻和上述二極管之間。
17.根據權利要求13所述的功率放大器，其特征在于上述電阻包括2個電阻，將上述電源端子連接在上述2個電阻之間。
18.根據權利要求13所述的功率放大器，其特征在于上述基板由GaAs構成。
19.根據權利要求13所述的功率放大器，其特征在于上述異質結雙極晶體管包含由GaAs構成的集電極、由GaAs構成的基極、和由InGaP構成的發(fā)射極。
20.根據權利要求13所述的功率放大器，其特征在于，還具備有機絕緣膜，該有機絕緣膜具有至少露出上述二極管的另一電極和上述發(fā)射極的電極的開口單元；和金屬層，該金屬層以覆蓋上述開口單元和上述有機絕緣膜的方式來被設置，其中，用上述金屬層將上述發(fā)射極的上述電極和上述二極管的上述另一電極連接起來。
全文摘要
本發(fā)明提供一種功率放大器，該功率放大器的特征在于，具備有源元件，該有源元件具有使用了至少1個化合物半導體的異質結雙極晶體管；二極管，該二極管以與基極·發(fā)射極間二極管反方向的方式被連接在上述雙極晶體管的基極和發(fā)射極間；電阻，該電阻被串聯連接在上述二極管和上述雙極晶體管的基極之間；和偏壓電路，該偏壓電路被連接在上述二極管和上述電阻之間。
文檔編號H03F1/02GK1992509SQ20061015622
公開日2007年7月4日 申請日期2006年12月26日 優(yōu)先權日2005年12月26日
發(fā)明者杉浦政幸, 栗山保彥 申請人:株式會社東芝