專利名稱：3v－5v自校正占空比時鐘芯片i/o輸出應(yīng)用電路的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及數(shù)字電路中的時鐘電路，特別涉及到用于保持時鐘芯片具有恒定的占空比的電路，還可以使芯片工作在3V或5V下保持其占空比恒定不變而無需預(yù)先調(diào)整電路的供電電壓。
背景技術(shù)：
集成電路(IC)設(shè)計趨向于減小電路的供電電壓(Vcc)。功率減小的限制，已促使工業(yè)標準的供電電壓由5V降到3V。
人們希望能有一種可工作在3V和5V二種供電電壓的低噪聲時鐘芯片。時鐘占空比是在1.4V下測的(對TTL輸入)。對占空比性能的要求一般是比如，大小約50％，能承受不同的工藝處理、溫度和工作電壓變化范圍。其輸出頻率對(5V)可達140MHz或(3V)為122MHz。對畸變率的要求是在1V/ns到2V/ns之間，時鐘的抖動必須比較低。比如，小于250ps是可以接受的。常規(guī)的時鐘驅(qū)動器不能適合上述的這些規(guī)格要求，而這些要求正是現(xiàn)代某些IC應(yīng)用所需要的。
在I/O接口驅(qū)動器中一個大的N溝下拉晶體管就可以在5V下實現(xiàn)50％的占空比(1.4V處測量)。這就造成每個時鐘下降邊沿加快并有效地調(diào)整輸出驅(qū)動器的閥值，從0.5Vdd到0.3Vdd。結(jié)果，當上面的I/O接口工作在3V時，其上升沿變得很慢而且測量點比較靠近Vcc。結(jié)果，顯現(xiàn)出非常低的占空比。占空比確切的變化取決于輸出邊沿的速率。在5V時，因為下拉過程很快而產(chǎn)生額外的噪聲。試驗結(jié)果表明，工作在3V下產(chǎn)生占空比對現(xiàn)代某些IC應(yīng)用是不可接受的。
有些辦法，可在3V和5V工作電壓下實現(xiàn)50％的占空比。其一，采用可編程的元件來控制一部分下拉晶體管。這使能夠在所需要的工作電壓下調(diào)整有效的輸出閥。此法最大的缺點是在建立編程向量時要知道其工作電壓，這是IC制造需要的。IC內(nèi)部熔絲被編程以后，IC只能在某選定的電壓下工作。這樣就增加了制造的復(fù)雜性也增加了生產(chǎn)樣品的時間。例如，制造商必須貯備3V和5V兩種版本的產(chǎn)品來滿足需要。
第二種在3V和5V兩種工作電壓下實現(xiàn)50％占空比的方法是采用一個在片(on-chip)的電壓檢測器來代替可編程元件。用于控制下拉晶體管輸出的信號，作用和上述的方法相同。然而，第二種方法的優(yōu)點是?？稍谝粋€或者另一個電壓范圍內(nèi)工作(如3V-5V或4.5V-5.5V)。第二種方法的缺點是，有可能錯誤工作在3.6V-4.5V電壓范圍內(nèi)。這種誤動作直接地表現(xiàn)為輸出抖動。此外，在有噪聲條件下，很難可靠地在3.6V和4.5V之間進行檢測。
第三種方法是，采用加快輸出信號邊沿的速率，使工作在3V和5V二種電壓下能實現(xiàn)50％的占空比。這種方法是用減小輸出閥壓之間的時間差來改善占空比。第三種方法可能是不受歡迎的，因為較快的邊沿率會增加在片的噪聲干擾和EMI輻射。為了達到符合要求的占空比的性能所需要邊沿速率比常規(guī)產(chǎn)品的要高三到五倍。由增加邊沿速率而增加的噪聲直接地增加了局部的抖動。
實用新型內(nèi)容本實用新型的目的在于提供一種占空比校正電路，它可以使芯片工作在3V或5V下保持其占空比恒定不變而無需預(yù)先調(diào)整電路的供電電壓。
本實用新型提供一種模擬偏置前置驅(qū)動器和I/O接口，還在前置驅(qū)動器和I/O接口之前提供一個占空比校正單元。前置驅(qū)動器和I/O接口可以工作在3V模式、5V模式中的任何一種模式或者在這兩者之間的任何電壓下工作，僅依所用的供電電壓而定，無需生產(chǎn)配置或者后生產(chǎn)配置。本實用新型利用一個專門的偏置電路來減小Vcc、溫度和其他工藝變化的影響。當電路工作在3V到5V之間的范圍內(nèi)占空比校正單元產(chǎn)生一定的占空比范圍。在前置驅(qū)動器與I/O接口之前已將占空校正了。前置驅(qū)動器與I/O接口用TTL輸入則可輸出一個50％的占空比，不管供電電壓Vcc是幾伏(3-5V之間)。
本實用新型的有益效果在于提供一個可工作在恒定占空比且無須重新配置的時鐘芯片里占空比校正電路。時鐘芯片能工作在3V和5V二者可互換的設(shè)計中無需再配置而且還可在工作電壓范圍內(nèi)連續(xù)地進行。因此，時鐘電路可減小芯片的噪聲和輸出端的時鐘抖動，縮短設(shè)計周期，在任何條件確保低抖動和達到高的供電電源抑制比(PSRR)。


從下述的詳細說明和附圖將使本實用新型的特點和優(yōu)點更明確。
圖1為同樣的時鐘芯片工作在3V和5V時的不同的占空比時序曲線圖。
圖2為本實用新型首選的電路10的方框圖。
圖3為占空比校正單元的電路圖。
圖4為前置驅(qū)動器和I/O接口的電路圖。
具體實施方式
本實用新型的具體化示于圖2中電路10的方框圖。電路10通常由一個模擬偏置電路12、一個占空比校正單元14、一個前置驅(qū)動器與任選的I/O接口電路16組成。模擬偏置電路12具有一個輸出端18，它提供偏置N信號給占空比校正單元14和前置驅(qū)動器與I/O接口的電路16。模擬偏置電路12還有一個輸出端20，它提供偏置P信號給占空比校正單元14和前置驅(qū)動器與I/O接口電路16。占空比校正單元14的輸入端22接受一個50％占空比的信號(在Vcc/2處測量)，輸入端24接受偏置N信號而輸入端26接受偏置P信號。占空比校正單元14輸出端28連接到前置驅(qū)動器與I/O接口電路16的輸入端。前置驅(qū)動器與I/O接口電路16也有一個輸入端32接受偏置N信號而另一個輸入端34則接受偏置P信號。在1.4V測量的電路，供電電壓可以是，至少2.7V或是在3V-5V之間，還可以是從2.7V到大約6V的范圍。
在現(xiàn)實的應(yīng)用中，所謂“50％占空比信號”，對符合要求的占空比信號而言是指大約50％左右。然而，還可能有其他一些要求的標準；如從30％到70％，更可能是40％到60％。
占空比校正單元14能校正從輸入端22接受的信號。在5V工作時，占空比校正單元14的輸出端28輸出一個較小的占空比信號，由非?？斓南陆笛匾鸬摹Ｍㄟ^前置驅(qū)動區(qū)與I/O接口16以后，輸出信號的占空比(在1.4V處測量)會比輸入端的占空比大，因為內(nèi)在的占空比是在Vcc/2測量的。輸出端28的占空比較小，結(jié)果輸出端36的占空比可能是50％。模擬偏置電路12的輸出端18和輸出端20能夠校正由于溫度和其他工藝參量的變化對電路10工作的影響。只要能產(chǎn)生對工藝、溫度和Vcc進行自補償?shù)娜魏我环N模擬偏置電路12都可以采用。
參見圖三，詳盡地顯示出占空比校正單元14。占空比校正單元14通常由一個晶體管38、一個晶體管40、一個晶體管42、一個晶體管44、一個晶體管46、一個晶體管48、一個晶體管50和一個晶體管52構(gòu)成的。晶體管38、40、42形成一個輸入部件45。供電電壓Vcc接在晶體管38和48的源極。晶體管44和46的漏極接地。一個晶體管38的反相柵極接受輸入端26的偏置P信號。晶體管38的漏極連接晶體管40的源極。晶體管40的反相柵極和晶體管42的柵極都接受來自輸入端22的信號。晶體管40漏極和晶體管42源極連在一起，連接在輸出端28。晶體管42的漏極連接到晶體管44的源極和晶體管46的源極。晶體管44的柵極接受來自輸入端24的偏置N信號。晶體管48連接到電阻50的第一端。電阻50的第二端連接到晶體管46的柵極還連接電阻52的第一端。電阻52的第二端接地。晶體管46能依Vcc的數(shù)值而改變來自輸入端22信號的占空比邊沿的速率。晶體管44接受來自輸入端24的偏置N信號而按需求來校正工藝和溫度偏差的影響。電阻50和電阻52一起用來為晶體管46提供適當?shù)妮斎腚妷?約1/3Vcc)。晶體管48作為通電開關(guān)，在電路不工作時防止漏電。晶體管48可接受一個輸入控制信號，當控制輸入端處于第一數(shù)字狀態(tài)時占空比校正電路14就工作，當控制輸入端處于第二數(shù)字狀態(tài)時占空比校正電路14就不工作。在電源關(guān)斷時，電路10就沒有直流電流。晶體管46工作在5V的導(dǎo)通速率要比工作在3V時快得多。特別是，當工作在5V時，晶體管46的柵極電壓(結(jié)點M5)要高很多。結(jié)果，占空比校正單元14的輸出占空比時比較小的。當工作在5V時，用50％占空比輸入到前置驅(qū)動器與I/O接口16將會產(chǎn)生一個較高的占空比(＞50％，在1.4V處測量)。
參見圖四更詳細地示出前置驅(qū)動器與I/O接口電路16。前置驅(qū)動器與I/O接口電路16通常由一個晶體管62、一個晶體管64、一個晶體管66、一個晶體管68、一個晶體管70、一個晶體管72、一個晶體管74和一個晶體管76組成的。晶體管62、64和66組成一個上拉前置驅(qū)動器部分67。晶體管68、70和72組成一個下拉前置驅(qū)動器部分73。晶體管68的反相柵極接受來自輸入端34的偏置P信號。晶體管66的柵極接受來自輸入端32的偏置N信號。輸入信號30接入到晶體管62的反相柵極、晶體管64的柵極、晶體管70的反相柵極和晶體管72的柵極。Vcc接到晶體管62的源極、晶體管68的源極和晶體管74的源極。晶體管62的漏極接到晶體管64的漏極還接到晶體管74的反相柵極。晶體管64的漏極接到晶體管66的柵極。晶體管68的漏極接到晶體管70的源極。晶體管70的漏極接到晶體管72的源極也接到晶體管76的柵極。晶體管74的漏極接到晶體管76的源極，也接在輸出端36。晶體管66、晶體管72和晶體管76的源極每個都接地。輸出端接電容器78。
前置驅(qū)動器與I/O接口電路16在電容器78處可以驅(qū)動30PF的負載。為適應(yīng)特殊應(yīng)用設(shè)計標準，電容器78也可以采用其他的電容量。前置驅(qū)動器與I/O接口電路16的運行速度可以由偏置N信號和偏置P信號來控制。這樣就可以上拉和下拉前置驅(qū)動器電路的67和73部分來產(chǎn)生較慢的上拉和下拉信號?？煞乐咕彌_器在輸出端36產(chǎn)生過快的信號。用偏置N信號和偏置P信號所提供的校正的另一個優(yōu)點是，在不同條件下可保持最小的噪聲。
電路10可提供占空比校正，就是被任何輸入供電電壓下產(chǎn)生50％占空比輸出信號(比如，最低2.7V或是2.7-6V，更適合的是約從3V到5V)無需任何生產(chǎn)配置(也就是生產(chǎn)3V和5V的二種部件)或后生產(chǎn)配置。電路10可擴展其工作范圍甚至用更大的輸入電壓。在此引用的3V和5V，以及50％占空比的例子都反映出現(xiàn)時產(chǎn)品的工業(yè)標準。本實用新型的單個器件適合于多樣性的應(yīng)用從而節(jié)省了制造成本。本實用新型由下面的權(quán)利要求來限定。
權(quán)利要求1.一種3V-5V自校正占空比時鐘芯片輸出電路，包括一模擬偏置電壓電路，回應(yīng)電源電壓至少產(chǎn)生一個偏壓信號；及；一個占空比校正單元電路，提供一輸出定時信號回應(yīng)(i)一個有一個占空比的輸入時鐘信號及(ii)所述至少一個偏壓信號，其特征在于所述占空比校正單元電路包含(i)若干個連接在所述電源和地之間用來接收所述輸入定時信號和所述至少一偏壓信號的晶體管，其用來產(chǎn)生所述有一恒定的占空比的輸出時鐘信號和(ii)一個連接到所述若干晶體管的一個調(diào)整晶體管和一個連接在第一電阻和第二電阻之間的接點的開關(guān)門，所述第二個電阻連接在所述的接點和地之間，所述第一個電阻連接在所述供給電壓和所述接點之間，所述占空比校正單元電路改變回應(yīng)于至少一個偏壓信號的所述輸入定時信號的占空比產(chǎn)生所述輸出的時鐘信號。
2.如權(quán)利要求1所述的3V-5V自校正占空比時鐘芯片輸出電路，其進一步特征在于還包括一個前置驅(qū)動器和I/O接口電路用來接收(i)所述輸出定時信號和(ii)所述至少一個偏置信號，所述前置驅(qū)動器和I/O接口電路降低了所述輸出時鐘信號的變化的靈敏度。
3.如權(quán)利要求2所述的3V-5V自校正占空比時鐘芯片輸出電路，其特征在于，所述前置驅(qū)動器和I/O接口電路包含一個前置驅(qū)動器。
4.如權(quán)利要求1所述的3V-5V自校正占空比時鐘芯片輸出電路，其特征在于所述至少一個偏置信號有一個響應(yīng)所述電源電壓變化的量信號。
5.如權(quán)利要求4所述的3V-5V自校正占空比時鐘芯片輸出電路，其特征在于所述占空比校正單元電路改變了響應(yīng)于所述至少一個偏置信號固定量的占空比。
6.如權(quán)利要求1所述的3V-5V自校正占空比時鐘芯片輸出電路，其特征在于所述占空比校正單元電路進一步包括一個連接在所述電源電壓和所述第一電阻之間的控制晶體管，所述控制晶體管有一個控制輸入端，當所述控制輸入端在第一數(shù)字狀態(tài)時使得所述控制晶體管工作，當所述控制輸入端處于第二數(shù)字狀態(tài)時，控制晶體管不工作。
7.如權(quán)利要求3所述的3V-5V自校正占空比時鐘芯片輸出電路，其特征在于所述模擬偏置電路包含邏輯偏置電路至少產(chǎn)生所述一個偏置信號，所述至少一個偏置信號提供了一個參考電壓。
8.如權(quán)利要求1所述的3V-5V自校正占空比時鐘芯片輸出電路，其特征在于所述供給電壓從2.7V到6V的范圍。
9.如權(quán)利要求8所述的3V-5V自校正占空比時鐘芯片輸出電路，其特征在于，所述前置驅(qū)動器進一步包括一個前置驅(qū)動器輸出部分用來緩沖所述固定占空比的時鐘信號輸出。
10.如權(quán)利要求2所述的3V-5V自校正占空比時鐘芯片輸出電路，其特征在于，所述前置驅(qū)動器和I/O接口電路包含一個連接在所述供給電壓和所述輸出時鐘信號之間的上拉前置驅(qū)動器部分及一個連接在所述地和所述輸出時鐘信號之間的下拉前置驅(qū)動器部分。
專利摘要本實用新型提供一種自校正占空比時鐘芯片輸出電路，包括一個模擬前置驅(qū)動器與I/O接口，以及在前置驅(qū)動器之前的一個占空比校正單元。前置驅(qū)動器與I/O接口可在3V模式下或5V模式下工作，還可以在他們之間的任何電壓下工作，依所提供的電源而定。無需生產(chǎn)配置或后生產(chǎn)配置。本實用新型利用一種特殊的偏置電路可減小Vcc、溫度和其它工藝偏差的影響。當電路工作在3V和5V之間，占空比校正單元產(chǎn)生一定的占空比變化范圍。
文檔編號H03K5/00GK2899286SQ20052008385
公開日2007年5月9日 申請日期2005年5月30日 優(yōu)先權(quán)日2005年5月30日
發(fā)明者徐平 申請人:廈門優(yōu)迅高速芯片有限公司, 徐平