專利名稱：高精度高線性度數(shù)模混合信號環(huán)路壓控振蕩器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于通信與信息處理系統(tǒng)的鎖相環(huán)技術(shù)領(lǐng)域，特別是一種高精度高線性度數(shù)?；旌闲盘柇h(huán)路壓控振蕩器。
背景技術(shù)：
壓控振蕩器(VCO)在鎖相環(huán)路中是最重要組成部件，為了獲得高頻、高精度的輸出頻率，一般都采用LC壓控振蕩器或環(huán)路壓控振蕩器的形式。LC壓控振蕩器相位噪聲低，在噪聲指標(biāo)要求較高的無線通信領(lǐng)域獲得了廣泛應(yīng)用，但它也存在功耗大、輸出頻率范圍不寬、集成電感占用面積大且制造工藝精度不高等缺點(diǎn)。而環(huán)路壓控振蕩器由于其低功耗、寬輸出頻率范圍、占用芯片面積小等優(yōu)點(diǎn)同樣在通信和數(shù)字電路中得到了廣泛應(yīng)用。隨著CMOS集成電路工藝水平按摩爾定律提高，環(huán)路壓控振蕩器的相位噪聲性能已逐漸可以和LC壓控振蕩器的相位噪聲相比擬。
普通的環(huán)路壓控振蕩器由連接成環(huán)狀的N個延遲單元構(gòu)成，延遲單元可以是單端的，也可以是差分的。對于單端的延遲單元來說，N只能是大于1的單數(shù)；對于差分延遲單元來說，N可以是大于1的單數(shù)，也可以是偶數(shù)。其個數(shù)N的多少視所需產(chǎn)生的頻率高低而定。普通的延遲單元的結(jié)構(gòu)實際上就是反相放大器，它們的負(fù)載管由外界電壓Vc控制，改變控制電壓Vc，就改變了負(fù)載管的導(dǎo)通程度，從而改變了差分反相器的反相延遲時間，使得整個環(huán)路的振蕩頻率發(fā)生改變，這就是環(huán)路壓控振蕩器輸出信號頻率隨電壓變化的原理，輸出信號頻率隨電壓的變化率稱為壓控振蕩器的增益，用Kv表示。
上述普通的環(huán)路壓控振蕩器的一個缺點(diǎn)是VCO的增益Kv太高，外界微小的電壓變化就會引起較大輸出信號頻率變化，在作為鎖相環(huán)路的應(yīng)用中，導(dǎo)致對電源波動、襯底噪聲、以及從環(huán)路濾波器過來的電荷泵和鑒相器的噪聲抵抗能力差，這在相位噪聲要求極低的無線通信中的應(yīng)用是很不利的。
人們?yōu)榱私档蚄v、同時加快鎖相環(huán)路的鎖定速度，提出了不少數(shù)字預(yù)置或數(shù)字粗調(diào)的VCO，但它們都存在數(shù)字粗調(diào)或數(shù)字預(yù)置精度不高的缺點(diǎn)，這將大大降低加快鎖定速度的效果。
為了克服以上缺點(diǎn)，我們提出一種高精度、高線性度的VCO。它由連接成環(huán)狀的多個延遲單元和一個數(shù)?；旌闲盘柨刂齐娐穬纱蟛糠謽?gòu)成，或者是由連接成環(huán)狀的多個延遲單元和一個數(shù)字信號控制電路兩大部分構(gòu)成。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是提供一種高精度高線性度的數(shù)?；旌闲盘柇h(huán)路壓控振蕩器，以便于通過數(shù)字預(yù)置或數(shù)字粗調(diào)來加快鎖相環(huán)路的鎖定速度以及通過降低VCO的增益來增強(qiáng)抗干擾能力。
本發(fā)明提供的一種技術(shù)解決方案是一種環(huán)路壓控振蕩器，由連接成環(huán)狀的多個延遲單元和數(shù)?；旌闲盘柨刂齐娐穬纱蟛糠謽?gòu)成，數(shù)?；旌闲盘柨刂齐娐酚梢粋€固定恒流源、多個數(shù)字信號控制的恒流源、一個模擬信號控制的恒流源和一個負(fù)載晶體管構(gòu)成，數(shù)字信號和模擬信號分別控制相應(yīng)的恒流源，使恒流源的電流流過負(fù)載晶體管，共同作用產(chǎn)生一個模擬電壓控制延遲單元負(fù)載管的導(dǎo)通程度，從而控制壓控振蕩器的輸出信號頻率。
所述的環(huán)路壓控振蕩器，數(shù)字信號控制的恒流源帶有高位數(shù)字控制端對低位數(shù)字控制端的電流補(bǔ)償網(wǎng)絡(luò)，使輸出信號頻率隨數(shù)字位高度線性地增長。數(shù)字控制部分中，數(shù)字位所控制的頻率不是按通常的二進(jìn)制1、2、4、8、16、32、64、128、256MHz這樣的頻率增長，而是1、1、2、5、10、20、40、80、160MHz這樣的頻率增長，這樣做有利于使最小晶體管與最大晶體管的尺寸之比在一個合理范圍內(nèi)，有利于在復(fù)雜的生產(chǎn)工藝誤差條件下仍然有1‰(1GHz中心頻率下)的高精度。模擬控制部分中，模擬信號控制的恒流源帶有高位數(shù)字控制端的電流補(bǔ)償網(wǎng)絡(luò)，使壓控振蕩器的增益Kv基本保持不變。
第二種技術(shù)解決方案是一種環(huán)路壓控振蕩器，由連接成環(huán)狀的多個延遲單元和一個數(shù)字信號控制電路兩大部分構(gòu)成，數(shù)字控制電路由一個固定恒流源、多個數(shù)字信號控制的恒流源和一個負(fù)載晶體管構(gòu)成，數(shù)字信號分別控制相應(yīng)的恒流源，使恒流源的電流流過負(fù)載晶體管，共同作用產(chǎn)生一個模擬電壓，控制延遲單元的其中一對負(fù)載管，達(dá)到頻率的數(shù)字預(yù)置或數(shù)字粗調(diào)的目的，延遲單元負(fù)載管由并聯(lián)的多對負(fù)載管組成，數(shù)字信號控制延遲單元的其中一對負(fù)載管，作為頻率預(yù)置或頻率粗調(diào)，模擬信號控制其中另一對負(fù)載管，作為頻率的精確調(diào)節(jié)。與第一種方案相比，模擬控制信號的控制能力更強(qiáng)，即可以增大Kv，在鎖相環(huán)的應(yīng)用中，使之能覆蓋大范圍的溫度變化帶來的頻率偏移。
所述的環(huán)路壓控振蕩器，數(shù)字信號控制的恒流源帶有高位數(shù)字控制端對低位數(shù)字控制端的電流補(bǔ)償網(wǎng)絡(luò)，使輸出信號頻率隨數(shù)字位高度線性地增長。數(shù)字控制部分中，數(shù)字位所控制的頻率不是按通常的二進(jìn)制1、2、4、8、16、32、64、128、256MHz這樣的頻率增長，而是1、1、2、5、10、20、40、80、160MHz這樣的頻率增長，這樣做有利于使最小晶體管與最大晶體管的尺寸之比在一個合理范圍內(nèi)，有利于在復(fù)雜的生產(chǎn)工藝誤差條件下仍然有1‰(1GHz中心頻率下)的高精度。在模擬控制部分中，由于這種方案的Kv受數(shù)字部分影響很小，模擬信號控制的恒流源不再需要高位數(shù)字控制端的電流補(bǔ)償網(wǎng)絡(luò)。
模擬信號控制的恒流源帶有高位數(shù)字控制端的電流補(bǔ)償網(wǎng)絡(luò)，使壓控振蕩器的增益Kv基本保持不變。


下面結(jié)合附圖及實施例對本發(fā)明作詳細(xì)說明圖1為本發(fā)明提出的數(shù)?；旌闲盘枆嚎卣袷幤鞣娇驁D；圖2為本發(fā)明提出的數(shù)?；旌闲盘枆嚎卣袷幤鹘Y(jié)構(gòu)框圖(方案一)；圖3為方案一的數(shù)模混合控制電路原理4為方案一的數(shù)字恒流源補(bǔ)償網(wǎng)絡(luò)電路原理圖；圖5為方案一的模擬恒流源(Kv)補(bǔ)償網(wǎng)絡(luò)電路原理圖；圖6為本發(fā)明提出的數(shù)?；旌闲盘枆嚎卣袷幤鹘Y(jié)構(gòu)框圖(方案二)；
圖7為方案二的數(shù)字控制電路原理圖；圖8為方案二的延遲單元電路原理圖；具體實施方式
圖1是本發(fā)明提出的高精度高線性度數(shù)?；旌闲盘柇h(huán)路壓控振蕩器方框圖，它有模擬電壓輸入端Ca；數(shù)字輸入端C0’、C0、C1、C2、Cn；振蕩信號輸出端Fout、Fout。數(shù)字輸入端C0’、C0、C1、C2…Cn的輸入數(shù)字信號通過內(nèi)部的控制電路，使壓控振蕩器輸出與預(yù)期信號頻率非常接近的信號頻率，由于數(shù)字信號的量化誤差，此信號頻率與預(yù)期的信號頻率會有一定的誤差，此頻率誤差通過鎖相環(huán)路轉(zhuǎn)變成誤差電壓，再通過模擬信號輸入端Ca，控制壓控振蕩器使它的輸出頻率更接近預(yù)期頻率，如此反復(fù)循環(huán)，最終精確地鎖定在預(yù)期的信號頻率上。這樣，既通過數(shù)字預(yù)置或數(shù)字粗調(diào)加快了鎖定速度，又能夠模擬調(diào)節(jié)精確地鎖定頻率，這是本發(fā)明的數(shù)?；旌闲盘柨刂茐嚎卣袷幤鞯闹饕獌?yōu)點(diǎn)。Fout、Fout是兩個反相的信號頻率輸出端。
圖2是本發(fā)明提出的數(shù)?；旌闲盘枆嚎卣袷幤鞯牡谝环N方案的結(jié)構(gòu)框圖，它由接成環(huán)狀的多個延遲單元和數(shù)?；旌闲盘柨刂齐娐窐?gòu)成。數(shù)?；旌闲盘柨刂齐娐肪哂袛?shù)字信號輸入端C0’、C0、C1、…Cn，模擬信號輸入端Ca和模擬信號輸出端Vc。數(shù)?；旌闲盘柨刂齐娐返哪M信號輸出端Vc直接連接并控制每一個延遲單元；n的個數(shù)由數(shù)字控制端所需要調(diào)節(jié)的頻率范圍和精度確定；模擬控制端Ca在鎖相環(huán)路中接環(huán)路濾波器輸出。數(shù)字輸入信號和模擬輸入信號共同作用，產(chǎn)生模擬電壓Vc，Vc控制每一個延遲單元的導(dǎo)通程度來改變延遲時間，從而改變輸出信號頻率。
圖3是第一種方案中的數(shù)模混合信號控制電路原理圖，它由一組恒流源、一個負(fù)載晶體管和補(bǔ)償網(wǎng)絡(luò)電路構(gòu)成。負(fù)載晶體管MN0的柵極和漏極是接在一起的，構(gòu)成一個有源負(fù)載。晶體管MP1和MP2構(gòu)成一個固定的恒流源；MP3、MP4、MP5、MP6、MP7、MP8、MP9、MP10、MP11、MP12、MP13、MP14、MP15、MP16、MP17、MP18、MP19、MP20構(gòu)成一組由外部數(shù)字信號控制的恒流源，其中偶數(shù)編號的PMOS晶體管作開關(guān)管，分別由數(shù)字輸入端C0’、C0、C1、C2、C3、C4、C5、C6、C7控制，奇數(shù)編號的PMOS晶體管作恒流管，恒流源電流大小由相應(yīng)的恒流管尺寸決定；晶體管MP21和MP22構(gòu)成一個由外部模擬輸入端Ca控制的恒流源，其電流大小由Ca端所接的模擬電壓控制，在鎖相環(huán)中，Ca端接環(huán)路濾波器的輸出。偏置電壓可以由任何常見偏置電路得到，只要能保證它們所控制的晶體管飽和導(dǎo)通即可。
以1GHz頻段的頻率變化范圍為320MHz、控制精度為1MHz的環(huán)路壓控振蕩器為例，對9位數(shù)字信號頻率預(yù)置壓控振蕩器的原理進(jìn)行說明。讓晶體管MP9、MP11、MP13、MP15、MP17、MP19的柵極長度相同并且柵極的寬度成比例關(guān)系W19/W17＝W17/W15＝W15/W13＝W13/W11＝W11/W9＝2。當(dāng)我們分別對數(shù)字信號輸入端C2、C3、C4、C5、C6、C7加邏輯信號‘0’時，我們能夠分別開啟晶體管MP10、MP12、MP14、MP16、MP18、MP20，讓相應(yīng)的恒流源的電流流入到負(fù)載晶體管MN0，使得壓控振蕩器分別產(chǎn)生5MHz、10MHz、20MHz，40MHz、80MHz、160MHz的頻率變化，這樣我們就能做到5MHz的變化精度。我們設(shè)計晶體管MP7的柵極長度與MP9的相同并且柵極的寬度成比例關(guān)系W9/W7＝2.5，數(shù)字信號輸入端C1邏輯信號變化時，輸出端Vc模擬信號發(fā)生改變，使得壓控振蕩器的輸出信號的頻率產(chǎn)生2MHz的頻率變化；設(shè)計晶體管MP5的柵極長度與MP7的相同并且柵極的寬度成比例關(guān)系W7/W5＝2，數(shù)字信號輸入端C0邏輯信號變化時，輸出端Vc模擬信號發(fā)生改變，使得壓控振蕩器的輸出信號的頻率產(chǎn)生1MHz的頻率變化；設(shè)計晶體管MP3的柵極長度和寬度與MP5的相同W5/W3＝1，數(shù)字信號輸入端C0’邏輯信號變化時，輸出端Vc模擬信號發(fā)生改變，使得壓控振蕩器的輸出信號的頻率產(chǎn)生1MHz的頻率變化?？刂茢?shù)字信號輸入端C0’、C0和C1的邏輯信號，改變輸出端Vc模擬信號，就能使壓控振蕩器的輸出信號的頻率產(chǎn)生1、2、3、4MHz的變化。這樣，我們控制數(shù)字信號輸入端C0’、C0、C1、C2、C3、C4、C5、C6、C7的邏輯信號組合，改變輸出端Vc模擬信號，就能使壓控振蕩器的輸出信號的頻率產(chǎn)生1MHz到319MHz的變化，其頻率的最小變化量為1MHz。
如上所述，我們說明了數(shù)字信號輸入端C0’、C0、C1、C2、C3、C4、C5、C6、C7單獨(dú)加邏輯信號時頻率變化的情況。但是，由于實際電路的非線性特性，數(shù)字信號輸入端C0’、C0、C1、C2、C3、C4、C5、C6、C7和輸出信號的頻率變化之間的關(guān)系也是非線性的。例如，C7和C2同時加邏輯信號‘0’，頻率的增長并不會準(zhǔn)確地等于165MHz，這是因為(1)恒流源并不是理想的恒流源，Vc點(diǎn)的電壓改變會導(dǎo)致恒流源電流大小的改變。C7加邏輯信號‘0’，使MP19、MP20導(dǎo)通，導(dǎo)致電壓Vc改變，這時C2加邏輯信號‘0’，C2所控制的恒流源MP9、Mp10的電流大小I2與C7沒有加邏輯信號‘0’時是不同的；(2)即使我們近似認(rèn)為恒流源電流大小不發(fā)生改變，由于有源負(fù)載電阻MN0并不具有理想的U＝IR的線性關(guān)系，相同的電流變化ΔI在電壓Vc大小不同的情況下，也不會產(chǎn)生相同的電壓變化增量ΔVc；(3)即使MN0是理想的電阻，由于VCO輸出信號頻率與輸入電壓Vc的非線性，相同的電壓增量ΔVc，也不會導(dǎo)致相同的頻率增量Δf。由于以上種種非理想性因素，導(dǎo)致輸出信號頻率與數(shù)字輸入信號之間的線性度較差，因此需要有恒流源的電流補(bǔ)償網(wǎng)絡(luò)來禰補(bǔ)非線性誤差，最終使得輸出信號頻率與輸入數(shù)字信號之間成高度的線性關(guān)系。
圖4即為數(shù)字恒流源的電流補(bǔ)償網(wǎng)絡(luò)。補(bǔ)償?shù)脑砘谝韵碌碾娐诽卣?1)由于流過有源負(fù)載MN0的電流I與電壓Vc呈平方關(guān)系，在一個小的電流變化范圍內(nèi)電流I與電壓Vc近似為線性關(guān)系；(2)VCO輸出信號頻率與輸入電壓Vc的關(guān)系在中心頻率附近的較大的Vc范圍內(nèi)可以近似為線性關(guān)系?？紤]到以上的電路特征，只有當(dāng)數(shù)字信號輸入端C0’、C0、C1、C2、C3、C4、C5、C6、C7的信號改變導(dǎo)致MN0的電流I發(fā)生較大的變化時，我們才對電路進(jìn)行補(bǔ)償。
原則上，數(shù)字信號輸入端C0’、C0、C1、C2、C3、C4、C5、C6、C7所控制的恒流源從低位到高位逐次打開時，每一個高位數(shù)字信號所控制的恒流源打開時都要對相應(yīng)的所有低位數(shù)字信號控制的恒流源進(jìn)行電流補(bǔ)償，例如，C7控制的恒流源打開時要對C6、C5、C4、C3、C2、C1、C0、C0’所控制的恒流源進(jìn)行電流補(bǔ)償，而C6控制的恒流源打開時要對C5、C4、C3、C2、C1、C0、C0’所控制的恒流源進(jìn)行補(bǔ)償，同樣對C5、C4、C3、C2、C1控制的恒流源打開時也要對相應(yīng)的低位數(shù)字信號控制的恒流源進(jìn)行補(bǔ)償。同樣，當(dāng)兩個高位數(shù)字信號所控制的恒流源同時打開時，也要對相應(yīng)的低位數(shù)字信號所控制的恒流源進(jìn)行補(bǔ)償；進(jìn)一步，當(dāng)三、四、五、六、七個高位數(shù)字信號所控制的恒流源同時打開時，仍然要對相應(yīng)的低位數(shù)字信號所控制的恒流源進(jìn)行補(bǔ)償。這樣做，雖然可以達(dá)到極高的精度，然而電路結(jié)構(gòu)極為復(fù)雜而幾乎不可能。
因此，我們需要在電流補(bǔ)償網(wǎng)絡(luò)的復(fù)雜度與精度之間作一個折衷。由于我們的預(yù)置頻率精度要求在1MHz范圍內(nèi)，并且在某一個Vc點(diǎn)附近的小范圍內(nèi)電流I與電壓Vc近似為線性關(guān)系，我們是這樣補(bǔ)償?shù)漠?dāng)高位數(shù)字信號C5、C6、C7所控制的恒流源打開時，就要對相應(yīng)的低位數(shù)字信號所控制的恒流源進(jìn)行補(bǔ)償；C0’、C0所控制的恒流源由于電流小、所引起的頻率變化在1MHz以內(nèi)，所以無論何種情況都不用補(bǔ)償。
圖4中，晶體管MP31、MP32、MP33、MP34、MP35構(gòu)成了C5所控制的恒流源打開時，對C4、C3、C2、C1所控制的恒流源的電流補(bǔ)償。我們首先說明C5打開時對C4的補(bǔ)償當(dāng)C5加邏輯信號‘0’時，MP31導(dǎo)通，此時若C4加邏輯信號‘0’，恒流源支路MP13、MP14的電流為I4(見圖3)，同時補(bǔ)償恒流源的晶體管MP32也導(dǎo)通，則有一電流ΔI45從MP32、MP31流下，ΔI45就構(gòu)成了在C5打開時I4的補(bǔ)償量，使得I4+ΔI45產(chǎn)生20MHz的頻率增量，與只有C4單獨(dú)加邏輯信號‘0’由I4產(chǎn)生的頻率增量20MHz相同。同理我們可以說明C5所控制的恒流源打開時，對C3、C2、C1所控制的恒流源的補(bǔ)償方法。以上晶體管中，MP31作開關(guān)管，寬長比較大，而補(bǔ)償恒流源的晶體管MP32、MP33、MP34、MP3的寬長比之比等于8∶4∶2∶1。
圖4中，晶體管MP36、MP37…MP41構(gòu)成了C6所控制的恒流源打開時，對C5、C4、C3、C2、C1所控制的恒流源的電流補(bǔ)償，補(bǔ)償?shù)脑硗啊?br> 圖4中，晶體管MP47、MP38…MP53構(gòu)成了C7所控制的恒流源打開時，對C6、C5、C4、C3、C2、C1所控制的恒流源的電流補(bǔ)償，補(bǔ)償?shù)脑硗啊?br> 圖4中，晶體管MN1、MP42、MP43、MP44、MP45、MP46構(gòu)成了C5和C6所控制的恒流源同時打開時，對C4、C3、C2、C1所控制的恒流源的補(bǔ)償。盡管C5和C6單獨(dú)打開已經(jīng)分別對C4、C3、C2、C1有了電流補(bǔ)償，但它們同時打開時，還需要一個新的電流補(bǔ)償量，為了更精確地預(yù)置頻率，這一部分也是必須的。從圖中看到，若C6、C5加邏輯信號‘0’，MN1和MP42導(dǎo)通，此時若C4也加邏輯信號‘0’，則MP43導(dǎo)通，有電流從MP43、MP42和MN1流下，此電流即為C6、C5同時打開時對C4的新增的補(bǔ)償量。同理，我們可以說明C5和C6所控制的恒流源同時打開時，對C3、C2、C1所控制的恒流源的補(bǔ)償。其中MN1和MP42作開關(guān)用，其寬長比較大，而恒流管MP43、MP44、MP45、MP46的寬長比之比等于8∶4∶2∶1。
圖4中，晶體管MP54、MP55、MP56、MP57、MP63、MN2構(gòu)成了C7和C5所控制的恒流源同時打開時，對C4、C3、C2、C1所控制的恒流源的補(bǔ)償；晶體管MP54、MP55、MP56、MP57、MP58、MP64、MN2構(gòu)成了C7和C6所控制的恒流源同時打開時，對C5、C4、C3、C2、C1所控制的恒流源的補(bǔ)償。在這里，C7、C5同時打開和C7、C6同時打開對C4、C3、C2、C1的補(bǔ)償都用到了晶體管MP54、MP55、MP56、MP57，這要求數(shù)字信號輸入端C5、C6控制的晶體管MP63、MP64的寬長比取較小值，使它們不僅具有開關(guān)作用，而且具有限流作用，而且取MP63、MP64的寬長比之比為1∶2，就做到了兩者補(bǔ)償?shù)碾娏鞑幌嗤?。圖中還有一條電流支路電流從MP58、MP63、MN2流下，這一部分電流和MP49、MP47支路的電流合并作為當(dāng)C7和C5打開時的補(bǔ)償。
圖4中，晶體管MN3、MN4、MP59、MP60、MP61、MP62、MP65構(gòu)成了C7、C6、C5所控制的恒流源同時打開時，對C4、C3、C2、C1所控制的恒流源的補(bǔ)償。補(bǔ)償?shù)脑砣匀缓颓懊嫦嗤?br> 綜上所述，在C5位打開后的每一個數(shù)字輸入信號點(diǎn)都做了補(bǔ)償。也可以在C4位、C3位、C2位打開后開始補(bǔ)償，這樣可以達(dá)到更高的頻率精度和線性度。
對于數(shù)字信號無法調(diào)節(jié)的更高精度的信號頻率，由模擬控制端Ca來完成。模擬控制端Ca在鎖相環(huán)中接環(huán)路濾波器的輸出，數(shù)字信號預(yù)置或粗調(diào)的頻率誤差經(jīng)鎖相環(huán)路轉(zhuǎn)變成環(huán)路濾波器上的輸出電壓，環(huán)路濾波器上的電壓變化通過模擬信號控制端Ca引起MP21、MP22這條恒流源支路電流的變化，從而引起總的Vc的變化，從而模擬控制VCO信號頻率變化。隨著數(shù)字信號控制的恒流源逐漸導(dǎo)通，Vc點(diǎn)的電壓發(fā)生變化，模擬信號控制的恒流源以同樣大的ΔI變化不再引起同樣大ΔVc的變化，也即不會引起同樣大頻率的變化，這將導(dǎo)致Kv減小。因此，Kv可以如圖5所示進(jìn)行補(bǔ)償當(dāng)C7端加邏輯信號‘0’時，會增加一條恒流源支路MP23、MP24受到模擬控制端Ca的控制；當(dāng)C6端加邏輯信號‘0’時，會增加一條恒流源支路MP25、MP26受到模擬控制端Ca的控制；當(dāng)C5端加邏輯信號‘0’時，會增加一條恒流源支路MP27、MP28受到模擬控制端Ca的控制?？傊?，當(dāng)C7、C6、C5等控制的較大電流的恒流源打開時，會有更多的恒流源受到模擬電壓的控制。從而增大了Kv，使它的大小在整個數(shù)字信號控制的頻段內(nèi)基本保持一致，這對保持鎖相環(huán)路的穩(wěn)定性和魯棒性是非常有益的。
圖6是本發(fā)明的第二種解決方案，它由一個數(shù)字信號控制電路和連接成環(huán)狀的多個延遲單元兩部分組成，其中數(shù)字信號控制電路和圖3中的數(shù)字信號控制的恒流源及其電流補(bǔ)償網(wǎng)絡(luò)完全相同，如圖7所示。構(gòu)成方案二的延遲單元的一個實施例如圖8所示，其延遲單元是在普通的全幅度差分反相器的基礎(chǔ)上，在其負(fù)載管上并聯(lián)兩對PMOS管MP3、MP4和MP5、MP6，其中MP3、MP4用于加快延遲單元的翻轉(zhuǎn)速度以提高輸出頻率；MP5、MP6用于模擬電壓控制。這種結(jié)構(gòu)由于數(shù)字信號控制的恒流源對模擬電壓控制的恒流源影響很小，即對Kv的影響很小，因此可以不再需要Kv的補(bǔ)償網(wǎng)絡(luò)。
方案二的工作原理與方案一完全類同。與方案一相比，方案二把模擬控制端與數(shù)字控制端分離，模擬控制端放在延遲單元內(nèi)部來改變延時從而改變輸出信號頻率，其優(yōu)點(diǎn)是，VCO的增益Kv較大，可以覆蓋較大范圍的溫度變化帶來的頻率變化。而方案一的優(yōu)點(diǎn)是Kv較小，所需要的環(huán)路濾波器電容小，更有利于集成。
本發(fā)明闡述的壓控振蕩器(VCO)有如下優(yōu)點(diǎn)1.具有很高的精度和線性度，在鎖相環(huán)路的應(yīng)用中，便于精確地數(shù)字預(yù)置或數(shù)字粗調(diào)，以加快鎖定速度。
2.相對于普通VCO，大大降低了VCO的增益，這有利于減小外界對VCO的影響，增強(qiáng)抗干擾能力，降低相位噪聲。
3.VCO增益下降還帶來了另一個好處，就是環(huán)路濾波器中的電容值成比例地下降了。在集成電路中，電容要占很大的芯片面積，電容值的降低將可能使外置的電容集成到集成電路中去，或者使已集成的電容所占芯片面積更小。
4.VCO的增益基本保持不變，保證在鎖相環(huán)路的應(yīng)用中，環(huán)路的穩(wěn)定性和魯棒性。
本發(fā)明提出的高精度、高線性度數(shù)?；旌闲盘柨刂频沫h(huán)路壓控振蕩器非常適合于電壓預(yù)置或電壓粗調(diào)的鎖相環(huán)中，其提高精度、線性度的方法亦可以應(yīng)用到LC壓控振蕩器中。
權(quán)利要求
1.一種環(huán)路壓控振蕩器，由連接成環(huán)狀的多個延遲單元和數(shù)?；旌闲盘柨刂齐娐穬纱蟛糠謽?gòu)成，其特征在于，數(shù)?；旌闲盘柨刂齐娐酚梢粋€固定恒流源、多個數(shù)字信號控制的恒流源、一個模擬信號控制的恒流源和一個負(fù)載晶體管構(gòu)成，數(shù)字信號和模擬信號分別控制相應(yīng)的恒流源，使恒流源的電流流過負(fù)載晶體管，共同作用產(chǎn)生一個模擬電壓控制延遲單元負(fù)載管的導(dǎo)通程度，從而控制壓控振蕩器的輸出信號頻率。
2.一種環(huán)路壓控振蕩器，由連接成環(huán)狀的多個延遲單元和一個數(shù)字信號控制電路兩大部分構(gòu)成，其特征在于，數(shù)字控制電路由一個固定恒流源、多個數(shù)字信號控制的恒流源和一個負(fù)載晶體管構(gòu)成，數(shù)字信號分別控制相應(yīng)的恒流源，使恒流源的電流流過負(fù)載晶體管，共同作用產(chǎn)生一個模擬電壓，控制延遲單元的其中一對負(fù)載管，達(dá)到頻率的數(shù)字預(yù)置或數(shù)字粗調(diào)的目的，延遲單元負(fù)載管由并聯(lián)的多對負(fù)載管組成，數(shù)字信號控制延遲單元的其中一對負(fù)載管，作為頻率預(yù)置或頻率粗調(diào)，模擬信號控制其中另一對負(fù)載管，作為頻率的精確調(diào)節(jié)。
3.如權(quán)利要求1或2所述的環(huán)路壓控振蕩器，其特征在于，數(shù)字信號控制的恒流源帶有高位數(shù)字控制端對低位數(shù)字控制端的電流補(bǔ)償網(wǎng)絡(luò)，使輸出信號頻率隨數(shù)字位高度線性地增長。
4.如權(quán)利要求1所述的環(huán)路壓控振蕩器，其特征在于，模擬信號控制的恒流源帶有高位數(shù)字控制端的電流補(bǔ)償網(wǎng)絡(luò)，使壓控振蕩器的增益Kv基本保持不變。
5.如權(quán)利要求1或2所述的環(huán)路壓控振蕩器，其特征在于，數(shù)字控制部分中，數(shù)字位所控制的頻率，是1、1、2、5、10、20、40、80、160MHz這樣的頻率增長，這樣做有利于使最小晶體管與最大晶體管的尺寸之比在一個合理范圍內(nèi)，有利于在復(fù)雜的生產(chǎn)工藝誤差條件下仍然有1‰的高精度。
全文摘要
本發(fā)明涉及高精度高線性度數(shù)?；旌闲盘柨刂频沫h(huán)路壓控振蕩器，由連接成環(huán)狀的多個延遲單元和一個數(shù)?；旌闲盘柨刂齐娐穬纱蟛糠謽?gòu)成(方案一)，或者是由連接成環(huán)狀的多個延遲單元和一個數(shù)字控制電路兩大部分構(gòu)成(方案二)。方案一，其延遲單元是普通的差分反相器，而數(shù)?；旌闲盘柨刂齐娐凡糠郑怯梢唤M電流大小不等的恒流源和一個有源負(fù)載MOS管構(gòu)成。方案二，其數(shù)字控制電路與方案一的數(shù)字控制電路部分相同，其延遲單元的負(fù)載管則由并聯(lián)的多對負(fù)載管組成，其中一對負(fù)載管由數(shù)字信號控制電路控制，作為頻率預(yù)置或頻率粗調(diào)，另一對負(fù)載管由模擬信號控制，作為頻率的精確調(diào)節(jié)。本發(fā)明可廣泛應(yīng)用于現(xiàn)代通信、數(shù)字電路以及其它電子信息處理系統(tǒng)中。
文檔編號H03L7/099GK1815878SQ20051001129
公開日2006年8月9日 申請日期2005年2月3日 優(yōu)先權(quán)日2005年2月3日
發(fā)明者鄺小飛, 吳南健 申請人:中國科學(xué)院半導(dǎo)體研究所