專利名稱：基于同余理論的互質(zhì)模并聯(lián)分頻器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及的是高速數(shù)字分頻器技術(shù)領(lǐng)域。
背景技術(shù)：
近年來通訊技術(shù)發(fā)展速度非常迅猛，通訊正在向更高的頻段發(fā)展。頻率合成技術(shù)是通訊技術(shù)中非常重要的組成部分，在頻率合成器中頻率最高的部分是可編程的N分頻器和壓控振蕩器，壓控振蕩器一般由分立器件組成，高頻的產(chǎn)生對(duì)于現(xiàn)代通訊技術(shù)來說已不是難題，獲取高精度高穩(wěn)定度的高頻信號(hào)卻是一個(gè)困擾通訊界的一個(gè)難題，通過頻率合成技術(shù)可以獲得高精度高穩(wěn)定度的高頻信號(hào)，在頻率合成器中，可編程的N分頻器是影響頻率合成性能的高頻瓶頸。在微波技術(shù)中，同樣存在這個(gè)問題，研制開發(fā)高性能的高速可編程分頻器，對(duì)微波通訊技術(shù)的發(fā)展具有重大的促進(jìn)作用；并且在工程應(yīng)用中對(duì)高性能的高速可編程分頻器有著迫切的需要；在商業(yè)上也具有極大的市場(chǎng)潛力。高速可編程分頻器在電子測(cè)試領(lǐng)域和數(shù)字電路設(shè)計(jì)中也是非常關(guān)鍵的部件之一，在復(fù)雜的數(shù)字電路設(shè)計(jì)中，高速可編程分頻器是連接高速邏輯和低速邏輯的橋梁，通過這個(gè)橋梁，整個(gè)龐大的時(shí)序電路才能夠保持有條不紊的邏輯控制。在電子測(cè)量領(lǐng)域，高速頻率技術(shù)的技術(shù)基礎(chǔ)就是高速可編程分頻器，它是測(cè)試工作者獲取高頻信息的第一道門檻。在眾多被測(cè)的物理量之中，時(shí)間和頻率的測(cè)量精度最高，是間接測(cè)量其它物理量的手段。時(shí)間間隔和頻率的精密測(cè)量廣泛地應(yīng)用在航天、通訊、核能、高能物理等研究領(lǐng)域，因此，高速可編程分頻技術(shù)作為精密測(cè)時(shí)測(cè)頻的技術(shù)基礎(chǔ)，是電子測(cè)量領(lǐng)域中重點(diǎn)研究的課題。分頻器一般由觸發(fā)器和邏輯門組成，它的最大速度由組成分頻器的觸發(fā)器和邏輯門的延遲和邏輯關(guān)系決定。在設(shè)計(jì)分頻器的過程中，通常要考慮定時(shí)裕量這個(gè)參數(shù)，定時(shí)裕量是用于衡量每個(gè)時(shí)鐘周期中保留的時(shí)間間隙或額外時(shí)間，如果在分頻的設(shè)計(jì)中每個(gè)觸發(fā)器和邏輯門都分配有一個(gè)大的定時(shí)裕量，則這個(gè)同步計(jì)數(shù)器可以工作在穩(wěn)定狀態(tài)，隨著時(shí)鐘頻率的提高，定時(shí)裕量降低，電路的不穩(wěn)定因素增加，當(dāng)時(shí)鐘頻率接近失效頻率時(shí)，定時(shí)裕量將降到零，分頻器電路工作進(jìn)入不穩(wěn)定狀態(tài)。另外分頻器的位數(shù)越多(模越大)，所需要的邏輯門就越多，導(dǎo)致它的失效頻率越低，還存在輸出信號(hào)與輸入信號(hào)不同步的問題。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種基于同余理論的互質(zhì)模并聯(lián)分頻器。本發(fā)明可解決現(xiàn)有分頻器的位數(shù)越多(模越大)，所需要的邏輯門就越多，狀態(tài)翻轉(zhuǎn)所需的控制邏輯越復(fù)雜，導(dǎo)致它的失效頻率越低的問題。它由多個(gè)同步環(huán)形計(jì)數(shù)器1、多輸入與門2組成；每個(gè)同步環(huán)形計(jì)數(shù)器1中與分頻數(shù)相對(duì)應(yīng)的一個(gè)D型觸發(fā)器1-1的Q輸出端連接在多輸入與門2的一個(gè)輸入端上；每個(gè)同步環(huán)形計(jì)數(shù)器1中的每個(gè)D型觸發(fā)器1-1的時(shí)鐘信號(hào)輸入端都相互連接并為分頻器輸入端；每個(gè)同步環(huán)形計(jì)數(shù)器1中的首位D型觸發(fā)器1-1的SET置位端、及其它所有D型觸發(fā)器1-1的CLR復(fù)位端都連接在多輸入與門2的輸出端上并為分頻器輸出端，任意兩個(gè)同步環(huán)形計(jì)數(shù)器1中的D型觸發(fā)器1-1的個(gè)數(shù)都互為質(zhì)數(shù)。工作原理根據(jù)同余理論中的剩余定理，用多個(gè)觸發(fā)器組成一個(gè)互質(zhì)因子的同步計(jì)數(shù)器組，設(shè)有r個(gè)同步計(jì)數(shù)器，這些同步計(jì)數(shù)器的模分別為n1，n2，……，nr(n1，n2，……，nr是r個(gè)互質(zhì)的正整數(shù))，將這些同步計(jì)數(shù)器的時(shí)鐘端并聯(lián)在一起，那么這個(gè)同步計(jì)數(shù)器組可輸出的狀態(tài)數(shù)n為n1n2……nr，n1n2……nr是n1，n2，……，nr的最小公倍數(shù)，假設(shè)開始時(shí)刻r個(gè)計(jì)數(shù)器全部清零，經(jīng)過x個(gè)時(shí)鐘之后到達(dá)第x個(gè)狀態(tài)，此時(shí)這r個(gè)同步計(jì)數(shù)器的狀態(tài)分別為a1，a2，……ar，則有如下關(guān)系式成立，x≡(a1N1x1+a2N2x2+……+arNrxr)(mod n1n2……nr)其中，Nj＝n/nj，1≤j≤r，Nj是最小公倍數(shù)n除以第j個(gè)同步計(jì)數(shù)器的模nr，在中國古代數(shù)學(xué)中稱為衍數(shù)；xj稱為乘率；由Njxj≡1(mod nj)，1≤j≤r可以求出xj的值?？删幊痰姆诸l系數(shù)X通過上述公式可反映同步計(jì)數(shù)器組中的余數(shù)組合，從而實(shí)現(xiàn)X分頻。根據(jù)上述分頻原理，將相對(duì)應(yīng)的每個(gè)同步環(huán)形計(jì)數(shù)器1中與分頻數(shù)相對(duì)應(yīng)的D型觸發(fā)器1-1的Q輸出端連接在多輸入與門2的一個(gè)輸入端上，當(dāng)有高頻信號(hào)輸入時(shí)，多輸入與門2綜合判斷后，從多輸入與門2的輸出端輸出分頻信號(hào)，并同時(shí)對(duì)每個(gè)D型觸發(fā)器1-1置位或復(fù)位，而重新等待判斷下一個(gè)有效電平信號(hào)。本發(fā)明具有高頻大模數(shù)分頻比及可編程性，分頻輸出信號(hào)與輸入信號(hào)為嚴(yán)格的同步關(guān)系，并具有結(jié)構(gòu)簡(jiǎn)單、制造成本低、使用方便優(yōu)點(diǎn)。本發(fā)明的有益效果是采用互質(zhì)模并聯(lián)觸發(fā)器組的結(jié)構(gòu)，實(shí)現(xiàn)了便于工程應(yīng)用的大模數(shù)分頻比、及可編程的高速分頻器，它克服了隨著模數(shù)增大，最大工作頻率降低這一傳統(tǒng)分頻器普遍存在的問題；并具有分頻比可調(diào)功能，為高速頻率合成等應(yīng)用背景提供了一種切實(shí)可行的分頻手段。


圖1是本發(fā)明的整體電路結(jié)構(gòu)示意圖，圖2是具體實(shí)施方式
二的電路結(jié)構(gòu)示意圖。
具體實(shí)施例方式具體實(shí)施方式
一結(jié)合圖1說明本實(shí)施方式，它由多個(gè)同步環(huán)形計(jì)數(shù)器1、多輸入與門2組成；每個(gè)同步環(huán)形計(jì)數(shù)器1中與分頻數(shù)相對(duì)應(yīng)的一個(gè)D型觸發(fā)器1-1的Q輸出端連接在多輸入與門2的一個(gè)輸入端上；每個(gè)同步環(huán)形計(jì)數(shù)器1中的每個(gè)D型觸發(fā)器1-1的時(shí)鐘信號(hào)輸入端都相互連接并為分頻器輸入端；每個(gè)同步環(huán)形計(jì)數(shù)器1中的首位D型觸發(fā)器1-1的SET置位端、及其它所有D型觸發(fā)器1-1的CLR復(fù)位端都連接在多輸入與門2的輸出端上并為分頻器輸出端，任意兩個(gè)同步環(huán)形計(jì)數(shù)器1中的D型觸發(fā)器1-1的個(gè)數(shù)都互為質(zhì)數(shù)。本實(shí)施方式中的元器件可以用分立數(shù)字邏輯元件組成，也可以用可編程邏輯器件模擬實(shí)現(xiàn)。
具體實(shí)施方式
二結(jié)合圖2說明本實(shí)施方式，本實(shí)施方式在具體實(shí)施方式
一的基礎(chǔ)上在每個(gè)同步環(huán)形計(jì)數(shù)器1中增加有分頻數(shù)可編程控制電路3；分頻數(shù)可編程控制電路3由多個(gè)兩輸入與門3-1、多輸入或門3-2組成；每個(gè)D型觸發(fā)器1-1的Q輸出端都分別與一個(gè)兩輸入與門3-1的一個(gè)輸入端相連接，每個(gè)兩輸入與門3-1的另一個(gè)輸入端為分頻數(shù)設(shè)定端，每個(gè)兩輸入與門3-1的輸出端都分別與多輸入或門3-2的一個(gè)輸入端相連接，多輸入或門3-2的輸出端分別與多輸入與門2的一個(gè)輸入端相連接。其它組成和連接關(guān)系與具體實(shí)施方式
一相同。本實(shí)施方式能對(duì)分頻數(shù)進(jìn)行實(shí)時(shí)設(shè)定。工作原理根據(jù)上述分頻原理，將相對(duì)應(yīng)的每個(gè)分頻數(shù)可編程控制電路3中的兩輸入與門3-1的分頻級(jí)數(shù)設(shè)定端置為高電平，當(dāng)有高頻信號(hào)輸入時(shí)，每個(gè)兩輸入與門3-1、每個(gè)多輸入或門3-2、多輸入與門2共同判斷出哪個(gè)D型觸發(fā)器1-1輸出的電平為有效電平信號(hào)，并從多輸入與門2的輸出端輸出，及同時(shí)對(duì)每個(gè)D型觸發(fā)器1-1置位或復(fù)位，而重新等待判斷下一個(gè)有效電平信號(hào)。
權(quán)利要求
1.基于同余理論的互質(zhì)模并聯(lián)分頻器，其特征在于它由多個(gè)同步環(huán)形計(jì)數(shù)器(1)、多輸入與門(2)組成；每個(gè)同步環(huán)形計(jì)數(shù)器(1)中與分頻數(shù)相對(duì)應(yīng)的一個(gè)D型觸發(fā)器(1-1)的Q輸出端連接在多輸入與門(2)的一個(gè)輸入端上；每個(gè)同步環(huán)形計(jì)數(shù)器(1)中的每個(gè)D型觸發(fā)器(1-1)的時(shí)鐘信號(hào)輸入端都相互連接并為分頻器輸入端；每個(gè)同步環(huán)形計(jì)數(shù)器(1)中的首位D型觸發(fā)器(1-1)的SET置位端、及其它所有D型觸發(fā)器(1-1)的CLR復(fù)位端都連接在多輸入與門(2)的輸出端上并為分頻器輸出端，任意兩個(gè)同步環(huán)形計(jì)數(shù)器(1)中的D型觸發(fā)器(1-1)的個(gè)數(shù)都互為質(zhì)數(shù)。
2.根據(jù)權(quán)利要求1所述的基于同余理論的互質(zhì)模并聯(lián)分頻器，其特征在于它在每個(gè)同步環(huán)形計(jì)數(shù)器(1)中增加有分頻數(shù)可編程控制電路(3)；分頻數(shù)可編程控制電路(3)由多個(gè)兩輸入與門(3-1)、多輸入或門(3-2)組成；每個(gè)D型觸發(fā)器(1-1)的Q輸出端都分別與一個(gè)兩輸入與門(3-1)的一個(gè)輸入端相連接，每個(gè)兩輸入與門(3-1)的另一個(gè)輸入端為分頻數(shù)設(shè)定端，每個(gè)兩輸入與門(3-1)的輸出端都分別與多輸入或門(3-2)的一個(gè)輸入端相連接，多輸入或門(3-2)的輸出端分別與多輸入與門(2)的一個(gè)輸入端相連接。
全文摘要
基于同余理論的互質(zhì)模并聯(lián)分頻器，它涉及的是高速數(shù)字分頻器技術(shù)領(lǐng)域。它可解決現(xiàn)有分頻器的位數(shù)越多(模越大)，失效頻率越低的問題。每個(gè)同步環(huán)形計(jì)數(shù)器1中與分頻數(shù)相對(duì)應(yīng)的1－1的Q輸出端連接在2的一個(gè)輸入端上；每個(gè)1中的每個(gè)D型觸發(fā)器1－1的時(shí)鐘信號(hào)輸入端都相互連接并為分頻器輸入端；每個(gè)1中的首位1－1的SET置位端、及其它所有1－1的CLR復(fù)位端都連接在2的輸出端上并為分頻器輸出端，任意兩個(gè)同步環(huán)形計(jì)數(shù)器1中的D型觸發(fā)器1－1的個(gè)數(shù)都互為質(zhì)數(shù)。本發(fā)明具有高頻大模數(shù)分頻比及可編程性，它克服了隨著模數(shù)增大，其最大工作頻率降低這一傳統(tǒng)分頻器存在的問題，實(shí)現(xiàn)輸出信號(hào)與輸入信號(hào)為嚴(yán)格的同步關(guān)系。
文檔編號(hào)H03K21/00GK1688108SQ20051000998
公開日2005年10月26日 申請(qǐng)日期2005年5月16日 優(yōu)先權(quán)日2005年5月16日
發(fā)明者付平, 孟升衛(wèi), 馬云彤, 劉旺, 劉兆慶 申請(qǐng)人:哈爾濱工業(yè)大學(xué)